[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Material suministrado por Domingo...

[ Arquitectura de Computadores ]

SISTEMAS DIGITALES

Präsentation

Material suministrado por

Domingo MeryUCR

D.Mery 1 Arquitectura de Computadores

PräsentationD.Mery 2 Arquitectura de Computadores

[ Índice ]

2.1. Álgebra Booleana

2.2 Circuitos combinacionales

2.3. Circuitos aritméticos

2.4. Circuitos sincrónicos

2.5. Memorias

PräsentationD.Mery 3 Arquitectura de Computadores

[ Índice ]

2.5. Memorias

[ Sistemas Digitales ]

Präsentation

Álgebra Booleana

Aproximadamente en el año 1850 George Boole, desarrolló un sistema algebraico para formular proposiciones con símbolos.

George Boole1815-1864

Präsentation

Álgebra Booleana

Su álgebra consiste en un método para resolver problemas de lógica que recurre solamente a los valores binarios 1 y 0 y a tres operadores:

• AND (y) • OR (o) • NOT (no)

George Boole1815-1864

010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101

Präsentation

Álgebra Booleana

Las variables Booleanas sólo toman los valores binarios: 1 ó 0.

Una variable Booleana representa un bit que quiere decir:

Binary digIT

Präsentation

Álgebra Booleana

x y x+y

Operación OR:

Präsentation

Álgebra Booleana

x y x+y

Operación OR:

Si una de las entradas es 1, entonces la salida es 1

Präsentation

Álgebra Booleana

Compuerta OR:

yx + y

Präsentation

Álgebra Booleana

x y x y

Operación AND:

Präsentation

Álgebra Booleana

x y x y

Operación AND:

Si una de las entradas es 0, entonces la salida es 0

Präsentation

Álgebra Booleana

Compuerta AND:

Präsentation

Álgebra Booleana

Operación NOT:

Präsentation

Álgebra Booleana

Operación NOT:

La salida es la negación de la entrada

Präsentation

Álgebra Booleana

Compuerta NOT:

Präsentation

Álgebra Booleana

Ejercicio:

Encontrar w = x y + y z para todas las combinaciones.

Präsentation

Álgebra Booleana

Ejercicio:

Encontrar w = x y + y z para todas las combinaciones.

x y z xy yz w

0 0 0 0 0 0

0 0 1 0 0 0

0 1 0 0 0 0

0 1 1 0 1 1

1 0 0 1 0 1

1 0 1 1 0 1

1 1 0 0 0 0

1 1 1 0 1 1

Präsentation

Álgebra Booleana

Postulados de Identidad:

• 0 + x = ?

• 1 × x = ?

Präsentation

Álgebra Booleana

• 0 + x = x

• 1 × x = ?

Präsentation

Álgebra Booleana

• 0 + x = x

• 1 × x = x

Präsentation

Álgebra Booleana

Propiedad conmutativa:

• x + y = ?

• x y = ?

Präsentation

Álgebra Booleana

• x + y = y + x

• x y = ?

Präsentation

Álgebra Booleana

• x + y = y + x

• x y = y x

Präsentation

Álgebra Booleana

Axiomas de complemento:

• x x = ?

• x + x = ?

Präsentation

Álgebra Booleana

• x x = 0

• x + x = ?

Präsentation

Álgebra Booleana

• x x = 0

• x + x = 1

Präsentation

Álgebra Booleana

Teorema de idempotencia:

• x x = ?

• x + x = ?

Präsentation

Álgebra Booleana

• x x = x

• x + x = ?

Präsentation

Álgebra Booleana

• x x = x

• x + x = x

Präsentation

Álgebra Booleana

Teorema de elementos dominantes:

• x × 0 = ?

• x + 1 = ?

Präsentation

Álgebra Booleana

• x × 0 = 0

• x + 1 = ?

Präsentation

Álgebra Booleana

• x × 0 = 0

• x + 1 = 1

Präsentation

Álgebra Booleana

Propiedad distributiva:

• x ( y + z ) = ?

• x + ( y z ) = ?

Präsentation

Álgebra Booleana

• x ( y + z ) = x y + x z

• x + ( y z ) = ?

Präsentation

Álgebra Booleana

• x ( y + z ) = x y + x z

• x + ( y z ) = ( x + y ) ( x + z )

Präsentation

Álgebra Booleana

Ley involutiva:

• ( x ) = ?

Präsentation

Álgebra Booleana

Ley involutiva:

• ( x ) = x

Präsentation

Álgebra Booleana

Teorema de absorción:

• x + x y = ?

• x ( x + y ) = ?

Präsentation

Álgebra Booleana

• x + x y = x

• x ( x + y ) = ?

Präsentation

Álgebra Booleana

• x + x y = x

• x ( x + y ) = x

Präsentation

Álgebra Booleana

Teorema del consenso:

• x + x y = ?

• x ( x + y ) = ?

Präsentation

Álgebra Booleana

• x + x y = x + y

• x ( x + y ) = ?

Präsentation

Álgebra Booleana

• x + x y = x + y

• x ( x + y ) = x y

Präsentation

Álgebra Booleana

Teorema asociativo:

• x + ( y + z ) = ?

• x ( y z ) = ?

Präsentation

Álgebra Booleana

Teorema asociativo:

• x + ( y + z ) = ( x + y ) + z

• x ( y z ) = ?

Präsentation

Álgebra Booleana

Teorema asociativo:

• x + ( y + z ) = ( x + y ) + z

• x ( y z ) = ( x y) z

Präsentation

Álgebra Booleana

Leyes de Morgan:

• ( x + y ) = ?

• ( x y ) = ?

Präsentation

Álgebra Booleana

Leyes de Morgan:

• ( x + y ) = x y

• ( x y ) = ?

Präsentation

Álgebra Booleana

Leyes de Morgan:

• ( x + y ) = x y

• ( x y ) = x + y

PräsentationD.Mery 50 Arquitectura de

Computadores

[ Índice ]

2.5. Memorias

010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101010101010100101010101010101010010101010110010101

Präsentation

Circuitos combinacionales

Un circuito combinacional es aquel cuya salida depende sólo de las entradas.

Es decir:

• No depende de la salida• No depende del tiempo

Präsentation

Compuerta AND:

x y x y

1 1 1TABLA DE VERDAD

Präsentation

Compuerta NAND:

x y x y

Präsentation

Compuerta OR:

yx + y

x y x+y

Präsentation

Compuerta NOR:

yx + y

TABLA DE VERDAD

x y x+y

Präsentation

Compuerta XOR (OR exclusivo):

yx + y

x y x+y

Präsentation

Compuerta XNOR (NOR exclusivo):

yx + y

x y x+y

Computadores

Ejercicio:

Diseñe el circuito combinacional que realice la función

w = x y + y z .

Computadores

Ejercicio:

w = x y + y z .

Computadores

Primera Ley de Morgan:

• ( x + y ) = x y

yx + y = x y

Computadores

Primera Ley de Morgan:

• ( x + y ) = x y = x y

Computadores

Segunda Ley de Morgan:

• ( x y ) = x + y

yx y = x + y

Computadores

Segunda Ley de Morgan:

• ( x y ) = x + y = x + y

x + yx

Computadores

Ejercicio:

w = x y + y z usando sólo compurtas NAND de dosentradas.

Computadores

Ejercicio:

w = x y + y z usando sólo compurtas NAND de dosentradas.

Computadores

MAPAS DE KARNOUGH:

• Para dos variables• Para tres variables• Para cuatro variables

(temas vistos en la pizarra)

Computadores

[ Índice ]

2.5. Memorias

Präsentation

Circuitos aritméticos

ADICIÓN BINARIA: dec

Regla 1: 0 + 0 = 0

Regla 2: 0 + 1 = 1

Regla 3: 1 + 0 = 1

Regla 4: 1 + 1 = 2

Präsentation

ADICIÓN BINARIA: dec bin

Regla 1: 0 + 0 = 0 0 0

Regla 2: 0 + 1 = 1 0 1

Regla 3: 1 + 0 = 1 0 1

Regla 4: 1 + 1 = 2 1 0

Präsentation

ADICIÓN BINARIA:A + B dec bin

Regla 1: 0 + 0 = 0 0 0

Regla 2: 0 + 1 = 1 0 1

Regla 3: 1 + 0 = 1 0 1

Regla 4: 1 + 1 = 2 1 0

acarreo

Computadores

Suma de dos bits:

A B suma acarreo

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

¿Cómo sería el circuito combinacional de suma y acarreo?

Computadores

Suma de dos bits:

acarreo

Computadores

Suma de dos bits:

Bsuma ()

acarreo (As)

half adder

Computadores

Suma de dos bits:

Half Adder

Computadores

¿Cómo se suman números de dos bits?

1 1 + 1 1

___________________

Computadores

Ej:11 1

+ 1 1 ___________________

Computadores

Ej:1 1

1 1 + 1 1

___________________

Computadores

Ej:1 1

1 1 + 1 1

___________________

Computadores

Ej:1 1

1 1 + 1 1

___________________

Se necesita un Full Adder que considere el acarreo.

Full AdderA

Computadores

Half Adder

Full Adder

Half Adder

Computadores

Suma de dos bits con acarreo:

Full AdderA

Computadores

Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders.

Full AdderA

Half Adder

A4 A3 A2 A1

B4 B3 B2 B1+

C5 C4 C3 C2 C1

Computadores

A4 A3 A2 A1

B4 B3 B2 B1+

C5 C4 C3 C2 C1

sumador de cuatro bits

Computadores

A4 A3 A2 A1

B4 B3 B2 B1+

C5 C4 C3 C2 C1

sumador de cuatro bits

Especificaciones técnicas

Präsentation

SUSTRACCIÓN BINARIA:

Para restar dos números binarios se utiliza el complemento a 2.

El complemento a 2 de un número binario es su complemento + 1.

Ej: 0010 1011

1101 0100 + 1

1101 0101

Complemento a 2

Computadores

Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits.

Präsentation

Para calcular la resta binaria C = A-B

• se calcula: B’ = complemento a 2 de B.

• se calcula: C = A+B’.

Präsentation

Para calcular la resta binaria C = A-B

• se calcula: B’ = complemento a 2 de B.

• se calcula: C = A+B’.

Ejemplo: 57 – 34:

57: 0011 1001 (A)34: 0010 0010 (B)not 1101 1101 not(B)+1 1101 1110 B’ 10001 0111 A+B’ => 0001 0111 = 23dec

Computadores

[ Índice ]

2.5. Memorias

Präsentation

Circuitos sincrónicos

Los circuitos sincrónicos funcionan sobre la base del tiempo.

Es decir, las salidas dependen no sólo de las entradas.

Sino del estado en que estaban las salidas y del tiempo.

Präsentation

Flip-flop RS

Präsentation

Flip-flop RS

Präsentation

Flip-flop RS

S R Q Q

0 0 1 1

0 1 1 0

1 0 0 1

1 1 Q Q

Präsentation

Flip-flop RS

S R Q Q

0 0 1 1

0 1 1 0

1 0 0 1

1 1 Q Q

Präsentation

1 0 1 0 1 1 1 1 1 0

0 0 1 1 1 0 1 0 1 1

Ejercicio: Encontrar Q para lasseñales R, S dadas

Präsentation

1 0 1 0 1 1 1 1 1 0

0 0 1 1 1 0 1 0 1 1

0 1 1 1 1 0 0 0 0 1

Ejercicio: Encontrar Q para lasseñales R, S dadas

Präsentation

Flip-flop RS síncrono

CK S R Q

Präsentation

Flip-flop RS síncrono

CK S R Q

Präsentation

Ejercicio: Encontrar Q para lasseñales R, S dadas usandoFF RS síncrono

CK S R Q

Präsentation

Ejercicio: Encontrar Q para lasseñales R, S dadas usandoFF RS síncrono

CK S R Q

Präsentation

Flip-flop D

D CK D Q

Sin clock la salida no cambia

Präsentation

Flip-flop D

PR CLR CK D Q

0 1 X X 1

1 0 X X 0

1 1 1 1

1 1 0 0

1 1 0 X Q

Präsentation

Flip-flop JK

CK J K Q

0 X X Q

Präsentation

Contador de 4 bits basado en Flip-Flop JK

LSB MSB

Präsentation

Registro de corrimiento basado en Flip-Flops D

D Qdata

Präsentation

Registro de corrimiento basado en Flip-Flops D(shift register)

D Qdata

Präsentation

Diseño de un circuito secuencial

Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11a partir de una señal de control x, que cada vezque esté en 1 y venga una señal de clockcambie de estado.

Präsentation

Diagrama de estado

Ejemplo: diseñar un circuito secuencial que genere una secuencia de estados binarios: 00, 01, 10, 11a partir de una señal de control x, que cada vezque esté en 1 y venga una señal de clockcambie de estado.

Präsentation

Diagrama de estado

x = 0x = 0

x = 0 x : señal de control

Präsentation

Diagrama de estado

x = 0x = 0

x = 0 x : señal de reloj

A B x A B

0 0 0 ? ?

0 0 1 ? ?

0 1 0 ? ?

0 1 1 ? ?

1 0 0 ? ?

1 0 1 ? ?

1 1 0 ? ?

1 1 1 ? ?

t t +1

control

Como el contador tiene dos bits, seusarán dos flip-flops (A y B), uno para cada bit.

Präsentation

Diagrama de estado

x = 0x = 0

x = 0 x : señal de reloj

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

control

Tabla de estado

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

CK J K Q

Usando flip-flops JK cómo deben ser sus entradas para que A cambie de su estado t a su estado t+1?

control

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

CK J K Q

control

Tabla de excitación

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

Mapas de Karnough

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

X X X X

0 1 0 0

Mapas de Karnough

0 1 0 0

X X X X

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

X X X X

0 1 0 0

Mapas de Karnough

0 1 0 0

X X X X

JA = Bx

KA = Bx

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

CK J K Q

Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1?

control

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

CK J K Q

Usando flip-flops JK cómo deben ser sus entradas para que B cambie de su estado t a su estado t+1?

control

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

Mapas de Karnough

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

X X 1 0

Mapas de Karnough

0 1 X X

Präsentation

A B x A B

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 1 0

1 0 1 1 1

1 1 0 1 1

1 1 1 0 0

t t +1

X X 1 0

Mapas de Karnough

0 1 X X

JB = x

KB = x

[ Sistemas Digitales ] Circuitos sincrónicos

JB = x

KB = x

JA = Bx

KA = Bx

JB = x

KB = x

JA = Bx

KA = Bx

Consideraciones de diseño:

1. Hacer un diagrama de estado identificando las variables entrada (control) y salida. En el diagrama: un estado es un círculo, un flecha es una transición de un estado a otro.

2. El número de flip-flops necesarios para el circuito es el número de bits que tienen los estados.

3. Se realiza la tabla de estados y la tabla de excitación para cada flip-flop.

4. Se diseña el circuito combinacional para cada entrada de cada flip-flop usando mapas de Karnough.

5. Se implementa el circuito secuencial.

Computadores

[ Índice ]

2.5. Memorias

[ Sistemas Digitales ] Memorias

entrada

salida

leer/escribir (1/0)

seleccionar

Celda de memoria

entrada

salida

leer/escribir (1/0)

seleccionar

Celda de memoria

BCentrada

seleccionar

salida

leer/escribir (1/0)

BC BC BC

Dato de entrada (3 bits)

Dato de salidaleer/escribir

Entrada de selección de memoria

Decoder2×4

Unidad de memoria de 4 × 3 bits

BC BC BC

Dato de entrada (3 bits)

Dato de salida

leer/escribir

Entrada de selección de memoria

Decoder2×4

A0 A1 D0 D1 D2 D3

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1

Decoder2×4

Unidad de memoria RAM (random access memory)

Unidad de memoria de 1024 × 16 bits

Celda de memoria

RAM bit slice

Buffer Three-state

IN OUT

EN = 0

IN OUT

EN = 1

Esquema eléctricoEN: enableIN: inputOUT: output

Buffer Three-state

EN: enableIN: inputOUT: output

DiagramaTabla de verdad

Buffer Three-state

Diagrama

Tabla de verdad

16 x 1 RAM

16 x 1 RAM usando celdas de 4 x 4

Chip 64 x 8 RAM

64 x 256 RAM usando 4 chips 64 x 8 RAM

64 x 16 RAM usando 2 chips 64 x 8 RAM

Memoria ROM (read only memory)

Lógica interna de una ROM de 32 × 8

ROM de 32 × 8 Ejemplo de tabla de verdad

Programación de ROM de 32 × 8 del ejemplo anterior

[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Material suministrado por Domingo...

Documents

Transcript of [ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Material suministrado por Domingo...

SENA Arquitectura de Computadores

Guia Arquitectura de Computadores

A arquitectura dos computadores

Arquitectura computadores practica3

[ Arquitectura de Computadores ] ORGANIZACIÓN DEL COMPUTADOR Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento.

Arquitectura de Computadores-clase0

Arquitectura de Computadores

C105 L2 Arquitectura - tierra.aslab.upm.estierra.aslab.upm.es/~sanz/old/cursos/C1/C105L2.pdf · Arquitectura de Computadores 2 Arquitectura de Computadores •Arquitectura de computadores

Arquitectura de computadores- Introducción

¿Qué es un computador? · [ Introducción ] Präsentat ion ¿Qué es un computador? D.Mery 3 Arquitectura de Computadores DEFINICIÓN DE Stallings: Máquina digital electrónica

Arquitectura de-computadores

Arquitectura de Computadores-clase20

Arquitectura de los computadores

Arquitectura de Computadores-clase12

Arquitectura de computadores

[ Arquitectura de Computadores ] SISTEMAS DIGITALES Präsentat ion Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.

Arquitectura computadores

Buses - Arquitectura de computadores

Arquitectura de Computadores-clase21

Arquitectura de Computadores-clase1