Post on 16-Feb-2016
description
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
Edwin Tufiño
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
•¿Qué son las NoC?
•Arquitectura de la NoC
•Nueva Propuesta de Arquitectura
•Simuladores de NoC
•Noxim
•Modificaciones a Noxim
•Resultados
•Conclusiones y Recomendaciones
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
¿QUÉ SON LAS NoC(Networks-On-Chip)?
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
HOST
NI (Interfaz de Red)
Router
Enlace
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
NOC
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
ARQUITECTURA DE LA NoC
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
NOC- Interfaz de Red (NI)- Router (R)- Elemento de procesamiento (PE)- Topología- Modelo OSI- Enlace
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
ENLACE
ELEMENTO DE PROCESAMIENTO
Module
M odule M odule
M odule M odule
M odule M odule
M odule
M odule
M odule
M odule
M odule
Replace+
INTERFAZ DE RED (NI)
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
TOPOLOGÍA
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
MODELO OSI
Aplicación
Transporte
Red
Física
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
- Selección lógica Algoritmo de Ruteo
Router (Conmutador)
- Multiplexor
- Cola (Buffer)
Algoritmo de Enrutamiento
Si origen < ó > destino origen=origen+1 ó origen-1
Si 00 < 11 10Si 10 < 11 11
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
NUEVA PROPUESTA DE ARQUITECTURA
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
NUEVA PROPUESTA DE ARQUITECTURA
- La Topología- El Algoritmo de Enrutamiento
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
SIMULADOR DE NoC
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
LOS 3 CRITERIOS PRINCIPALES QUE EVALÚAN LOS SIMULADORES:
-Energía Consumida
-Latencia
-Throughput
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
# Nombre Año Grupo1 NS-2 1995 DARPA2 Noxim 2010 Universidad de Catagne3 Darsim 2009 MIT4 SunFloor - 3D 2006-09 EPFL5 Orion 2003-09 Universidad de Princeton6 INSEE 2005 Universidad Basca7 Atlas 2005 Universidad Federal de Brazil8 Nocic 2004 Universidad de Massachussetts9 Pestannna 2004 Laboratorios Phillips
10 Pirate 2004 Escuela Politecnica de Milan11 Sunmap 2004 Universodad de Stanford12 NoCgen 2004 -13 FlexNoc - ARTERIS14 Inoc - -15 Chain - Silistix16 BookSim 2002-10 Universidad de Stanford17 Worm_sim Simulator2005 CMU18 NoC Simulator 2007 Universidad de Las Palmas de Gran Canaria19 VNOC 2009 -20 Sicosys 2008 Universidad de Cantabria21 Nostrum 2002-06 KTH – Royal Institute of Technology22 Nirgam 2007 Universidad de Southampton23 NoCSim 2002-06 TAMU24 gpNoCsim 2006 Bangladesh University of Engineering and Technology
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
# Simulador TR TB DP AR PIR ES DT CA CP T L Disponibilidad1 NS-2 + + + + + + + + + + + +2 Noxim + + + + + + + - + + + +3 Darsim + + + + + + + - - + + -4 SunFloor -3D + - - - - - - - + + + -5 Orion - + - - - - - + + - - -6 Atlas + - + + + - - - - + + +7 Pirate + + - - - - - + + - - -8 Sunmap + + - - - - - - + + + -9 uSpider + + - - - - - - - + + -
10 NoCgen - + - - - - - - - + + -11 FlexNoc + + + + + + + + + + + commercial12 iNoc + + + + + + + + + + + commercial13 Chai Tool + + + + + + + + + + + commercial
TR= Tamaño de Red ES= Estrategia de SelecciónTB= Tamaño del Buffer DT= Distribucion de TraficoDP= Distribucion de Paquetes CA= Consumo de AreaAR= Algoritmo de Ruteo CP= Consumo de PoderPIR= Packet Injection Ratio T= Throughput
L= Latency
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
-Entreguen los 3 criterios a tomar en cuenta (energía consumida, latencia y troughtput)
-La disponibilidad del simulador
-La fecha de desarrollo
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
NOXIM
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
- Código abierto (Licencia GPL)
- System C
- Linux
- CLI
- Modular
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
MODULAR
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
Parámetros de Entrada -Topología Mesh-Dimensión X de la matriz .-Dimensión Y de la matriz .-Tamaño de buffer (en flits).-Tamaño mínimo y máximo de cada paquete.-Algoritmo de ruteo.-Warmup.-Tiempo de simulación.-Número de paquetes a recibir.-Tráfico randómico. Parámetros de Salida
-El número total de paquetes recibidos.-El promedio global del troughput y latencia.-El retraso máximo global.-La energía total consumida.
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
MODIFICACIONES A NOXIM
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
-Topología-Algoritmo de Enrutamiento-Direccionamiento del tráfico-Interfaz Gráfica-Datos exportados en archivo de texto
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
ARQUITECTURA TORUSTOPOLOGÍA
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
ARQUITECTURA TORUSALGORITMO DE ENRUTAMIENTO
BORDE ADAPTATIVO
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
ARQUITECTURA TORUSSTOPOLOGÍA
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
ARQUITECTURA TORUSALGORITMO DE ENRUTAMIENTO
ADAPTATIVO
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
TRÁFICO DIRECCIONADO
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
INTERFAZ GRÁFICA
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
EXPORTACIÓN A ARCHIVO DE TEXTO
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
ANÁLISIS DE RESULTADOS
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
ESCENARIO DE SIMULACIÓN
Dimensión De la Matriz
Elementos a
Combinar
Número de Elementos
Numero de Muestras
2 2 4 16
3 2 9 81
4 2 16 256
5 2 25 625
6 2 36 1296
7 2 49 2401
8 2 64 4096
9 2 81 6561
0 50 100 150 200 250 300 3504.63
4.6354.64
4.6454.65
4.6554.66
4.6654.67
4.6754.68
Simulaciones VS Latencia (2x2)
TeóricoPromedio
Simulaciones
Late
ncia
(Cicl
os)
NUMERO DE PAQUETES NUMERO DE SIMULACIONES
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
ESCENARIO DE SIMULACIÓN
TAMAÑO DEL BUFFER ALGORITMO DE ENRUTAMIENTO
5 10 15 20 25 30 3514.659
14.6614.66114.66214.66314.66414.66514.66614.66714.668
Latencia Promedio vs Tamaño de Buffer
Tamaño de Buffer
Late
ncia
Pro
med
io
Algoritmo de Enrutamiento
Latencia Promedio (ciclo)
xy 9,96736fullyadaptive 10,0034oddeven 10,0304westfirst 10,0488northlast 10,1449negativefirst 10,2086dyad T 10,3977
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
Topología Mesh Torus Torus TorusS
Dimensión Matriz 2 a 9 2 a 9 2 a 9 2 a 9
Numero de Simulaciones 40 40 40 40
Número de Paquetes +6000 +6000 +6000 +6000
Numero de Flits x Paquete 5 5 5 5
Tamaño del Buffer +20 +20 +20 +20
Algoritmo de ruteo XY Borde Completo Completo
Simulación Randómica
ESCENARIO DE SIMULACIÓN
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
1 2 3 4 5 6 7 8 9 100
2
4
6
8
10
12
14
16
Latencia Promedio VS Dimensión de La Matriz
MeshTorusBTorusRTorusS
Dimension de la Matriz
Late
ncia
Pro
med
io (C
iclos
)
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
1 2 3 4 5 6 7 8 9 100.00E+00
1.00E-01
2.00E-01
3.00E-01
4.00E-01
5.00E-01
6.00E-01
7.00E-01
8.00E-01
9.00E-01
Troughtput VS Dimension de La Matriz
MeshTorusBTorusRTorusS
Dimension de la Matriz
Trou
ghtp
ut (fl
its/c
iclos
)
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
1 2 3 4 5 6 7 8 9 100
1
2
3
4
5
6
Energía Consumida VS Dimensión de La Matriz
MeshTorusBTorusRTorusS
Dimensión matriz
Ener
gía
(nJ)
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
CONCLUSIONES Y RECOMENDACIONES
Diseño e Implementación de un Simuladorde Arquitectura Networks-On-Chip
CONCLUSIONES
- La estructura de la NoC es más sencilla que las redes computacionales, puesto que los elementos que conforman la arquitectura de la NoC no se encuentran sujetos a cambios posteriores a su implementación. -Previo al desarrollo de una nueva propuesta de arquitectura NoC se debe conocer la estructura interna de los elementos que conforman ésta y su funcionalidad dentro de la red
-La latencia depende directamente de la topología de la NoC debido a la interconexión existente entre los nodos que la conforman, ya que lógicamente se puede reducir la distancia entre ellos. -La sencillez y optimización del algoritmo de enrutamiento reduce los tiempos de despacho de los paquetes
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
- El troughtput es la velocidad interna con que los elementos de red procesan la información, puesto que la estructura interna de los elementos de red es la misma en todas las arquitecturas, el troughtput es el mismo en todas también. -El desempeño en cuanto a términos de energía consumida de las arquitecturas TorusR, TorusB es menor a la de la arquitectura Mesh.
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
RECOMENDACIONES
- Las NoC abren un amplio campo para la investigación, por lo que es necesario realizar un estudio por separado de cada elemento que la compone (algoritmo de ruteo, buffer, topología). - El simulador no contempla la energía consumida ocasionada por la longitud de los cables de las interconexiones entre los nodos externos, esto se deberá tomar en cuenta para futuros estudios. - Se debe realizar un estudio de los algoritmos de enrutamiento, para así poder garantizar un algoritmo óptimo que ayude a mejorar el desempeño de la NoC.
Diseño e Implementación de un SimuladorDe Arquitectura Networks-On-Chip
GRACIAS