Post on 19-Sep-2018
1
TEMA 11
MEMORIAS. CIRCUITOS LÓGICOS PROGRAMABLES
2
CLASIFICACIÓN SEGÚN SU TECNOLOGÍA
3
PARAMETROS FUNDAMENTALES DE LAS MEMORIAS
•Modo de acceso:–Aleatorio (RAM, Random Access Memory)–Serie
•Alterabilidad–Memorias ROM (Read Only Memory)
Memorias de "solo lectura"Almacenamiento permanente de datos y programasTipos:
ROM, PROM, EPROM, EEPROM.–Memorias RWM (Read-Write Memory)
Memorias de lectura y escrituraAlmacenamiento no permanente de programas y datosMemorias SRAM, DRAM, FLASH
4
PARAMETROS FUNDAMENTALES DE LAS MEMORIAS
•Estabilidad– Volatilidad
– No: ROM, PROM, EPROM, EEPROM, FLASH– Si: SRAM, DRAM.
– Almacenamiento Estático/Dinámico•Tiempo de acceso (tA). •Tiempo de ciclo (tc) . Ancho de banda de las memorias•Capacidad y organización: Nº de palabras x bits por palabra.•Medio físico de almacenamiento
–Electrónico–Magnético–Óptico
•Consumo•Coste.
5
Configuración de la memoria RAM como circuito integrado
ESTRUCTURA GENERAL DE UNA MEMORIA RAM.ORGANIZACIONES 2D Y 3D.
MEMORIABUS DE DIRECC.n líneas
BUS DE DATOSm líneas
CS: chip select
OE: output enable
R/W’: Lectura/escritura’
BUS DE CONTROL
6
Configuración de la memoria RAM como circuito integrado
ESTRUCTURA GENERAL DE UNA MEMORIA RAM.ORGANIZACIONES 2D Y 3D.
MEMORIABUS DE DIRECC.n líneas
BUS DE DATOSm líneas
Nº de palabras: 2n
Bits por palabra: mOrganización 2n x m bits
Ejemplo: n=11, m=8Organización 211 x 8=2k x8Capacidad 16 Kbits= 16384 bits
7
ESTRUCTURA GENERAL DE UNA MEMORIA RAM.ORGANIZACIONES 2D Y 3D.
Funcionamiento genérico de una memoria RAM en una operación de lectura o escritura
CPU+
CONTROLMEMORIA MEMORIA
CS CS LEC/ESCRLEC/ESCR
BUS DE DATOS
BUS DE CONTROL
BUS DE DIRECCIONES
8
Para el caso de una memoria de 16KB sería preciso un decodificador con 14 líneas de entrada y 214 líneas de salida.
Organización 2-D, dos dimensiones
ESTRUCTURA GENERAL DE UNA MEMORIA RAM.ORGANIZACIONES 2D Y 3D.
i
iDiw-1 ………………………..Di0
Diw-1 ………………………..Di0
9
Q´
Q
R
S
a) Estructura lógica de la celda binaria para una memoria RAM estática con organización 2-D.
b) Diagrama de bloques de la celda
ESTRUCTURA GENERAL DE UNA MEMORIA RAM.ORGANIZACIONES 2D Y 3D.
1 0
Al utilizar decodificación doble y selección por coincidencia de líneas activadas, para el caso de 16 KB, son precisos dos decodificadores de 7x128 .En el caso general de una memoria de N palabras, el número de líneas de selección pasan de N con un decodificador, a 2√N o N1+N2 (tales que N1xN2=N) con dos decodificadores.
Organización 3-D, tres dimensiones
ESTRUCTURA GENERAL DE UNA MEMORIA RAM.ORGANIZACIONES 2D Y 3D.
Fila
Columna
1 1
Estructura lógica de la celda binaria para una memoria RAM estática con organización 3-D
ESTRUCTURA GENERAL DE UNA MEMORIA RAM.ORGANIZACIONES 2D Y 3D.
1 2
Estructura lógica completa de una memoria RAM estática 16x4. Se utiliza como celda binaria el diseño anterior (2-D).
1 3
Las líneas de acceso al c.i. son:
- Bus de direcciones A3:A0.
- Bus de datos I/O3:I/O0. Se trata de cuatro líneas bidireccionalesque pueden actuar como entradas o salidas, excluyentemente, gracias a los buffers triestado.
- Señales de control de lectura/escritura (L/E') y habilitación global del chip (CS', chip select).
- Señal de control de habilitación de salida OE' (Output Enable).
1 4
A8A7A6A5A4A3A2A1A0
A14 A13 A12 A11 A10 A9
SEÑALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA
C.I. RAM estática de 32K x 8
512 X 64ARRAY
64 columnas
512
filas
8 bits
Matriz de memoria
1 5
SEÑALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA
CE=VIL; OE=VIL; WE=VIH
1 6
SEÑALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA
1 7
ESTRUCTURA INTERNA DE UNA MEMORIA RAM DINÁMICA
Organización interna de un c.i. de memoria dinámica (DRAM) de 1Mx1 bits
Bus de direccionesmultiplexado
A0/A10A1/A11A2/A12
.
.A9/A19
DoutDin
1 8
SEÑALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA
Ciclo de lectura
Ciclo de escritura
1 9
SEÑALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA
Cronograma del modo página rápido para la operación de lectura
2 0
MEMORIAS RAM DE SOLO LECTURA (ROM)
CLASIFICACION
- Memorias ROM (Read Only Memory): El contenido se establece en el proceso de fabricación.
- Memorias PROM (Programable ROM): Son memorias ROM programables en un equipo especializado. El contenido es inalterable desde el momento de la programación.
- Memorias RPROM (Reprogramable ROM): Es posible reprogramarlas borrando el contenido previamente. Según la forma de realizar el borrado, se contempla una subclasificación adicional:
- Memorias EPROM (Erasable PROM): La grabación se realiza en equipos especiales. El borrado se realiza mediante la exposición del integrado a radiación ultravioleta.
- Memorias EEPROM o E2PROM (Electrically EPROM): Programables y borrables eléctricamente. Esto las dota de una gran versatilidad, puesto que tanto la programación, modificación y borrado puede realizarse ON LINE. Presentan la ventaja de ser borrables byte a byte.
2 1
MEMORIAS RAM DE SOLO LECTURA (ROM)
Algunas APLICACIONES usuales de las ROM son la implementación de:
- Conversores de código- Generadores de caracteres- Func. aritméticas complejas (trigonométricas, logarítmicas, etc.)- Secuenciales de propósito general- Unidades de control microprogramadas- Almacenamiento de partes del sistema operativo.
COMPARACIÓN con las memorias RAM de lectura/escritura.
- La circuiteria de direccionamiento es igual (uso de decodificadores)- El bloque de E/S se simplifica (sólo buffers de salida).- Las líneas de control quedan reducidas a CS (Chip Select).- Son no volátiles.
2 2
CELDAS BINARIAS: ELEMENTOS ACOPLADORES
a) Memorias ROM.
2 3
b) Memorias PROM (similar en las RPROM).
2 4
2 5
Características de la EPROM 2716(a)Diagrama temporal de lectura
2 6
Características de la EPROM 2716(b) Programación de la EPROM 2716
2 7
EXTENSIÓN DE LA LONGITUD DE PALABRA
2 8
EXTENSIÓN DEL NÚMERO DE PALABRAS
2 9
EJEMPLOS DE EXTENSION DE MEMORIAS RAM
RAM de 4096x2 bits construida con 8 RAM 2102 (1 Kbit).
3 0
EJEMPLOS DE EXTENSION DE MEMORIAS RAMRAM de 1 Kbyte construida con 8 RAM 2111 de 1 Kbit (256x4).
3 1
3 2
Circuito de direccionamiento para una RAM de 8 Kbytes construida con 64 RAM 2111 de 1 Kbit (256x4).
3 3
EJEMPLO DE UN SISTEMA DE MEMORIASEN UN MICROCOMPUTADOR REAL
3 4
3 5
DISEÑO DE CIRCUITOS CON MEMORIAS Y CIRCUITOS LÓGICOS PROGRAMABLES (PLD)
3 6
DISEÑO DE CIRCUITOS CON MEMORIAS Y CIRCUITOS LÓGICOS PROGRAMABLES (PLD)
VENTAJAS:
Reemplazan a varios componentes discretosReducción de CI’sReducción de espacio, conexiones, consumo ...Reducción de costeAumento de fiabilidad
Posibilidad de ser reprogramadosVersatilidad de los diseños que se pueden adaptar a nuevas especificaciones.Posibilidad de corregir errores de diseño
Utilización de herramientas EDA (Electronic Desing Automation) en el diseño
Lenguajes de descripción de Hw (HDL), ejem: VHDL.Simulación...
Gran variedad de dispositivos con diversas tecnologías, arquitecturas y niveles de complejidad. Capacidades equivalentes desde varias decenas a varios millones de puertas.
3 7
Memorias PROM y PLD A B C D
a b c d
PROM (16x4):
Matriz codificadora(fija)
Matriz decodificadora(programable)
SalidasProductos
3 8
Memorias PROM y PLD A B C D
a b c d
FPLA (4x16x4):(Field Programmable Logic Array)
Matriz codificadora(programable)
Matriz decodificadora(programable)
SalidasProductosEntradas
3 9
Memorias PROM y PLD A B C D
a b c d
PAL (4x16x4):(Programmable Array Logic)
Matriz codificadora(programable)
Matriz decodificadora(fija)
SalidasProductosEntradas
4 0
Ejemplo de utilización de diferentes arquitecturas:
4 1
Ejemplo de utilización de diferentes arquitecturas:
4 2
a b c d
A B C D
Utilizando una PROM 16x4:
4 3
A B C D
Utilizando un FPLASimplificando:
a=A; b=A’B+AB’c=B’C+BC’; d=C’D+CD’
Resultado 7 productos, FPLA=4x7x4
a b c d
AD’CAB’BC’A’BB’CDC’
4 4
Utilizando un PALSimplificando:
a=A; b=A’B+AB’c=B’C+BC’; d=C’D+CD’
Resultado 7 productos, PAL=4x8x4
a b c d
A B C D
A0A’BAB’B’CBC’C’DCD’
4 5
3 + 3 = 6
4 6
4 7
4 8
PROBLEMASDE
MEMORIAS
4 9
5 0
5 1
5 2
5 3
5 4