Post on 28-Sep-2018
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 1 de 8
Módulo de búsqueda,
seguimiento y
decorrelación para un
sistema GPS sobre FPGA
Autor
Ing. Facundo Larosa
Director del trabajo
Ing. Nicolás Álvarez (FIUBA, UNSAM)
Jurado propuesto para el trabajo
- Esp. Ing. Pedro Martos (FIUBA)
- Ing. Edgardo Comas (CITEDEF, UTN-FRBA)
- Ing. Octavio Alpago (FIUBA)
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 2 de 8
Tabla de contenido
1. Avance en las tareas
2. Cumplimiento de los requerimientos
3. Gestión de riesgos
Revisión Cambios realizados Fecha
1.0 Creación del documento 01/09/2016
1.1 Modificación del documento según recomendaciones 06/09/2016
1.2
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 3 de 8
1. Avance en las tareas
1.1 Redacción de alcance, requisitos y desglose de tareas
1.2 Planificación de tiempos, recursos y
presupuesto
1.3 Planificación de responsabilidades,
riesgos, calidad, comunicación y cierre
$ = $ = $ =
2.1 Búsqueda de bibliografía general y
específica
2.2 Instalación y puesta a punto de herramientas de
software
2.3 Estudio de señal GPS en frecuencia
intermedia
2.4 Estudio de técnicas de búsqueda
$ = $ = = =
2.5 Estudio de técnicas de
seguimiento
2.6 Diseño de arquitectura
preliminar módulo de sincronización
2.7 Diseño de arquitectura
preliminar módulo de búsqueda
2.8 Diseño de arquitectura
preliminar módulo de seguimiento
$ = $ = $ = $ =
2.9 Diseño de arquitectura
preliminar módulo de pruebas
$ =
3.1 Diseño de arquitectura detallada
módulo de sincronización
3.2 Diseño de arquitectura detallada módulo de búsqueda
3.3 Diseño de arquitectura detallada
módulo de seguimiento
3.4 Diseño de arquitectura detallada
módulo de pruebas
$ = $$ + $$ + $$ +
4.1 Implementación y pruebas módulo de
sincronización
4.2 Implementación y pruebas módulo de
búsqueda
4.3 Implementación y pruebas módulo de
seguimiento
4.4 Implementación y pruebas módulo de
pruebas
$$ ++ $$ ++ $$ ++ $$ ++
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 4 de 8
5.1 Pruebas sincronización y
búsqueda
5.2 Pruebas sincronización /
búsqueda / seguimiento
5.3 Pruebas de sistema
6.1 Confección de documentación
general y específica
6.2 Redacción memoria del trabajo
final
6.3 Diagramación de diapositiva para
exposición 6.4 Redacción paper
Fase 1 – Planificación general (11 de abril – 29 de abril)
Fase 2 – Estudio (2 de mayo – 29 de junio)
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 5 de 8
Fase 3 – Análisis (29 de junio – 22 de julio)
Fase 4 – Implementación y pruebas unitarias (25 de julio – 14 de septiembre)
Fase 5 – Pruebas de integración y de sistema (19 de septiembre – 21 de octubre)
Fase 6 – Cierre (24 de octubre – 2 de diciembre)
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 6 de 8
2. Cumplimiento de los requerimientos
Módulo de sincronización de reloj de entrada
Este módulo debe evitar la posibilidad de que existan estados metaestables de datos a la
entrada del módulo de búsqueda
Módulo de búsqueda (search)
Bits de señal de entrada: 1
Frecuencia de señal de entrada: fc=16,368 MHz (TBC)
Frecuencia intermedia: fi=4,092MHz (TBC)
Dominio de búsqueda de la frecuencia de portadora: fi 4000 Hz
Dominio de búsqueda del código C/A: [0,1023] chips (el código es periódico)
Intervalo de frecuencia (bin) (máximo): 500 Hz
Tiempo máximo de búsqueda (locking) (máximo): 3 minutos (TBC)
(NOTA: Los valores actualizados responden a las simulaciones realizadas en
la etapa de análisis)
Módulo de seguimiento (tracking)
El módulo no deberá perder sincronización de la frecuencia de portadora y fase del
código C/A ante variaciones de la señal de entrada consistentes con el movimiento
de un satélite de la constelación GPS y un receptor cuasiestacionario para el peor
caso (máxima variación de frecuencia de portadora). El valor exacto de la variación
temporal de la frecuencia de portadora y fase se calculará durante la fase de
estudio (tarea 2.3 Estudio de señal GPS en frecuencia intermedia).
(NOTA: La variación temporal de la frecuencia de portadora por efecto
Doppler y su rango se calcularon durante la etapa de análisis)
El módulo debe proveer a la salida el mensaje de navegación binario
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 7 de 8
Módulo de pruebas y comunicación
El módulo de pruebas deberá proveer información a través de una interfaz (UART, SPI,
etc.) y una trama de datos del estado del sistema y subsistemas. Como mínimo indicará:
Generales
1.1..1. Recepción de datos: SI/NO
1.1..2. Estado del sistema:
BÚSQUEDA: La búsqueda de frecuencia/fase se encuentra en curso
ADQUISICIÓN: La búsqueda de frecuencia/fase ha finalizado y la señal se
encuentra sincronizada
SIN SEÑAL: No se detecta señal a la entrada del sistema
ERROR(tipo): Los errores posibles del sistema se listarán luego de la etapa de
análisis
Módulo de búsqueda
1.1..1. Frecuencia de portadora
1.1..2. Desplazamiento de código C/A
1.1..3. Estado del subsistema
BUSCANDO: La búsqueda de frecuencia/fase se encuentra en curso
BUSQUEDA_TERMINADA: La búsqueda de frecuencia/fase ha finalizado
1.1..4. Progreso de la búsqueda (en porcentaje del dominio comprobado)
Módulo de seguimiento
1.1..1. Frecuencia de portadora
1.1..2. Desplazamiento de código C/A
1.1..3. Estado del subsistema:
SINCRONIZADO: El módulo de seguimiento se encuentra sincronizado en
frecuencia y en fase de código respecto de la señal de entrada
NO_SINCRONIZADO:
El módulo de seguimiento no se encuentra sincronizado en frecuencia y
en fase de código respecto de la señal de entrada
Informe de Avance del Trabajo Final de Carrera
de Especialización de Sistemas Embebidos
Ing. Facundo Larosa
Página 8 de 8
3. Gestión de riesgos
Riesgo 1: No disponer de kit de desarrollo (Nexys 2) por rotura o pérdida
Riesgo 2: Que la FPGA que se dispone (Spartan 3E) no cuente con la capacidad suficiente para implementar el módulo objeto del proyecto
Riesgo 3: No cumplir con los requerimientos técnicos planteados
Riesgo 4: No cumplir con plazos planteados
Riesgo 5: Falta de tiempo de recursos humanos por contingencias ajenas al proyecto