Post on 04-Jan-2016
description
00
01
1 1 _
1 0
x 0 0 0 1 1 1 1 0
0 0 0 0
¡0
Í f-'')" l x [ , . t'-,1X X X X
J r = Q r ' O o + Q r ' X
320 E L E C T R O N I C A D I G I T A L
Q"o
Q,Q
ara,,
oro,
arQ',
Ko:Ó, x+a.,.8K o = ( Q , + A ) ' X
para e l cá lcu lo de las ecuac iones de ent rada a los b iestab les
de l P rob lema 7 .12 .
a)
c)
a,
e)
Figura 7 .43 .
Jo:X
M a p a s d e K a r n a u g h
El circuito queda como
K r : O . , ' O n + A , , ' *
{r \
oo
01
1 1
1 0
x o o 0 1 1 1 1 0
n 0 r;-)I" J X X
I
[ , .
X X X
\1/ 0 U 0
J r : Q o ' r ¡ Q r . X + Ó r ' X K' , :Ao+X
o
o. x o o 0 1 1 1 1 0
00
01
11
1 0
0 I ' l X
0 1 X X
0 1 X X
0 \1_ )X
se muestra en la Fieura 7.44.
AUTOMATAS FINITOS 321
7404Entrada de contro lpares/ impares
Entrada impulsosck
, F i gu ra 7 .44 . C i r cu i t o resu l t ado de l P rob lema 7 .12 .
7.13. Diseñar un contador de 0 a 7 que mediante una señal de control sólo cuente hasta 3 (de 0 a 3).
Solución: De acuerdo con el enunciado del problema, si el circuito se implementa utilizando la teoríade autómatas hnitos tendrá ocho estados sobre los que se puede evolucionar de acuerdo con eldiagrama de f lujos de la Figura 1.45.
F igu ra 7 .45 . D iag rama de f l u j os de l con tado r con t ro l ado (P rob lema 7 .13 )
La Tabla 7.31 es la de estados, que corresponde con el diagrama de f lujos de la Figura7.45.
J
aHo.+
iIbC
Sal ida
747t
" 0
)C ,K, . 0
lul101
322 ELECTRONICA D IG ITAL
Tab la 7 .31 . Tab la de es tados de l P rob lema 7 .13
Al haberse elegido el modelo de Moore para la implementación del sistema, y para simplificar el cir-cuito de salida, se codifican los estados internos de manera que coincidan con las salidas, por tanto:
1o .__-- 000 1¡ .-' 011 Iu --r I l0
1r - 001 1o --------+ 100 It - lll
12----------------' 010 1s----------------' 101
En este caso se decide implementar el circuito con biestable tipo J-K, por lo que se puede realizarlaTabla 7.32 donde ya se han susti tuido los estados internos por los códigos asignados.
Tab la 7 .32 . Tab la de t r ans i c i ones de l P rob lema 7 .13
Estado presente X Estado futuro A B C
Io
I^
I1
I l
I2
I2
I.
I"
I4
I^
Is
I .f
I.
I6
I1
[1
0I0I0I0I0I0I0I0I
I l
I1
I2
I2
I.-)I"
-t
Io
I4
Io
I .)Io
I6
Io
I1
Io
Io
0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1
Estado presente
Qzot Qto QooX
Estado futuroQrrrn r tQrt* \Qo<r*,
K2J2 K1Jl KoJoSalidas
A B C
0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 0l l l1 1 1
0I0I010I010I010I
0 0 10 0 10 1 00 1 00 1 10 1 10 0 01 0 00 0 01 0 10 0 01 1 00 0 0l l l0 0 00 0 0
0 x0 x0 x0 x0 x0 x0 x1 xx lx 0x 1x 0x 1x 0x 1x 1
0 x0 x1 xl xx 0x 0x lx l0 x0 x0 x1 xx 1x 0x lx 1
1 x1 xx lx ll xl xx lx 10 xl xx 1x l0 xl xx lx l
0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1
Los mapas de Karnaugh para deducir las ecuacionessal idas, son los que se muestran en la Figura 7.46.
AUTOMATAS FINITOS 323
de interconexión de los biestables J-K y las
QrA
J r : O ' , ' A o ' X
ara
ara
Jo:Qt+X Ko:1
Figura 7 .46. Mapas de Karnaugh para e l cá lcu lo de las func iones de ent rada de los b iestab lesd e l P r o b l e m a 7 . 1 3 .
ao
o2
b)a)
Q,
d)c)
a ( o o 0 1 1 1 1 0
00
01
1 1
1 0
0 0 0 0
0 0 r,-)0X t_,X X X
0
( o o 0 1 1 1 t o
00
01
1 1
1 0
¡X F
X e¡
1 0 \1_ :)
j 0 0 IK z : X + O 1 ' A o
"\00
01
1 1
1 0
( o o 0 1 1 1 1 0
0 0 l f ' IX (_ , . lX x
0 0 t , 0
J . , : A o . X + O o . Ó ,
o
00
01
1 1
1 0
Ix o o 0 1 1 1 1 0
X X F ¡
0 0 1 1
r-) 0 1 f" ) X X
ll x
K . , : O o + A r ' Y
o
00 01 11 1 0
00
01
1 1
1 0
(:X 1 1 l
I
X 1 1
1 1
L 1I
)
J o : O r + Y
324
control C* Entrada imPulsos
Figura 7 .47 .
7.14. Diseñar un contador síncrono deello biestables del tipo ./-K.
Solución: El diagrama de flujos del
E L E C T R O N I C A D I G I T A L
Finalmente, el circuito queda como se muestra en la Figura 7.47.
Resultado
módulo 6
circuito es el
de l Prob lema 7 .13 .
con salida de arrastre (Carry) utilizando para
que se muestra en la Figura 7.28.
x--ox:1
x:o
X=O
X = 1
de un contador deProb lema 7 . 14 .
X:O
Figura 7.48. Diagrama de f lu jos módulo 6 con sa l ida de ar rast redel
AUTOMATAS FINITOS 325
La tabla de estados de este sistema será la que se muestra en la Tabla7.33.
Tabla 7 .33. Tabla de estados de l Prob lema 7.14
Como el contador tiene seis estados internos, para poder codificarlos se necesitan al menos tres bits.Además, como se ha tenido la precaución de utilizar el modelo de Moore, si hacemos coincidir los
estados internos con la salida las funciones de éstas coincidirán con las salidas de los biestables, por
tanto se realiza la siguiente asignación de estados:
1o-----.--------- 000 1¡.+ 011
1r .-.-----------* 001 14 ----------------+ 100
12 ---------------- 010 1. ---------+ 101
Por tanto, la Tabla 7.34 es la de transiciones del contador de módulo 6, utilizando biestables del
tipo "/-K activos por flanco de bajada.
Tab la 7 .34 . Tab la de t r ans i c i ones de l P rob lema 7 .14 .
Aplicando el método de Karnaugh se pueden deducir las funciones de entrada y salida de losbiestables (Fig. 7.a9).
Estado actual X Estado futuroCarry
CSalida contador
A B C
IoIoI l
I1
I2
I2
I"-l
I.J
I4
I4
Is
Is
0I0I0I0I0I0I
IoIrIrI2I2I
-̂l
I.J
I4
I4
I.)IsIo
000000000011
0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 1
Estado actual
Qzo Qto¡ Quvt
- Estado futuroQze+t) Q\t+t\ Qot,*rt
J2 Kz Jr Kr KoJoSalida
A B CCR
0 0 00 0 10 1 00 1 11 0 01 0 r
0 0 10 1 00 1 11 0 01 0 10 0 0
0 x0 x0 x1 xx 0x 1
0 xl xx 0x l0 x0 x
IX
IX
1X
X
IX
IX
I
0 0 00 0 10 1 00 1 11 0 01 0 1
00000I
O.o,00
326 E L E C T R O N I C A D I G I T A L
J , : Ó r ' O o
O " \ \ C1 0 0 0 1 1 1 1 0
0
I
0 0 0
0 0 C lC ^ : Q o ' Q ,
F igu ra 7 .49 . Mapas de Ka rnaugh pa ra l a ob tenc ión de l as f unc iones de en t rada y sa l i dade l os b i es tab les (p rob lema j . 14 ) .
o
c)
s)
arQ,
\oo \
0
1
,o.,00 01 1 1 1 0
0 X X 0
C l X 0
ora',
¡ Oo \
0
1
,O,,0 0 0 1 1 1 1 0
I ' X
(_ 1 X
Ko=1
Por tanto, el circuito queda tal y como se muestra en la
AUTOMATAS FINITOS
Figura 7.50.
327
I
Sa l i daCR
L . - .
Entrada
F igu ra 7 .50 . Resu l t ado de l P rob lema7 .14 .
7.15. Diseñar un contador síncrono de módulo 10 con salida de carry uti l izando para ellobiestables tipo 7.
Solución: El diagrama de flujos del contador de módulo 10 corresponde al que se muestra en laF isura 7 .5 l .
Clock
328 E L E C T R O N I C A D I G I T A L
/"/s=0000
X:O
x :1
c :0
F igu ra 7 .51 . D iag rama de f l u j os de
X:O
x :1
/ . /S=01 10
c :0
X:O
un contador de décadas con sa l ida de carry (Pro-b l e m a 7 . 1 5 ) .
X=O
X : 1
X:O
X : 1
Por tanto, la Tablara7 .51 , en l a que ya seu I y, por tanto, se ha
7.35 será la tabla de estadosha tenido en cuenta que parael iminado de la tabla.
correspondiente al diagrama de flujos de la Figu-pasar de un estado a otro la entrada X ha de estar
Tab la 7 .35 . Tab la de es tados de l P rob lema 7 .15
i . / s=0010 /3/s=001 1
/ , / S = 0 1 1 1
x=o
/ . /S=01 00
X:O
Estado actual Estado futuroSalida
A B C DCarry
CR
Io
I.l
I2
I"-)I1IsI6
I1
I8
Ie
I1
I2
I--l
I1I.
J
I6
I1
I,óIe
Io
0 0 0 00 0 0 10 0 1 00 0 1 10 r 0 00 1 0 10 r l 00 1 t l1 0 0 01 0 0 1
000000000I
AUTOMATAS FINITOS 329
Como hay diez estados distintos, harán falta al menos cuatro dígitos para poder codificarlos.
Además. como hemos utilizado el modelo de Moqre, se hacen coincidir los estados internos con los
valores de las salidas, de tal manera que en cada momento la salida coincida con el estado interno del
biestable correspondiente y, por tanto, se ahorra el circuito de salida.
Además, teniendo en cuenta que se utilizan biestables del tipo 7", la tabla de transiciones es la que se
muestra en la Tabla 7.36.
Tab la 7 .36 . Tab la de t r ans i c i ones de l P rob lema 7 .15
Para obtener las funciones de entrada y salida de los biestables se emplea el metodo de Karnaugh
(F igura 7 .52) .
n , 0 0 0 1 1 1 1 0
00
01
1 ' l
1 0
0 0 X 0
0 0 C_ l0 C *-.,
[ , \\J
IX ¡
0 0 X
T " : A r ' Q o + A r ' Q . , ' Q o
3
a ) . 0 0 0 1 1 1 1 0
00
01
1 1
1 0
0 0 X 0
0 0 x U
C 1 X l0 0 X X
T r : A ' , ' Q o
o,
b)a)
F igu ra 7 .52 . Mapas de Ka rnaugh pa ra deduc i r l as f unc iones de en t rada y sa l i da de l os
b ies tab les de l P rob lema 7 .15 .
Estado actual
Qx¡ Qz@ Qu,¡ Qr<¡
Estado futuro
Qsu+tl Qz(,*r l Qt(t+rt Qn(+tToTrT2T3
CarryCR
0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 l 0 l0 1 1 00 1 1 11 0 0 01 0 0 1
0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0l 0 0 l0 0 0 0
0 0 0 10 0 1 10 0 0 10 1 1 10 0 0 10 0 1 10 0 0 11 1 1 10 0 0 11 0 0 1
0000o0000I
o , 0 0 0 1 1 1 1 0
00
01
1 1
1 0
0 0 X 0
n-¡
X 0
L :)
0 0 X
T . ,=Ó" .oo
3 3 0 E L E C - R o N l c A D t G t r A L
o)€
Figura 7 .52. Mapas de Karnaugh para deduc i r las func iones de ent rada y sa l ida de losbiestables del Problema 7.15. (Continuación).
Por tanto, el circuito será el de la Fieura 7.53.
c)
o1
d)
e)
o o \
00
01
1 1
1 0
2 . 00 01 11 ' 10
f- 1 l1 X
1 I 1
1 1 X X
IIl 1 1 X I
To:1
a" 2 , 0 0 0 1 1 1 1 0
00
01
1 1
1 0
0 0 X 0
0 0 f- 1 lI
0 0\:_
x l
0 0 X X
C : Q r . A o
AUTOMATAS FINITOS 331
F igu ra 7 .53 . Resu l t ado de l P rob lema 7 .15 .
7.16. Util izando el concepto de autómatas finitos, diseñar un dado electrónico con biestables -/-K
y la lógica necesaria.
Solución: La implementación de un dado se puede simular sin más que diseñar un contador de seis
estados, que corresponden con las seis caras que tiene un dado, donde la entrada a contar es un tren de
impulsos generado por un multivibrador de una frecuencia elevada (del orden de I KHz por ejemplo) y
que se cuenta o no depen<liendo cle que se pulse o no el interruptor de tirada.
Según lo expuesto hasta el momento, nuestro diagrama de estados será el de la Figura7.54,enel
qu. ufu...en lás salidas del 1 al 6 en binario. Se ha optado por utilizar un autómata de Moore para
poa.i hacer coincidir los estados internos con las salidas y de esta forma simplificar el diseño.
332 E L E C T R O N I C A D I G I T A L
X :O x=0 X:O
X : 1 x = 1 x :1l , l 0 1 o
F igu ra 7 .54 . D iag rama de es tados de l dado e lec t rón i co (P rob lema 7 .16 ) .
La tabla de estados de acuerdo con el diagrama de estados es la Tabla 7.37.
Tab la 7 .37 . Tab la de es tados de l P rob lema 7 .16
Estado presente X Estado futuroSalidass, s, s,
Io
I,)
I1
I1
I2
I2
I"
I.J
I4I1IsI.
J
0I0I0I
0I0I01
Io
I1
I1
I2
I2
I-
I"
I4
I4
I .)I .)Io
0 0 10 0 10 1 00 r 00 l r0 r 1r 0 01 0 0r 0 l1 0 11 1 0I l 0
Seguidamente se hace la asignación de estados; en el caso que nos ocupa haremos coincidir losestados internos con las salidas, para simplifrcar más rápidamente éstas, ya que, de esta manera, alsimpli f icarlas coinciden con los estados internos del autómata y, por tanto, con las sal idas Q" de losbiestables. Luego la asignación será la siguiente:
1o --..-.-- 001/ r - 0 1 01 z - 0 1 1
13 --------, 100
Ia---- l0l
Is --------+ 110
Susti tuyendo esta codif icación en la tabla de estados y ampliando ésta con la tabla de transicionesde los biestables ./-K se obtiene la Tabla 7.38.
AUTOMATAS FINITOS
Tab la 7 .38 . Tab la de t r ans i c i ones de l P rob lema 7 .16
333
Teniendo en cuenta que la variación de un estado interno a otro se real iza siempre que X sea l , se
pueden obtener las ecuaciones de entrada de los biestables teniendo en cuenta sólo Qt, Qt Y Qo, Yhaciendo entrar el tren de impulsos por la señal de reloj.
Con el lo, los mapas de Karnaugh para las ecuaciones de entrada de los biestables son las que se
muest ran en la F igura 1 .55.
F igu ra 7 .55 . Mapas de Ka rnaugh pa ra e l cá l cu lo de l as ecuac iones de l as f unc iones de l os
b iestab les.
Estado presente
Qr<,t Qtt¡ QrutX
Estado futuro
Qz<t+t¡ Q\t+t l Qov*rl
Salida
ü ^tr so K2J2 KrJr KoJo
0 0 r0 0 r0 1 00 1 00 l l0 1 11 0 01 0 01 0 11 0 11 1 01 1 0
0I01I
0I0I0I0I
0 0 10 1 00 1 00 1 10 l l1 0 01 0 01 0 11 0 11 1 01 1 00 0 1
0 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 0r 1 0
U <0 x0 x0 x0 x1 xx 0x 0x 0x 0x 0x l
0 x1 x .x 0x 0x 0x l0 x0 x0 xl xx 0x l
x 0x l0 x1 xx 0x 10 xl xx 0x l0 xl x
J r : Q ' , ' Q o
Kr=Ao+O,
0 1 1 1
I = 1" o
334 E L E C T R O N I C A D I G I T A L
L¿s salidas, al haber utilizado el modelo de autómata de Moore y al haber hecho coincidir lacodlficacion de los estados internos con los de las salidas, coinciden con las e.
Por tanto' el circuito, aplicándole el decodifrcador y el display, queda como se muestra en la Figu-ra 7 .56 .
Figura 7 .S0. Resu l tado de l p rob lema 7 .16 .
7'17' Un sistema-sencil lo para probar circuitos digitales combinacionales es tomar un circuitopatrón igual al que se quiere probar, poner a ambos todas las posibles combinaciones de lasvariables de entrada y comprobar que para cada una de ellas la salida de ambos circuitoscoincide, en este caso el circuito bajo prueba será correcto. Si no se produce coincidencia desalidas para una combinación de las variables de entrada, el cirtuito bajo prueba serádefectuoso.
Basándose en esto, diseñar un sistema automático de prueba de circuitos combinaciona-les de tres entradas cuyo diagrama de bloques es el ..pr.r.ntado en la Figura 7.57.
A B C D E F G
BI/R RB B L
1 2 4 8 1 0 I T
Jo P^ Ao
f mpulsos de c lock
cIRcUITo2
cIRCUITo1
C I R C U I T O 3
AUTOMATAS FINITOS 335
Figura 7 .57. Diagrama de b loques de l s is tema de pruebas para c i rcu i tos combinac ionales.
Diseñar los circuitos 1 , 2 y 3 cuyas misiones son las siguientes:
Circuito l: Debe poner automáticamente todas las combinaciones de entrada a los
circuitos bajo prueba, teniendo en cuenta que la combinación 100 no debe darse nunca, ya
que si esto ocurre el circuito en prueba y el patrón se destruirían por ser una combinación
de protección contra copias.Debe encenderse la lámpara cuando se haya terminado de poner todas las combinacio-
nes y mantenerla encendida hasta que se vuelva a dar una señal de inicializacion'por tanto, el circuito del bloque 1 dispondrá de un sistema de inicializacion para probar
otro circuito y que además desactive la lamparil la lr.
Circuito 2: Compara las salidas de los dos circuitos.
Circuito 3: Se activa en caso de que el circuito no esté en perfecto estado y permanecerá
encendida aunque cambien las combinaciones de entrada hasta que se introduzca una señal
de inicialización.
Solución: El circuito del bloque I tendrá siete estados, pues la combinación de entrada 100 no deberá
darse nunca ya que en este caso se destruyen los circuitos. Por ello, el diagrama de flujos del sistema es
el de la Figura 7.58.
l , l 01o
1 ,1011
ln l101t u l 1 1 o
F igu ra 7 .58 . D iag rama de f l u j os de l gene rado r de cód igos de en t rada de l P rob lema 7 .17 '
336 ELEcrRoNrcA DrGrrAL
La Tabla 7.39 es la de estados que corresponde al diagrama de f lujos de la Figura 7.58.
Tabf a 7 .39. Tabla de estados de l Prob lema 7.17
Estado presente X Estado futuro A B C
Io
Io
Ir
I1
I2
I2
I.-t
I.-t
I4I4IsIsI6
I6
0I0I01010I010I
IoI lIrI2IzI.
-t
I.-t
I4
I4
Is
Is
I6
I6
I6
0 0 00 0 00 0 10 0 10 1 00 1 00 l l0 1 11 0 11 0 1I l 01 1 01 1 11 1 1
Por haber sido elegido el modelo de Moore para la implementación del sistema,y para simplificar
el circuito de salida, se codihcan los estados internos de manera que coincidan con las salidas, por
tanto: 1o .-------------' 000 14 --------------- l0l
11 ----------------' 001 Is --------------- 110
1z --------------- 010 16 -"'--"-'-+ lll
1. -------------+ 011
En este caso se decide implementar el circuito con biestable tipo J-K, con lo que se puede realizar la
Tabla 7.40 donde ya se han susti tuido los estados internos por los códigos asignados.
Tab f a 7 .4O . Tab la de t r ans i c i ones de l P rob lema 7 .17 .
Estado presente
Qzt¡ Qu,¡ Qrr,,X
Estado futuro
Qztt+t ' t Qte+t) Qot,*r ' tK2J2 KrJl Jo Ka
SalidasA B C
0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 1l 0 l1 0 11 1 01 1 0l l lt l 1
0I0I0I
010I0101
0 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 11 0 11 1 01 1 01 1 1t t l1 1 1
0 x0 x0 x0 x0 x0 x0 xl xx 0x 0x 0x 0x 0x 0
0 x0 x0 x1 xx 0x 0x 0x l0 x1 xx 0x 0x 0x 0
0 xl xx 0x l0 xl xx 0x 0x 0x 10 x1 xx 0x 0
0 0 00 0 00 0 10 0 10 1 00 1 00 l l0 1 1l 0 l1 0 11 1 01 1 01 l l1 1 1
AUTOMATAS FINITOS 337
de interconexión de los biestables J-K y lasLos mapas de Karnaugh para deducir las ecuaciones
sal idas son los que se muestran en la Figura 7.59.
1
2 o o o 0 1 1 1 1 0
0
1
0 0 r;)0
X X
t lI r l X
J . = O . , ' A o
F igu ra 7 .59 . Mapas de Ka rnaugh
a)
d)
K ' , = Q o ' 4 ,
para e l cá lcu lo de las func iones de ent rada a los b iestab les
de l P rob lema 7 .17 .
El circuito correspondiente al bloque 1 será, por tanto, el de la Figura 7'60'
ñ o , o o 0 1 1 1 1 0
0
,l
C l 0
x 0 0
J. , :oo
J o : 1
c o o o 0 1 1 1 1 0
0
1
I ¡0 X
I
[ , , j 0 X
Ko=Q',
338 E L E C T R O N I C A D I G I T A L
A las entradas del circuito de prueba y patrón
F igu ra 7 .60 . C i r cu i t o de l b l oque 1 de l p rob lema 7 .1 j .
El circuito dispone de una señal de Reset para inicializar el sistema poniendo todas las salidas a 0.La lámpara L, de este circuito es un diodo Led y se pondrá a I cuando todas las salidas sean 1,
permaneciendo en este estado hasta que se active la señal de Reset, ya que el estado 111 es el Iu deldiagrama de f lujos.
El circuito 2 puede realizarse con un comparador del tipo 7485 conectado, tal y como se muestra enla F igura 7 .61.
Figura 7 .61 . C i rcu i to de l b loque 2 de l Prob lema 7 .17 .
El circuito 3 debe mantener una información hasta que se inicialice el sistema, para lo cual puede
emplearse el circuito de la Figura7.62. Cuando en la entrada Ahay un 0 y previamente se ha activado
Pulsador dein i c ia l i zac ión
Circu i topatrón
AOA 14 2A 3BOB1B2B3A < B A < BA = 8 A = BA > B A > B
Ci rcu i toen prueba
A la entrab loque 3
AUTOMATAS FINITOS 339
el pulsador de inicializacion, a la salida de la puerta OR hay un 0. Cuando se pone a 1 la entrada A ala
salida de la puerta OR, aparece un 1 que se realimenta a través de la entrada B, de tal manera que si la
entrada A pasa a valer de nuevo 0 la salida de la puerta OR seguirá siendo un 1.
Del b loque 2
F igu ra 7 .62 . C i r cu i t o b l oque 3 de l P rob lema 7 .17 .
7.18. Diseñar un circuito secuencial síncrono que disponga de una entrada X sincronizada por
una señal de reloj y una salida S, de tal manera que si por X se introduce un número de
cuatro bits comenzando por el bit de menor peso, a su salida se obtenga el complemento a 2
de dicho número de forma simultánea con éste. Además el circuito deberá quedar preparado
para recibir otro número cuando termine de realizar el complemento del anterior.
Solución: El circuito correspond erá a un diagrama de bloques similar al que se muestra en el
diagrama de bloques de la Figura7.63, en el que se muestra la entrada X, la sal ida S y la entrada de
sincronismo C,.
Figura 7 .63 . D iagrama de b loques de l c i rcu i to complementador a 2 (Prob lema 7 .18)
Para realizar el complementado a 2 de un número binario, en primer lugar se realiza el complemen-
to a 1 d.el número (cambian los 0 por los 1 y los I por los 0) y seguidamente se le suma l; así por
ejemplo:
Del pu lsadorin ic ia l izac ión
Circu i tocomplementador
a 2
340 E L E C T R O N I C A D I G I T A L
0100 _+ 1011_ r 1
I100-
01 t0 -------------- 1001
+ 1r o l o
(-- Complemento
*- Complemento
F- Complemento
(- Complemento
a l
a 2
a l
a 2
También, como puede verse, pafa realizar el complemento a 2 de un número binario de forma
metódica se puede hacer de la siguiente manera:Empezando por el bit de menor peso y desplazándose hacia el de mayor (de derecha a izquierda), si
el bit es un 0 se queda como está, y cuando nos encontramos con el primer 1, éste se queda también
como está, pero a partir de este bit en adelante se cambian los 0 por 1 y los 1 por 0.
Teniendo en cuenta esto, y sabiendo que los datos están sincronizados por la señal de reloj, se
puede plantear el siguiente diagrama de flujos del circuito (Fig. 7.64).
Figura 7.64. Diagrama de f lu jos del c i rcui to generador del complemento a 2 de un númerode cuat ro b i ts (Prob lema 7 .18) .
/ o
o \ /( t1\
t¡\
\ \
*
\ ( ¡\ o
o5o ' /
+ t
s;+ t
\ \o \t ¡ \
La Tabla 7.41 es la de estados correspondiente al diagrama de f lujos de la Figura7.63.
AUTOMATAS FINITOS 341
Tab la 7 .41 . Tab la de es tados de l P rob lema 7 .18
Estado presente X Estado futuro Salida,s
Io
Io
I l
Ir
I2
I2
I3
I3
IN
T,I.)IsI6
I6
010I0I0I0I0I0I
I1
I4
I2
Is
I3
I6
Io
Io
I .f
I .)I6
I6
Io
Io
010I0I01I0I0I0
Seguidamente se codifican los cinco estados internos del autóm ata, para lo que necesitaremos tresbits. Por tanto, se real izan las siguientes asignaciones:
1o --+ 000 1¿ - 100
1r .------------ 001 /s ----------------+ 101
1z .-.--.--------- 010 16 -+ 110
1. ------------+ 011
En este caso se decide implementar el circuito con biestables del tipo J-K, por lo que se puedereal izar la Tabla 7.42 donde ya se han susti tuido los estados internos por los códigos asignados.
Tab la 7 .42 . Tab la de t r ans i c i ones de l P rob lema 7 18
Estado presente
Qz<,t Qu,¡ Quot
EntradasX
Estado futuro
Qztt+t¡ Qt(,*t) Qo<t+t¡J2 K2 Jr Kr KoJo
Salida.S
0 0 00 0 00 0 10 0 10 1 00 1 00 r r0 1 11 0 01 0 01 0 11 0 11 1 01 1 0
010I0I0I0I010I
0 0 11 0 00 1 01 0 10 1 11 0 10 0 00 0 01 0 11 0 11 1 0r l 00 0 00 0 0
( r x1 xI ' X
l x0 x1 x0 x0 xx 0x 0x 0x 0x lx l
0 xt.l xl x0 xx 0x lx lx 10 x0 x1 x1 xx lx 1
1 x0 xx lx 01 x1 xx lx. 11 x1 xx lx l0 x0 x
01
0I0I0II0I
01
0
342 ELEc rRoNtcA D tc t rAL
Los mapas de Karnaugh para deducir las ecuaciones de interconexión de los biestables ./-K y lassal idas son los que se muestran en la Figura 7.65.
o r Q3" " oo 01 11 10
1
00
01
1 1
1 0
Q, Q, o, Q,,
a r o Q, O,,
a)
e)
Jo :Qr ' A r+Ar ' O . , *Ó , ,
J o = Q r @ Q . , + Q r . X
. , Kr:Q' ,+Qr+X
oo
Q r Ax 0 0 0 1 1 1 1 0
00
01
1 1
1 0
0 T i) 0
0 k ü 0
1l 0 X (^
t 0 0 t_s:d. .x+02.X:o,gx
Mapas de Karnaugh para la obtenc ión de las func iones de ent radalos b ies tab les de l c i r cu i t o (p rob lema 7 .19 ) .
s)
J r= do' r ¡ Ó., . X: X . 1o"+o,¡
3"xoo
K, :Q ,
3'x oo
J,,= Qo' X + Q". Qo= Qo. 1X + Or¡
9"r oo
Kr :Ar+X+go
x 0 0 0 1 1 1 1 0
00
01
1 1
1 0
\, 0 X (y
C 1 X D0 0 X X
o 1 X T}
3't oo
Figura 7 .65 . y sa l i da de
AUTOMATAS FINITOS 343
El circuito queda como se muestra en la Figura 7.66.
XEntrada
del número de 4 bi ts
F igura 7 .66 . Resu l tado de l Prob lema 7 .18 .
7.1g. Diseñar un circuito secuencial síncrono que evolucione a partir de un estado inicial, -/0, de
forma que cuando haya acabado de recibir dos unos consecutivos por una línea de entrada
X se obt.ngu por una línea de salida S el complemento de los dos bits siguientes que reciba,
y al mismoli..npo que los ha recibido. El sistema permanecerá en un estado final I t dando
salida cero, hastá que se inicialice de nuevo el sistema mediante una señal de reset externa.
Solución: Como se pide que las salidas de los bits complementados que llegan después de los dos 1
consecutivos tienen qu. upu...er al mismo tiempo que se reciben, habrá que desarrollar el autómata
por el método de Mealy.El diagrama de f lujos del sistema puede ser el que se muestra en la Figura7.67-
x:0/s=0
Sal ida de lnúmero de 4 b i ts en
complemento a 2C* (Relo j )
F igura 7 .67. Diagrama de f lu jos de l detector y
s igu ientes que rec ibagenerador de complemento de los dos b i ts
( P r o b l e m a 7 . 1 9 ) .
7486
¡ = 1 / S = 0
X=0 /S=0 x : 1 l s : o
344 ELEcrRoNrcA Dtc t rAL
La Tabla 7.43 es la de estados correspondiente al diagrama de f lujos de la Figura7.67.
Tabla 7 .43. Tabla de estados de l Prob lema 7.19
Estado presente X Estado futuro ^s
Io
Io
IL
Ir
I2
I2
I3
I3
Il
Ir
0I0I0I010I
I^IrIoI2I3I3IrIrIfIf
0000I01000
Seguidamente se codif ican los cuatro estados internos del autómafapara lo que necesitaremos tresbits. Por tanto, se realizan las siguientes asignaciones:
/ o - 0 0 0 / : - 0 1 1
1r - 001 1r -----+ 100
1 z - 0 1 0
En este caso, se decide implementar el circuito con biestables del tipo J-K, por lo que se puederealizar la Tabla 7.44 donde ya se han sustituido los estados internos por los códigos asignados.
Tab la 7 .44 . Tab la de t rans ic iones de l Prob lema 7 .19
Los mapas de Karnaugh para deducir las ecuaciones de interconexión de los biestables -/-K y lassal idas son los que se muestran en la Figura 7.68.
Estado presente
Qru', Qru¡ Qnvt
EntradaX
Estado futuroQz<t+tl QIG*D Quu*tt
K2J2 KlJr Jo ro Salida.s
0 0 00 0 00 0 10 0 10 1 00 1 00 l l0 1 11 0 01 0 0
(,I010I01
0I
0 00 10 01 01 l1 l0 00 00 00 0
000000II'l
I
0 x0 x0 x0 x0 x0 x1 xl xx 0x 0
0 x0 x0 xl xx 0x 0x lx 10 x0 x
0 xl xx lx 1l x1 xx lx lU X0 x
0000I0I000
x 0 0 0 1 1 1 1 0
00
01
1 1
1 0
0 0 0 0
0 0 r IX x t¡ tX X X X
J r : A r ' Q o
oo
AUTOMATAS FINITOS 345
Ko:1
Karnaugh para e l cá lcu lo de las func iones de ent rada y sa l ida de losb ies tab les (P rob lema 7 .1 9 ) .
a r Q
o . a
b)a)
d)
g)
Kr=0
K',=Ao
J o = O r + O r ' Y
o )00 01 1 1 1 0
00
01
1 1
1 0
0 0 0 0
I 0 0 Í-r l X X u_0 0 X X
s : o , ' X
Figura 7 .68 . Mapas de
346 ELECTRONICA D IG ITAL
El circuito queda como se muestra en la Figura 7.69.
Reloj C* X Entrada de bi ts a complementar
F i g u r a 7 . 6 9 . R e s u l t a d o d e l P r o b l e m a 7 . 1 9 .
7.20. Se desea realizar el receptor de una cerradura codificada mediante una serie de datoscodificados previamente (11011). Dicho receptor estará realizad,o mediante un autómatasíncrono con una única entrada X por la que llegan los bits serie y una salida S que será Icuando se reciba la secuencia deseada.
La secuencia puede llegar en cualquier momento y una vez que la salida se hace I elcircuito retorna a su estado inicial (Fig. 7.70).
ck
F igu ra 7 .7O. D iag rama de b loques de l de tec to r de secuenc ia (P rob lema 7 .20 ) .
solución: Suponiendo que la señal que llega al receptor se encuentradel sistema, el diagrama de flujos del circuito detector de la secuenciaFigura 7 .71.
La Tabla 7.45 de estados correspondiente al diagrama de flujos de la
sincronizada con el reloj interno11011 es e l que se muest ra en la
Figura 7.71.
14081
x=0/s:0 x:0/s=0 x = 1 I S = 1
x : 1 I s = 1
x:0/s:0
x:0/s:0¡ = g / S = 0
AUTOMATAS FINITOS 347
F igu ra 7 .71 . D iag rama de f l u j os de l c i r cu i t o de tec to r de l a secuenc ia 1 101 1 en e l P rob le -
ma 7 .20
Tabla 7 .45. Tabla de estados de l Prob lema 7.20
Estado presente X Estado futuroSalida
,s
Io
Io
I \
I1
I2
I2
T--1
I-J
I^I1
0I
0I
0I0I0I
1,,
I1
Io
I2
I-
I2
Io
I4
Io
Io
0000000001
A continuación se codifrcan los cinco estados internos del autómata, para lo que necesitaremos dos
bits. Se realizan las siguientes asignaciones:
1o ------.-.-_ 000
1r ----------* 001
/z----------------* 010
En este caso se decide implementar el circuito con biestables del tipo J-K, por lo que se puede
real izar la Tabla 7.46 donde ya se han susti tuido los estados internos por los códigos asignados.
Tab f a 7 .46 . Tab la de t r ans i c i ones de l P rob lema 7 ' 2O
1¡--.---------011/o ---------------- 100
Estado presente
Qx¡ Qrr,¡ QnvtEntradas
XEstado futuro
Qzr,*t l Qto+t) Qu(*rrJz K2 Jr Kr KoJo
SalidaX
0 0 00 0 00 0 10 0 10 1 00 1 00 l l0 1 11 0 01 0 0
0101010I01
0 0 00 0 10 0 00 1 00 1 10 1 00 0 01 0 00 0 00 0 0
0 x0 x0 x0 x0 x0 x0 x1 xx lx l
0 x0 x0 x1 xx 0x 0x lx l0 x0 x
0 xl xx 1x ll x0 xx lx l0 x0 x
t ,
00000000I
348 ELEc rRoNtcA D tG t rAL
Los mapas de Karnaugh para deducir las ecuaciones de interconexión de los biestables ,/-K y lassalidas son los que se muestran en la Figura 7.72.
o ñ o o 0 1 1 1 1 0
00
01
1 1
1 0
0 0 0 0
0 0 f') 0
X U x
X X X
J r : A o ' A r ' X
ooorÑa2
a)
00
01
1 1
1 0
d)
o, Q,
oY oo 01 11 10
00
01
1 1
1 0
0 0 0 0
0 0 0 0
F- ¡ X
0 tL_ ¿ X
s : Q r ' X
Figura 7 .72. Mapas de Karnaugh para la obtenc ión de las func iones de ent rada y sa l ida de lautómata de l Prob lema 7.2O.
ao
a2
s)
Kr:1
X
J r = O o ' X
3"^
K' t :Qo
on'-- X
J o = O r . A . , ' x + a . , . X
o": X 0 0
Ko:1
AUTOMATAS FINITOS 349
Por tanto, el circuito queda como se muestra en la Figural.73.
Figura 7.73. Resul tado del Problema -1.2O.
7.21. Se desea diseñar un circuito secuencial para implementar una máquina de venta automáticade cajas de cerillas. Se supone que la caja de cerillas cuesta 7 ptas. y que se pueden introducirmonedas de 1 pta. y de 5 ptas. indistintamente y en cualquier orden.
El circuito deberá tener dos salidas S, y ^S, las cuales tienen las siguientes funciones:
. S,,si la máquina tiene que entregarla caja de ceril las; esta salida será 1.
. Sz indicará en binario el número de pesetas a devolver cuando se hayan introducidomás de 7 ptas.
Así, por ejemplo, si habiendo introducido en la máquina la cantidad de 3 ptas. seintroduce posteriormente una moneda de 5 ptas.; la máquina debe devolver 1 pta., entregarla caja de cerillas y quedarse a la espera de que se le empiezen a introducir nuevas monedaspara adquirir otra caja de ceril las.
Solución: En primer lugar se realiza el diagrama de flujos: en el diagrama de la Figura 1.74 elsisnificado de las variables es el sieuiente:
o X : I se ha introducido 1 pta.o X : 0 se ha introducido una moneda de 5 ptas.. S, : 0 no dispensa caja de cerillas.. S, : I se dispensa una caja de cerillas.. ,S, : indica el número de pesetas a devolver en binario.
(Re lo j )
x:0/s,:1 / .s,:01 0
350 DIGITAL
A continuación se realizaestados d is t in tos se neces i tan.
la asignación de códigospor los menos, tres bits
binarios a los estadospara codificarlos.
7.47 correspondiente a
rnternos. Como hay siete
vQ=ooo
S, =0s.=ooo
X=015 . ,= 1 /S r=0 ' l 0
X:O/S, :1 /Sr= 1 00
{ ¡s^=t ls . -
F igu ra 7 ' 74 ' D iag rama de f l u j os de l a máqu ina expendedo ra de ca las de ce r i l l as de l p ro -b l e m a 7 . 2 1 .
!=0r",
De acuerdo con el diagrama de la Figura 7.74, se puede escribir la Tablalos estados por los que pasa el autómata f ini to.
Tabla 7.47. Tabla de estados del problema 7.21
Estado presente X Estado futuro ,SI s,Io
Io
I.
I l
I2
I2
I.-t
I3
I1
I4
I5
I .)I .
o
I6
0I0I0I010I010.l
I,IrI6I2I^T"
-t
Io
I4
Io
I .)Io
I6
Io
Io
0000I01I
010I0II
0 0 00 0 00 0 00 0 00 0 00 0 00 0 10 0 00 1 00 0 00 1 10 0 01 0 00 0 0
1o - 000
1, - 001
1 z - 0 1 0
1 ¡ -_ 0 l l
14 + 100
Is ---------------- 101
/ó -----' 110
En este momento se decide que la implementación sesustituyendo los estados de codificación en la tabla deexcitación de los biestables ./-K se obtiene la Tabla 7.48.
AUTOMATAS FINITOS 351
hará con biestables del t ipo J-K, por tanto,estados y ampliando ésta con la tabla de
Tabfa 7 .48. Tabla de t rans ic iones de l Prob lema 7.21
Los mapas de Karnaugh para deducir las ecuaciones de interconexión de los biestables .I-K y lassal idas son los que se muestran en la Figura 7.75.
Q, Q' ' o,
a)
F igu ra 7 .75 . Mapas de Ka rnaugh pa ra e l cá l cu lo de l as f unc iones de en t rada y sa l i da de l os
b ies tab les de l P rob lema 7 .21 .
Estado presente
Qzu¡ Qu,¡ Qot¡X
Estado futuroQz(t+t\ Qto+t) Qot*tl
s, SalidaA B C
K2J2 Jr Kl ro Ko
0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 0l 0 l1 0 11 1 01 1 0
0I01
010I0I010I
1 0 10 0 11 1 00 1 00 0 00 1 10 0 01 0 00 0 01 0 10 0 01 1 00 0 00 0 0
0000I0I010I01I
0 0 00 0 00 0 00 0 00 0 00 0 00 0 10 0 00 1 00 0 00 1 10 0 01 0 00 0 0
1 x0 x1 x0 x0 x0 x0 x1 xx lx 0x lx 0x 1x l
0 x0 x1 x1 xx lx 0x lx l0 x0 x0 x1 xx 1x 1
l x1 xx lx l0 xl xx lx l0 x1 xx 1x 10 x0 x
3""00
J r = 4 . , ' X + O 1 ' O o ' X
o^,:Jg
00
01
1 1
1 0
Kr:O' '+X
o^lñ x I 0 0
352 E L E C T R O N I C A D I G I T A L
Q, Q,
o2
J r : Q o . X + A z : A o
J o : A r ' A r + Q r ' X + A t ' X =
-..- - --J o : A r ' O r + Q ; X ' Q . , ' X
= O r Q , + A r ' X + 4 , , ' X
= 4 . , ' a r ' a r ' X ' o . , ' X
0 x 0 0 0 1 1 1 1 0
00
01
1 1
1 0
0 0 0 0
0 0 0 0
0 0 X
_D 0 0 CS a : O . ' O . , ' X
K . , : O o ¡ O r + X : A o ' Q " ' X
o X 0 0 0 1 1 1 1 0I
00
01
1 1
1 0
0 0 0 0
0 0 0 n0 0 X g0 0 0 U
a ,4 , ,
a, o,
a r Q
e)
a.a,
h)s)
s,,
s,
a r Q
S " : O , ' O . , ' X S c : o , ' O o ' * + A ' , ' Q o ' XSc :Oo 'X ' lA r+Q, ¡
F igu ra 7 .75 . Mapas de Ka rnaugh pa ra e l cá l cu lo de l as f unc iones de en t rada y sa l i da
biestables del Problema 7 .21 . (Continuación) '
a"r - X 0 0
o S _ J o o 0 1 1 1 - 1 0
00
01
1 1
1 0
C 1 x l 30 k-_ " J X
0 0 x X
0 C " l X
3"" oo
Ko:1
o \ x o o 0 1 1 1 1 0
00
01
1 1
1 0
0 0 0 0
i) 0 0 r1 1 X
ü 0 0 tL
, ñ o o 0 1 1 1 1 0
00
01
1 1
1 0
0 0 0 0
0 0 0 0
3 0 X C0 0 0 0
S t : A . ' A . , ' *
de los
AUTOMATAS FINITOS 353
Por tanto, el circuito queda como se muestra en la FiguraT.l6
Figura 7 .76 . Resu l tado de l Prob lema 7 .21 .
7.22. Un circuito de alarma que controla la entrada de una puerta lo realiza mediante un circuito
electrónico que sigue el diagrama de bloques de la frgura
Reset
Figura 7.77. Diagrama de bloques del s istema de alarma del Problema 7.22.
El bloque I es un dispositivo que proporciona un impulso de corto tiempo cada vez que
se abre o cierra una puerta (se supone que este bloque está ya realizado).
Circui to de ataquea disposi t ivo
acús t i co - l um inoso
354 ELEcrRoNlcA D lGl rAL
El bloque -B es un circuito de control que detecta que se ha abierto por segunda vez la
puerta, ¿ando una salida de valor 1 y quedando bloqueada hasta que se vuelve a inicializar
con una entrada de Reset el sistema.Por su parte, el circuito de ataque al dispositivo
rizador de tal forma que si en un tiempo prudencial
se pone en marcha el sistema acústico-luminoso.Realizar el bloque B empleando para ello biestables del tipo "r-K.
Solución: En esta ocasión se realizará mediante los modelos de Mealy y Moore pudiéndose comparar
de esta manera los dos. El diagrama de flujos para el modelo de Moore es el que se muestra en la
F isura 7 .78.
X=0X : 1
Figura 7 .78. Diagrama de f lu jos de l s is tema de a larma de acuerdo con e l modelo de Moore
de l P rob lema 7 .22 .
Como se puede apreciar en este modelo, las salidas del circuito se han dibujado en el interior del
círculo correspondiente al estado interno indicando de esta manera que mientras que el autómata se
encuentra en un estado determinado la salida que se obtiene es la que corresponde a dicho estado
independientemente del valor de X, y se seguirá obteniendo dicho valor hasta que el autómata no se
encuentre en el estado siguiente.El diagrama de f lujos para el modelo de Mealy es el que se muestra en la Figura7.79.
x:0/s:0 x:0/s :0
x :1 /s :0
x :1 /s :0
x = 1 I S : 1x :1 /s :0
acústico-luminoso incorpora un tempo-no se ha activado el Reset del bloque ̂ B
x :1 |/ s = 1
x:01
f lu jos de l s is tema de a larma de acuerdodel Prob lema 7.22.
con e l modelo de MealyF igu ra 7 .79 . D iag rama de
AUTOMATAS FINITOS 355
En este caso las salidas se representan fuera del círculo que representa el estado interno del
autómata indicándose de esta forma que en el momento en que aparece la señal X cambia la salida aun
cuando se encuentre el autómata en el estado de transición.
La tabla de estados para estos dos modelos será laTabla 7.49.
Tabla 7.49. Tabla de estados del Problema 7 '22
Estado presente X Estado futuro Salida Moore Salida Mealy
Io
Io
I l
I r
I2
I2
I.-t
I"
010I01
(.1
1
Io
I l
I 1
I2
I2
I"-t
I.I"
000000II
00000111
Como hay cuatro estados, para poder codif icarlos harán falta dos bits, real izando la siguiente
asignación de estados:
10 --.- 00
1r ---------------' 0l
I, -- -' l0
1. ---+ 1 I
Susti tuyendo estas codihcaciones en la tabla de estados y ampliando ésta con la tabla de excitación
de los biestables ./-K se obtiene la Tabla 7.50.
Tab la 7 .50 . Tab la de t rans ic iones de l Prob lema 7 '22
Estado presente
Qto QooX
Estado futuro
Qtu+t t Qo6+r¡Salida Moore Salida Mealy Jl Kr Jo Ko
0000III.l
00II00.l
1
01010I
0I
000I1111
01100II1
0000001
1
00000I1I
0001
X
X
X
X
X
X
X
0000
01X
X
0I
X
X
X
X
01
X
00
ELECTRONICA D IG ITAL
Como se puede apreciar, tanto en la Tabl a 7.50 como en los dos diagramas de estados (Moore yMealy) para pasar de un estado a otro siempre se cumple que X : 1, mientras que cuando X : 0 nohay transición a otro estado, por tanto, en los mapas de Karnaugh para obtener las funciones deinterconexión se puede eliminar la variable X ya que ésta será siempre I y se deberá conectar laentrada X a la entrada de reloj que en cada momento es un impulso generado por el bloque ,4.
De acuerdo con esto los mapas de Karnaugh de interconexión y de las salidas serán los que semuestran en la figura 7.80.
S . M o o r e : O r . A o S . M e a l y - A r ' X + O , . O o
b)a)
d)
oo
Figura 7 .2O. Mapas de Karnaugh para la obtenc ión delos biestables del Problema
las func iones de ent rada y sa l ida de7.22.
Por tanto, el circuito correspondiente al bloque B será elrepresentado tanto la salida del modelo de Mealv como la del
de la Figura 7.81, en el que se hanmodelo de Moore.
\o,' )
' l1 l
0 1
0 r;)X
t l(vJ r=Oo
o
0 11
0
1
x X
0 0
K,,:O
oo, 0 1
0
1
e lX 0
Ko=Q',
0
1
x00 01 1 1 1 0
0 0 0 0
0 e!) D
AUTOMATAS FINITOS 357
S a l i d aMea ly
Sa l ida Moore
Entradaa l b loque I
X
7476
F igu ra 7 .81 . C i r cu i t o co r respond ien te a l b l oque I de l d i ag rama de b loques de l a F igu ra 7 .77 '
PROBLEMAS PROPUESTOS
7.23. Sila
al circuito correspondiente alFigura 7.82b) por la entrada
diagrama de flujos de la Figura7.82a) se le introduce una señal como
X sincronizada con la señal de reloj, ¿qué señal se obtiene a la salida?
VEntradade reloj
X:0/S=0
x=0/s:0
Figura 7 .82 . Enunc iado de l Prob lema 7 .23 .
q
\ x
x = 1 l s : o x=0/s:0
x=0/s=0
¿ b )
3 5 8 E L E C T R o N t c A D t G t r A L
Solución:
VEnt radade relo j
S a l i d a
7.24. Obtener la tabla
Solución:
Figura 7 .83 . Resu l tado de l Prob lema 7 .23 .
de transición del diagrama de flujos de la Figura 7.82a)
Tabla 7.51. Resul tado del Problema 7.24.
Estadoactual
EntradaX
Estadofuturo Salida
Io
Io
I l
I1
I2
I2
I3
I1
I4
I4
01010I0101
Io
I l
I 1
I2
I2
I1
I3
I4
I4
I ,.,
0000000001
7.25. Si en el circuito correspondiente alpor la entrada X sincronizada con
diagrama de f lujos de la Figura 7.84a) se introduce la señal 7.84b,\la señal de reloj, ¿qué señal se obtiene a la sal ida del circuito?
x=0S e ñ a l
de re lo j
X:OFigura 7 .84 . Enunc iado de l P rob lema 7 .25 .
Solución:
S a l i d a
F igu ra 7 .85 . Resu l t ado de l p rob lema 7 ' 25 '
7.26. Obtener la tabla de estados del diagrama de f lujos de la Figural '84a)'
Solución:Tabla 7.52. Resul tado del Problema 7 '26-
Estadoactual
EntradaX
Estadofuturo
Salida
Io
Io
I1
I l
I2
I2
I3
I3
I^
I4
0I010I01
0I
Io
I1
I l
I2
I2
I3
I3
I4
I4
Io
I1I
00000000
7.27. Obtener la tabla de estados del diagrama de f lujos de la Figura 7'8ó'
AUTOMATAS FINITOS 359
X : 1
x=o
to lo0x=1 . Y
l . , l01 )
\ , /
x:0 I \I T
ffi { \(')
F igu ra 7 .86 ' Enunc iado de l P rob lema - l
' 27 '
360 ELEcrRoNtcA DtGt rAL
Solución:
Tabfa 7 .53. Resul tado de l Prob lema 7.2- l
Estadoactual
EntradaX
Estadofuturo
Salida
Io
Io
Il
I1
I2
I2
I3
I3
0I
01
0I0I
I1
I l
I3
I l
I2
Io
I3
I2
0000II1I
001100II
7.28. Obtener la tabla de excitación del diagrama de f lujos de la Figura7.86 si se pretende implementar elcircuito con biestables del tipo J-K.
Solución:
Tab la 7 .54 . Resu l t ado de l p rob lemaT .2g
Estado actual
Qro¡ QootX Estado futuro
Qt$+t ¡ Qoo* t tJl Kr Jo Ko ^tl .so
0000IIII
00II001
I
0I010I01
I
01I
0I0I
I
1III001
0
I
010X
X
X
X
X
X
X
X
0I00
I1X
X
00X
X
X
X
00X
X
0I
000011II
00II00II
7.29. Obtcner la tabla de excitación del problema anterior si se ut i l izan biestables del t ipo L
Soluc ión: Tabla 7 .bs. Resul tado de l prob le ma 7.2g
Estado actual
Qrr,, Qot,tX
Estado futuro
Q¡( t+ t ) Qoo+t)Tt To ^Sr so
0000III
I
00II00II
0I0I01
0I
tI
0I010II
I1II00I0
10I
00I00
1I
I00000I
0 00 00 10 ll 0l 01 l1 l
7.30. Obtener la tabla de excitación correspondientepara su implementación un biestable genéricoTabla 7.56.
AUTOMATAS FINITOS 361
de f lujos de la Figura 7.81 si se empleade verdad es la que se muestra en la
al diagramacuya tabla
l ' '10 l, l0
F i g u r a 7 . 8 7 .D iagrama de f lu jos .
Solución:
Tabla 7 .56. Tabla de verdad
de un b ies tab le gené r i co (P rob lema 7 .30 )
Tab f a 7 .57 . Resu l t ado de l P rob lema 7 .30
x = 1
YX Qt,* r t
0101
00I,|
Q,0II
Q,
Estado actual
Qa,t Qto¡ Qrr,,X
Estado futuro
Qzt t+ t l Qte* t ) Quo* t lY2x2 Xr Yl xo Yo s
0 0 00 0 00 0 10 0 10 1 00 1 00 l l0 l l1 0 01 0 0t 0 ll 0 l
010I0I0I0I0I
0 0 00 0 10 0 10 1 0r 0 10 l l1 0 00 l l1 0 0t 0 l1 0 10 l l
x lx 1X I
x lx 0x lx 0x l1 xl xl x0 x
x lx lx lx 00 xl x0 xl xx lx lx 1x 0
x 1x 0l x0 xx 0x 00 xl xx lx 0l xl x
000000II
I
1III
3 6 2 E L E C T R o N r c A D r c r r A L
7.31. ( t ¡ I ts t ru i r la tab la de exc i tac ión de un contador b inar io de t res b i ts u t i l i zando para su rea l izac iónbrrestab les t ipo L
Solución:
I es la señal de control de sentido de cuenta. ConB es el ¿lcarreo de arrastre decreciente.C es el arrastre de sentido creciente.
A :0 decrementa y con A : I incrementa.
Tab la 7 .58 . Resu l t ado de l P rob lema 7 .31
q)
J A )
f (.)r r O
()
rI
I0 ) l
q.¡ X
e ? i i€ lII
t
ControlA
Estado actual
Qrot Qtu¡ Qot¡
Estado futuro
Qzv+t l Qr( , * r ) Qq,* r tT2 Tr To
Acarreoc(+) B(-)
000000001IIIII11
00U0III,|
0000III1
00II00II001I00II
010I0I0I
0It
010I
0I
I0000III000II1
I
0
I001I
00I0II00I
I0
I010I01
0I0I0I0I0
I0001000000I
0001
I0I
0I0100I0Io101
000000000000000I
1
000000000000000
7.32. Construir la tabla de transición y control
nal de dos bits mediante biestables t ipo 7
Solución:
R: Control de desplazamientoED: Entrada de datosSR: Salida de datos
Variablesentrada
AUTOMATAS F IN ITOS 363
de un registro de desplazamiento bidrreccro-
Variablessal ida
para el diseñosíncronos.
rI
Y I
q ) d l
d 0 )ñ ' = I
Q N IIq ) l
IL
(I
o l
(.) |t r ; IF l ? lN v t
j ( ) to " ! |u ) l
L
Tab f a 7 .59 . Resu l t ado de l P rob lema -1 .32
ControlEstadosactuales
Estadosfuturos
Entradasbiestables
R ED Qtot Qro Qrt , * r ) Qzt t+ t ) T2Tr SD
00000000I1I
1111
1
0000II'|
10000I1I
I
0 00 1l 0l l0 00 11 0l l0 00 ll 0l 10 00 1l 0l 1
0 0l 00 01 00 1t 10 1t l0 00 00 l0 1l 01 01 1
l l
0 01 l1 00 10 ll 01 10 00 00 ll 1l 01 0l l0 l0 0
00I100110,|¡0I0I0I
364
7.33.
E L E C T R O N I C A D I G I T A L
Diseñar un contador de décadas síncrono con biestables -r-K.
Solución:
Clock
F i g u r a 7.88 . Resu l tado de l Prob lema 7 .33 .