1121037 Diseno Logico page 1

Tema 5 - Fundamentos de dispositivos logicos programables

Eduardo Rodrıguez Martınez

Departamento de Electronica

Division de Ciencias Basicas e Ingenierıa

Universidad Autonoma Metropolitana

Unidad Azcapotzalco

Email: erm@correo.azc.uam.mxSitio Web: http://kali.azc.uam.mx/erm/

Contenido - Fundamentos de dispositivos logicos programables - (4.5 hrs.)

Tema 5

⊲ Contenido

PLD

PLA

PAL

GAL

CPLD

FPGA

1121037 Diseno Logico page 2

1. Tecnologıa basica de dispositivos logicos programables.

1.1 PLA y PAL.1.2 GAL y CPLD.

2. Arquitectura de un FPGA.3. Arreglos en lenguaje VHDL.

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

⊲ PLD

PLA

PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 3

Los dispositivos logicos programables (PLDs por sus siglas eningles)

... fueron introducidos en los 70’s

... son circuitos integrados de proposito general

... permiten ser configurados en distintas formas paraimplementar diversos circuitos logicos

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

⊲ PLD

PLA

PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 3

Los dispositivos logicos programables (PLDs por sus siglas eningles)

... fueron introducidos en los 70’s

... son circuitos integrados de proposito general

... permiten ser configurados en distintas formas paraimplementar diversos circuitos logicos

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

⊲ PLD

PLA

PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 3

Los dispositivos logicos programables (PLDs por sus siglas eningles)

... fueron introducidos en los 70’s

... son circuitos integrados de proposito general

... permiten ser configurados en distintas formas paraimplementar diversos circuitos logicos

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

⊲ PLA

PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 4

Los arreglos logicos programables (PLAs por sus siglas en ingles

... fueron los primeros PLDs introducidos al mercado

... pueden implementar cualquier funcion expresada comoproducto de sumas... son eficientes en cuanto al area que ocupan

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

⊲ PLA

PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 4

Los arreglos logicos programables (PLAs por sus siglas en ingles

... fueron los primeros PLDs introducidos al mercado

... pueden implementar cualquier funcion expresada comoproducto de sumas... son eficientes en cuanto al area que ocupan

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

⊲ PLA

PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 4

Los arreglos logicos programables (PLAs por sus siglas en ingles

... fueron los primeros PLDs introducidos al mercado

... pueden implementar cualquier funcion expresada comoproducto de sumas... son eficientes en cuanto al area que ocupan

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

⊲ PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 5

La matriz logica programable (PAL por sus siglas en ingles)

... fue introducida en 1978 por la empresa Monolithic Memories

... remplaza los fusibles en el plano OR por ser dificiles de fabricarcorrectamente y reducir la velocidad de respuesta... compenza la reduccion en flexibilidad con su fabricacion endistintos tamanos... puede ofrecer caracterısticas adicionales mediante lasmacroceldas (figura del lado derecho)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

⊲ PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 5

La matriz logica programable (PAL por sus siglas en ingles)

... fue introducida en 1978 por la empresa Monolithic Memories

... remplaza los fusibles en el plano OR por ser dificiles de fabricarcorrectamente y reducir la velocidad de respuesta... compenza la reduccion en flexibilidad con su fabricacion endistintos tamanos... puede ofrecer caracterısticas adicionales mediante lasmacroceldas (figura del lado derecho)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

⊲ PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 5

La matriz logica programable (PAL por sus siglas en ingles)

... fue introducida en 1978 por la empresa Monolithic Memories

... remplaza los fusibles en el plano OR por ser dificiles de fabricarcorrectamente y reducir la velocidad de respuesta... compenza la reduccion en flexibilidad con su fabricacion endistintos tamanos... puede ofrecer caracterısticas adicionales mediante lasmacroceldas (figura del lado derecho)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

⊲ PAL

GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 5

La matriz logica programable (PAL por sus siglas en ingles)

... fue introducida en 1978 por la empresa Monolithic Memories

... remplaza los fusibles en el plano OR por ser dificiles de fabricarcorrectamente y reducir la velocidad de respuesta... compenza la reduccion en flexibilidad con su fabricacion endistintos tamanos... puede ofrecer caracterısticas adicionales mediante lasmacroceldas (figura del lado derecho)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

⊲ GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 6

Los arreglos logicos genericos (GALs por sus siglas en ingles)

... tienen las mismas propiedades que los PALs pero pueden serborrados y reprogramados... utilizan fusibles reprogramables implementados con tecnologıaEECMOS (electrically erasable complementarymetal-oxide-semiconductor)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

⊲ GAL

CPLD

FPGA

Tema 5 Fundamentos de PLDs page 6

Los arreglos logicos genericos (GALs por sus siglas en ingles)

... tienen las mismas propiedades que los PALs pero pueden serborrados y reprogramados... utilizan fusibles reprogramables implementados con tecnologıaEECMOS (electrically erasable complementarymetal-oxide-semiconductor)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

⊲ CPLD

FPGA

Tema 5 Fundamentos de PLDs page 7

Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)

... contienen varios bloques logicos que se pueden conectar mediante fusiblesprogramables... tambien incluyen macroceldas a las salidas del plano OR con bufferstri-estado que permiten que cada patilla se configure como entrada o salida... desperdician macroceldas cuando la patilla es usada como entrada... son programados con metodos ISP (del ingles In-system programming)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

⊲ CPLD

FPGA

Tema 5 Fundamentos de PLDs page 7

Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)

... contienen varios bloques logicos que se pueden conectar mediante fusiblesprogramables... tambien incluyen macroceldas a las salidas del plano OR con bufferstri-estado que permiten que cada patilla se configure como entrada o salida... desperdician macroceldas cuando la patilla es usada como entrada... son programados con metodos ISP (del ingles In-system programming)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

⊲ CPLD

FPGA

Tema 5 Fundamentos de PLDs page 7

Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)

... contienen varios bloques logicos que se pueden conectar mediante fusiblesprogramables... tambien incluyen macroceldas a las salidas del plano OR con bufferstri-estado que permiten que cada patilla se configure como entrada o salida... desperdician macroceldas cuando la patilla es usada como entrada... son programados con metodos ISP (del ingles In-system programming)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

⊲ CPLD

FPGA

Tema 5 Fundamentos de PLDs page 7

Los dispositivos logicos programables complejos (CPLDs por sus siglas en ingles)

... contienen varios bloques logicos que se pueden conectar mediante fusiblesprogramables... tambien incluyen macroceldas a las salidas del plano OR con bufferstri-estado que permiten que cada patilla se configure como entrada o salida... desperdician macroceldas cuando la patilla es usada como entrada... son programados con metodos ISP (del ingles In-system programming)

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

CPLD

⊲ FPGA

Tema 5 Fundamentos de PLDs page 8

Los arreglos de compuertas programables in-situ (FPGAs por sus siglasen ingles)

... tienen una densidad mayor que los CPLDs (>> 10, 000

compuertas)... no contienen compuertas, sino bloques logicos que soninterconectados mediante fusibles reconfigurables... manejan, en su mayorıa, LUTs (del ingles Look-Up Tables) comobloque logico, los cuales vienen en varios tamanos y son capaces deimplementar funciones logicas.

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

CPLD

⊲ FPGA

Tema 5 Fundamentos de PLDs page 8

Los arreglos de compuertas programables in-situ (FPGAs por sus siglasen ingles)

... tienen una densidad mayor que los CPLDs (>> 10, 000

compuertas)... no contienen compuertas, sino bloques logicos que soninterconectados mediante fusibles reconfigurables... manejan, en su mayorıa, LUTs (del ingles Look-Up Tables) comobloque logico, los cuales vienen en varios tamanos y son capaces deimplementar funciones logicas.

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

CPLD

⊲ FPGA

Tema 5 Fundamentos de PLDs page 8

Los arreglos de compuertas programables in-situ (FPGAs por sus siglasen ingles)

... tienen una densidad mayor que los CPLDs (>> 10, 000

compuertas)... no contienen compuertas, sino bloques logicos que soninterconectados mediante fusibles reconfigurables... manejan, en su mayorıa, LUTs (del ingles Look-Up Tables) comobloque logico, los cuales vienen en varios tamanos y son capaces deimplementar funciones logicas.

Tecnologıa basica de dispositivos logicos programables.

Tema 5

Contenido

PLD

PLA

PAL

GAL

CPLD

⊲ FPGA

Tema 5 Fundamentos de PLDs page 9