08 Logica Matematica Digital

1 ESTE DOCUMENTO CONTIENE LA SEMANA 8

Todos los derechos de autor son de la exclusiva propiedad de IACC o de los otorgantes de sus licencias. No est permitido copiar, reproducir, reeditar, descargar, publicar, emitir, difundir, poner a disposicin del pblico ni

utilizar los contenidos para fines comerciales de ninguna clase.

Lgica Matemtica y Digital

SEMANA 8

ALGEBRA DE BOOLE


NDICE ALGEBRA DE BOOLE ............................................................................................................................ 4

INTRODUCCIN ...................................................................................................................................... 4

1. Compuertas lgicas bsicas y universales: .................................................................................. 5

2. Simplificacin de funciones con Mapas de Karnaugh: .............................................................. 11

COMENTARIO FINAL .......................................................................................................................... 18

REFERENCIAS ........................................................................................................................................ 19


LGEBRA DE BOOLE

Analizar las tablas de verdad de cada compuerta lgica.

Construir mapas de Karnaugh para la simplificacin de funciones.

INTRODUCCIN

En esta semana se estudiarn los fundamentos de las compuertas lgicas. Este tpico permite

comenzar a representar grficamente las operaciones lgicas bsicas con el objeto de crear

circuitos, relacionando entradas y salidas. Un circuito viene a representar un modelo para una

situacin o problema lgico que se desea resolver.

De igual forma, se estudiar el mtodo para simplificar expresiones lgicas a partir de un mtodo

grfico denominado mapa de Karnaugh. A partir de este mtodo se pueden obtener funciones

lgicas equivalentes y simplificadas de manera metdica y sistemtica.


1. Compuertas lgicas bsicas y universales:

Segn Molina (2014), las compuertas lgicas son representaciones de las operaciones lgicas

bsicas, cada compuerta tiene una simbologa que la define y una tabla de verdad que rige su

comportamiento. A continuacin se estudiarn las compuertas lgicas bsicas y universales a fin

de poder estructurar circuitos digitales que representen funciones lgicas matemticas.

Compuerta Lgica AND (Y):

Esta operacin representa la multiplicacin o producto. Es decir, el valor lgico de la salida es la

multiplicacin de las entradas. A continuacin se describe la tabla de verdad:

Entrada A Entrada B Salida X

0 0 0 0 1 0 1 0 0 1 1 1

Note que la nica forma de obtener un 1 lgico a la salida es que el valor lgico de todas las

entradas sea igual a 1. La representacin simblica de la compuerta es:

Fuente: http://goo.gl/h8mPbU

Si se quisiera disear una compuerta lgica para 3 entradas, tenemos que 2 elevado a 3 es igual a

8 y por ende la tabla para esta compuerta sera:

Entrada A Entrada B Entrada C Salida X

0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1


Compuerta Lgica OR (O):

Esta operacin representa la suma binaria. Es decir, el valor lgico de la salida es la suma de las

entradas. A continuacin se describe la tabla de verdad:


0 0 0 0 1 1 1 0 1 1 1 1



Fuente: http://goo.gl/NuxFZ0

Si se quiere disear una compuerta lgica para 3 entradas, se tiene que 2 elevado a la 3 es igual a

8 y por ende la tabla para esta compuerta sera:

Entrada A Entrada B Entrada c Salida X

0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1

Compuerta Lgica NOT (No):

Esta operacin representa la negacin. Es decir, el valor lgico de la salida es el inverso de la

entrada. A continuacin se describe la tabla de verdad:

Entrada Salida X

0 1 1 0


La representacin simblica de la compuerta es:

Fuente: http://goo.gl/2qxYRT

Compuerta Lgica NAND (No-Y):

Esta operacin representa el inverso de la multiplicacin o producto. Es decir, el valor lgico de la

salida es la multiplicacin de las entradas y luego se invierte. A continuacin se describe la tabla

de verdad:


0 0 1 0 1 1 1 0 1 1 1 0



Fuente: http://goo.gl/G1JHdV

Compuerta Lgica NOR (No-O):

Esta operacin representa inversin de la suma binaria. Es decir, el valor lgico de la salida es la

suma de las entradas y luego se invierte. A continuacin se describe la tabla de verdad:



0 0 1 0 1 0 1 0 0 1 1 0



Fuente: http://goo.gl/PI91P2

Compuerta Lgica OR-EX (O exclusiva):

Esta operacin representa la suma binaria exclusiva. Es decir, el valor lgico de la salida es la suma

de las entradas excluyendo el caso donde existe acarreo. A continuacin se describe la tabla de la

verdad:


0 0 0 0 1 1 1 0 1 1 1 0

La representacin simblica de la compuerta es:

Fuente: http://www.retrogames.cl/imagenes/clases/xor.jpg


Ejemplo de aplicacin: utilizando las tablas de las compuertas lgicas, y conociendo la simbologa

de cada operacin, determine el valor de salida del circuito presentado:

Considere que el circuito posee cuatro (4) entradas: A, B, C, D. Las entradas A y C tienen el valor

lgico de 1, y las entradas B y D son iguales a 0.

El circuito es:

Solucin:

Se ubican los valores lgicos de las entradas, y luego conociendo las compuertas y cada una de sus

tablas se van asignando los valores respectivos hasta obtener el valor de salida:


Ejemplo 2: dado el siguiente circuito construya la tabla lgica respectiva:

A B C D F

0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0


2. Simplificacin de funciones con mapas de Karnaugh:

De acuerdo a Molina (2014), el Mapa de Karnaugh (K-map o Mapa K) es un mtodo alternativo

de representacin grfica de la tabla de verdad que ayuda a visualizar hasta 6 dimensiones,

permite minimizar funciones cannicas y de esta forma, adems, construir un circuito con un

nmero menor de compuertas.

Para minimizar funciones booleanas, no solo se utilizan mtodos grficos, tambin se utiliza el

mtodo algebraico, el primero es Karnaugh y el segundo se apoya en los postulados y teoremas

del lgebra de Boole.

El uso de mapas de Karnaugh es una tcnica que permite simplificar funciones lgicas de

manera anloga a lo que se puede hacer con el lgebra de Boole. Siguiendo lo expuesto por

Molina (2014). Para aplicar este mtodo debe seguir los siguientes pasos:

a) Se debe iniciar desde la tabla de verdad del circuito, es necesario conocer la tabla

lgica de todo el circuito para luego construir el mapa.

b) El mapa puede realizarse de manera efectiva para un mximo de 6 variables.

c) Si la tabla de verdad presenta 4 combinaciones, el mapa de igual manera tendr 4

combinaciones, es decir son equivalentes las posiciones entre el mapa y la tabla lgica.

d) El mapa debe numerarse en cdigo Gray.

Seleccin del mapa:

A continuacin se observan los mapas de 2, 3 y 4 variables respectivamente, note que se identifica

la numeracin en Gray para filas y columnas y adems se tienen las posiciones que equivalen a la

tabla lgica.

Fuente: http://s2.subirimagenes.com/otros/previo/thump_9284388mapask.jpg

Luego de tener el mapa se procede a vaciar en el la informacin de la salida de la tabla lgica,

ejemplo:


Si se tiene una tabla lgica as:

Entrada A Entrada B Entrada C Salida X

0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1

Se debe saber que como se tiene 3 entradas, seleccionamos el mapa de 3 variables, y los valores

de X deben ser colocados en las posiciones respectivas:

Note como coinciden la cantidad de unos y de ceros tanto en la tabla como en el mapa. Se realizan

los enlaces abarcando el mayor nmero de trminos bajo los siguientes criterios:

a. El nmero de trminos que se agrupan siguen la regla de formacin binaria, es decir, de 1

en 1, de 2 en 2, de 4 en 4, de 8 en 8, entre otros. Comenzando con el mayor nmero de 1s

a seleccionar.

b. Es imprescindible cuidar la simetra con los ejes centrales y secundarios, al momento de

agrupar los trminos.

c. Siempre que esto no implique una redundancia, un trmino puede ser utilizado para

varios enlaces.

d. El nmero de enlaces realizados determinar la cantidad de trminos que tendr la

funcin reducida.

e. Obtener el trmino reducido implica la realizacin de dos movimientos en el mapa, el

primero sera un movimiento vertical, en el cual se barren las variables ms significativas,

el segundo sera un movimiento horizontal, que se encarga de barrer las variables menos

significativas.

Una vez diseado el mapa, se procede a realizar la fase de agrupamientos:


Este consiste en seleccionar los unos de manera estructurada y en proporcin al valor 2n

Es vlido agrupar valores 1, 2, 4, 8, 16. Siempre y cuando estn horizontal o verticalmente

dispuestos en el mapa, no es vlido agrupamientos en nmeros impares ni diagonales.

El Mapa K es plegable, es decir, los bordes pueden conectarse de forma cilndrica con los

otros extremos.

Luego de los agrupamientos se realizan las simplificaciones de variables, a continuacin se

presentan dos ejemplos para realizar el proceso de simplificacin:

Ejemplo 1: en una Torre Empresarial de 16 pisos, se cuenta con un ascensor, se desea

implementar un circuito en ste, de tal forma que se indiquen los pisos en los cuales existen

oficinas administrativas, a saber en los pisos: 1,3,4,5,8,10,11,13,15 y oficinas de atencin al cliente,

las cuales estn ubicadas en los pisos: 2,3,4,6,8,10,11,13,14. De modo que el usuario tenga

conocimiento de stas a medida que el ascensor se desplaza. Utilice cdigo binario para

representar el piso por el cual se ubica el ascensor.

SOLUCION:

Se definen las variables ABCD como los dgitos de la combinacin, siendo A el bit ms significativo y el D el menos significativo.

Se declaran las variables de salida donde:

O = Oficinas Administrativas T = Atencin al Cliente.

Se procede a realizar el planteamiento del Mapa K.

Se define el nmero de celdas que debe contener el mapa K.

N de combinaciones= 2 donde n = al nmeros de bits.

2 = 24 = 16

A B C D O T

0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 0 0 1 0 1 1 1 0 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 1 0 1 1


1 0 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 2 1 0

O

Ecuacin Lgica:

Grupo 1 + Grupo 2 + Grupo 3 + Grupo 4 + Grupo 5 = O

Grupo1 Grupo 2 Grupo 3 Grupo 4 Grupo 5

________ ________ ________ ________ _________

+ + + + =

0

1

1

0

1

1

0

0

0

1

1

0

1

0

1

1

CD

AB

00

01

11

10

00 01 11 10

Grupo 5

Grupo 4

Grupo 3

Grupo 2

Grupo 1


T

Ecuacin Lgica:

Grupo 1 + Grupo 2 + Grupo 3 + Grupo 4 + Grupo 5 + Grupo 6 = T

Grupo1 Grupo 2 Grupo 3 Grupo 4 Grupo 5

Grupo 6

________ ________ _______ _______

_________

+ + + + + =

1

1

1

1

1

1

1

1

1

CD

AB

00

01

11

10

00 01 11 10

Grupo 4

Grupo 5

Grupo 2

Grupo 1

Grupo 6

Grupo 3


Ejemplo 2: Disee un circuito utilizando mapas Karnaugh que permita el encendido de un motor

bajo las siguientes condiciones segn el nmero binario instalado.

Se utiliza para el encendido del motor una combinacin de 4 bits (el motor encendido).

Cuando 2 bits estn en uno lgico y stos estn en posicin consecutiva, los dems bits

deben estar en cero lgicos.

Cuando solo est el MSB (Bits ms significativo) o el LSB (Bits menos significativo) en uno

lgico debe encender tambin.

SOLUCIN:

Se definen las variables ABCD como los dgitos de la combinacin, siendo A el bit ms

significativo y el D el menos significativo. Y es la salida del circuito, ser 1 cuando algunas de

las condiciones se cumplan y 0 cuando no. Se procede a realizar el planteamiento del Mapa K.

A B C D Y

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 0

0 1 0 1 0

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 1

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0


Ecuacin Lgica:

Grupo 1 + Grupo 2 + Grupo 3 = Y

Grupo1 Grupo 2 Grupo 3

________ ________

+ + =


COMENTARIO FINAL

Luego de conocer el contenido referente a compuertas lgicas, el estudiante podr representar

cualquier caso de estudio a travs de un circuito con compuertas que permita modelar las

funciones booleanas ms bsicas. De igual manera el estudiante estar en capacidad de analizar

circuitos a partir de las compuertas y obtener las tablas lgicas equivalentes.

Por su parte, se estudi un mtodo alternativo para simplificar funciones lgicas, el uso de mapas

K simplifica la manera de abordar problemas de circuitos digitales y en tal sentido sistematiza de

manera estructurada el procedimiento para obtener expresiones lgicas ms sencillas y que

pueden adaptarse a cualquier caso que se desee resolver.


REFERENCIAS

Gonzlez Cabilln, J. (1993). Matemtica. 5 ao. Tomo I. Montevideo: Coleccin Cnepa.

Molina, J. (2014) Circuitos Digitales. Universidad Fermn Toro. Venezuela.

Monsalve, M. (2007) Gua Didctica de Matemticas Discretas. Universidad Central de Venezuela.

Ochoviet, C. & Olave, M. (2006). Matemtica 4. Montevideo: Santillana.

W.K. Grassmann (1998) Matemtica discreta y lgica. Madrid, Prentice Hall.

PARA REFERENCIAR ESTE DOCUMENTO, CONSIDERE:

IACC (2014). SISTEMS NUMERICOS. Lgica Matemtica y Digital. Semana 8.

08 Logica Matematica Digital

Documents

Transcript of 08 Logica Matematica Digital