3 FAMILIA TTL

La familia lógica transistor-transistor es la más usada. Todos los fabricantes de cierta importancia tienen una línea de productos TTL y, en general, los Cl TTL son producidos por casi todas las compañías. La familia TTL consta a su vez de las siguientes subfamilias:

TTL estándar

TTL de baja potencia o bajo consumo

TTL de alta velocidad

TTL Schottky

TTL Schottky de baja potencia

TTL es estandar

El circuito funciona con una alimentación única de + 5V, ± 5 % y es compatible con todos los circuitos de otras subfamilias TTL, así como también con la familia lógica DTL. Tiene un retraso típico de 10 ns, temperatura de trabajo de 0ºC a 70ºC, fan-out de 10, margen de ruido en estado 0 y en 1 de 400 mV, una potencia de disipación de 10 mW or puerta y una frecuencia maxima para los flip-flop de 35 MHz. Corresponde a la serie SN 54174 de Texas, conocida y utilizada mundialmente.

TTL de baja potencia " LPTTL, serie 54174 L)

Tiene un retraso de propagación típico de 33 ns, una potencia de consumo por puerta de 1 mW y una frecuencia máxima de 3 MHz de funcionamiento para los flip-flop. Su empleo se especializa en aplicaciones de bajo consumo y mínima disipación.

TTL de alta velocidad (HTTL, Serie SN 54 H174 H)

Los parámetros típicos de esta subfamilia son: retraso en la propagación por puerta de 6 ns, consumo de 22 mW por puerta y frecuencia operativa máxima de flip-flop de 50 MHz.

TTL Schottky" (STTL, Serie SN 54 S/74/S)

El circuito TTI, Schottky ha sido uno de los más recientes desarrollos y constituye el más rápido de las subfamilias TTL, aproximándose su velocidad a la familia lógica ECL. Se caracterizan por su rapidez, ya que no almacenan cargas y porque son muy sencillos de fabricar.

El circuito es similar al TTL de alta velocidad, pero la base de cada transistor está conectada al colector a través de un diodo de Schottky. El diodo actúa como desviador de] exceso de corriente de base cuando el transistor se activa, y guarda una carga almacenada, evitando la saturación de los transistores. La ausencia de-una carga almacenada reduce el tiempo del cambio del transistor y aumenta la velocidad del circuito. La subfamilia Schottky tiene una propagación típica de 3 ns, un consumo de 19 mW y una frecuencia máxima de flip-flop de 125 MHz.

TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS)

El circuito TTL Schottky de baja potencia es el mas reciente de la familia TTL y con él se ha intentado llegar a un compromiso entre la velocidad y la potencia consumida..

Tiene una propagación típica de 10 ns (igual que la TTL estándar) y un consumo por puerta de sólo 2 mW, con una frecuencia máxima de flip-flop de 35 MHz.

FAMILIA CMOS

La familia lógica de MOS complementarios está caracterizada por su bajo consumo. Es la más reciente de todas las grandes familias y la única cuyos componentes se construyen mediante el proceso MOS. El elemento básico de la CMOS es un inversor.

Los transistores CMOS tienen características que los diferencian notablemente de los bipolares:

Bajo consumo, puesto que una puerta CMOS sólo consume 0,01 mW en condiciones estáticas (cuando no cambia el nivel). Si opera con frecuencias elevadas comprendidas entre 5 y 10 MHz, el consumo es de 10 mw.

Los circuitos CMOS poseen una elevada inmunidad al ruido, normalmente sobre el 30 y el 45 % del nivel lógico entre el estado 1 y el 0. Este margen alto sólo es comparable con el de la familia HTL.

Con las ventajas reseñadas, la familia CMOS se emplea en circuitos digitales alimentados por baterías y en sistemas especiales que tienen que funcionar durante largos períodos de tiempo, con bajos niveles de potencia. La elevada inmunidad al ruido es la ventaja principal para su aplicación en los automatismos industriales.

Las desventajas que sobresalen en la familia CMOS son su baja velocidad, con un retardo típico de 25 a 50 ns o más, especialmente cuando la puerta tiene como carga un elemento capacitivo; también hay que citar que el proceso de fabricación es más caro y complejo y, finalmente, la dificultad del acoplamiento de esta familia con las restantes.

Una característica muy importante de la familia CMOS es la que se refiere al margen de tensiones de alimentación, que abarca desde los 3 a los 15 V, lo que permite la conexión directa de los componentes de dicha familia con los de la TTL, cuando se alimenta con 5 V a los circuitos integrados CMOS.

La serie 4000 de circuitos integrados CMOS es muy popular y consta, entre otros, de los siguientes modelos.

4000 Dos puertas NOR de 3 entradas y un inversor.

4001 4 puertas NOR de 2 entradas.

4002 2 puertas NOR de 4 entradas.

4011 4 puertas NAND de 2 entradas.

4012 2 puertas NAND de 4 entradas.

4013 2 biestables tipo D.

4015 2 registros de desplazamiento de 4 bits.

4017 Divisor-contador de décadas con 10 salidas.

4020 Contador binario de 14 etapas.

4023 3 puertas NAND de 3 entradas.

4025 3 puertas NOR de 3 entradas.

4027 2 biestables J-K.

4028 Decodificador BCD/decimal.

4035 Registro de desplazamiento con entrada serie/paralelo y salida paralelo.

4042 4 registros D.

4043 4 RS con puertas NOR.

4044 4 RS con puertas NAND.

4049 6 buffer inversores.

4051 Multiplexor/demultiplexor analógico de 8 canales.

4052 2 multiplexores/demultiplexores de 4 canales.

4068 Una puerta NAND de 8 entradas.

4069 6 inversores.

4070 4 puertas EOR de 2 entradas.

4071 4 puertas OR de 2 entradas.

4072 2 puertas OR de 4 entradas.

4081 4 puertas AND de 2 entradas.

Dentro de la familia CMOS, se ha citado la serie 4000, que se caracteriza por tener una tensión de alimentación de 3 a 18 V, un consumo por puerta de 2,5 nW y un tiempo de propagación por puerta de 40 ns. En el mismo grupo hay dos subfamilias, cada vez más empleadas, que son:

HCMOS (CMOS de Alta Velocidad), con tensión de alimentación entre 2 y 6 V, consumo de 2,5 nW y tiempo de retraso de 9 ns. Es la serie 74HC.

HCMOS (CMOS de alta velocidad y compatible con TTL), con tensión de alimentación de 5 V, consumo de 2,5 nW y tiempo de retraso por puerta de 9 ns.. Es la serie 74HCT.

Así como cuando se trabaja con puertas TTL si una entrada no utilizada se deja sin polarizar actúa como entrada con nivel alto, en las de tecnología CMOS se deben de unir directamente a la alimentación o a masa, según se desee se comporten con nivel alto o bajo, respectivamente.

A continuación se exponen los valores más relevantes de los parámetros de la familia CMOS, alimentada a 5 V, y los de la TTL.

FAMILIA TTL C-MOS

Alimentación + (voltios)

+5 +3 a +15

FAN-OUT 10 50

Inmunidad al ruido (v) 0,4 1

Máx. Frecuencia (MHz)

35 10

SSI (Short Scale Integration): Es la escala de integración mas pequeña de todas, y comprende a todos aquellos integrados compuestos por menos de 12 puertas

Integración a baja escala

SSI es acrónimo del inglés Small-Scale Integration (integración a baja escala) y hace referencia a los primeros circuitos integrados que se desarrollaron. Cumplían funciones muy básicas, como puertas lógicas y abarcan desde unos pocos transistores hasta una centena de ellos.

Los circuitos SSI fueron cruciales en los primeros proyectos aerospaciales, y viceversa, ya que los programas espaciales como Apollo o el misil Minuteman necesitaban dispositivos digitales ligeros. El primero motivó y guió el desarrollo de la tecnología de circuitos integrados, mientras que el segundo hizo que se realizara una producción masiva.

Estos programas compraron prácticamente la totalidad de los circuitos integrados desde 1960 a 1963, y fueron los causantes de la fuerte demanda que originó un descenso de los precios en la producción de 1000 dólares la unidad (en dólares de 1960) hasta apenas 25 dólares la unidad (en dólares de 1963).

El siguiente paso en el desarrollo de los circuitos integrados, que tuvo lugar a finales de los 60, introdujo dispositivos que contenían cientos de transistores en cada chip y fue llamado MSI: Escala de Media Integración (Medium-Scale Integration).

Algoritmo Quine–McCluskeyDe Wikipedia, la enciclopedia libre

Saltar a navegación, búsqueda

El Algoritmo Quine–McCluskey es un método de simplificación de funciones booleanas desarrollado por Willard Van Orman Quine y Edward J. McCluskey. Es funcionalmente idéntico a la utilización del mapa de Karnaugh, pero su forma tabular lo hace más eficiente para su implementación en lenguajes computacionales, y provee un método determinístico de conseguir la mínima expresión de una función booleana.

Contenido

[ocultar]

1 Pasos 2 Complejidad 3 Ejemplo

o 3.1 Paso 1: Encontrando implicantes primos o 3.2 Paso 2: tabla de implicantes primos

4 Véase también 5 Enlaces externos

[editar] Pasos

El método consta de dos pasos:

1. Encontrar todos los implicantes primos de la función. 2. Usar esos implicantes en una tabla de implicantes primos para encontrar los implicantes

primos esenciales, los cuales son necesarios y suficientes para generar la función.

[editar] Complejidad

Aunque es más práctico que el mapa de Karnaugh, cuando se trata de trabajar con más de cuatro variables, el tiempo de resolución del algoritmo Quine-McCluskey crece de forma exponencial con el aumento del número de variables. Se puede demostrar que para una función de n variables el límite superior del número de implicantes primos es 3n/n. Si n = 32 habrá más de 6.5 * 1015 implicantes primos. Funciones con un número grande de variables tienen que ser minimizadas con otros métodos heurísticos.

[editar] Ejemplo

[editar] Paso 1: Encontrando implicantes primos

Minimizando una función arbitraria:

A B C D f

m0 0 0 0 0 0

m1 0 0 0 1 0

m² 0 0 1 0 0

m³ 0 0 1 1 0

m4 0 1 0 0 1

m5 0 1 0 1 0

m6 0 1 1 0 0

m7 0 1 1 1 0

m8 1 0 0 0 1

m9 1 0 0 1 X

m10 1 0 1 0 1

m11 1 0 1 1 1

m12 1 1 0 0 1

m13 1 1 0 1 0

m14 1 1 1 0 X

m15 1 1 1 1 1

Uno fácilmente puede formar la expresión canónica suma de productos de esta tabla, simplemente sumando minitérminos (dejando fuera las redundancias) donde la función se evalúa con 1:

Por supuesto, esta expresión no es mínima. Para optimizarla, primero son colocados todos los minitérminos evaluados en la función como 1 en una tabla. Las redundancias también son agregadas a la tabla, estas pueden combinarse con los minitérminos:

N. de 1s MintermRepresentación

binaria

1m4m8

01001000

2m9m10m12

100110101100

3m11m14

10111110

4 m15 1111

En este punto, uno puede empezar a combinar los minitérminos entre sí. Si dos minitérminos sólo varían en un solo dígito, ese dígito debe reemplazarse por un guión "-" indicando que ese bit no importa. Los términos que ya no pueden combinarse más son marcados con "*". Cuando van de tamaño 2 a 4, tratamos '-' como un valor de bit.

Ejemplo: -110 y -100 o -11- pueden ser combinados, pero no -110 y 011-.

(Consejo: agrupar los '-' primero.)

Número de 1s Minterm Bin | Implicantes de tamaño 2 | Implicantes de tamaño 4--------------------------------|-------------------------|------------------------

1 m4 0100 | m(4,12) -100* | m(8,9,10,11) 10--* m8 1000 | m(8,9) 100- | m(8,10,12,14) 1--0*--------------------------------| m(8,10) 10-0 |------------------------2 m9 1001 | m(8,12) 1-00 | m(10,11,14,15) 1-1-* m10 1010 |-------------------------| m12 1100 | m(9,11) 10-1 |--------------------------------| m(10,11) 101- |3 m11 1011 | m(10,14) 1-10 | m14 1110 | m(12,14) 11-0 |--------------------------------|-------------------------|4 m15 1111 | m(11,15) 1-11 | | m(14,15) 111- |

[editar] Paso 2: tabla de implicantes primos

Los términos marcados con "*" ya no pueden combinarse más, en este punto ya tenemos la tabla de implicantes primos. En el costado van los implicantes primos recientemente generados, y en la parte superior los minitérminos utilizados. Los minitérminos correspondientes a las redundancias son omitidos en este paso, no se colocan en la parte superior.

4 8 10 11 12 15

X X - 1 0 0

X X X 1 0 - -

X X X 1 - - 0

X X X 1 - 1 -

En esta tabla vemos los minitérminos que "cubre" cada implicante primo. Ninguno de los implicantes de esta tabla está incluido dentro de otro (esto queda garantizado en el paso uno), pero si puede estar "cubierto" por dos o más implicantes. Es el caso de

que está cubierto por y o

que está cubierto por y .

Por este motivo, cada uno de estos dos implicantes sólo son esenciales en ausencia del otro. Un proceso adicional simple para reducir estos implicantes es prueba y error, pero un proceso más sistemático es el método de Petrick. En el caso que estamos analizando, los

dos implicantes primos y no llegan a incluir todos los minitérminos por lo que podemos combinar estos implicantes con cada uno de los implicantes no esenciales para conseguir dos funciones mínimas:

Las dos son equivalentes a esta función original: