Prefacio .

O C..pitulo 1

0R.OtNADOIUS DIGITAI.ES E INFORMACION 1·1 Computadoras digitales ..... . .... .

Representación de la información Estructura de una computadora ... ............. . Miisenrelaciónconlacomputadoragenenca ..

1·2 Sistemas numer:icos. Números binar:ios .................. . Nimtertl5 octales y llendecimales. Rangos de los números ..

1·3 Operaciones ar:itmetlcas ...... ...... . . Conversión de decimal a otras bases

1-4 Códigosdecimales Suma en BCD Bit de paridad

1-5 Códigos Gray .......... 1·6 Códigos alfanu~Mricos .. 1·7 Sumario del capitulo ..

Refertncias . Problemas .•

0Capitulo2 27

CtRCUITOSi.OGICOSCOMBtNACIONAl.ES •••••••

2·1 =~=~-~~-rUs .. Puertas lógicas .•.

3 4 5 5 6 8 9

10 12 12 15 17 18 19 19 21 24 24 24

27 28 28 29

2-3

2-4

2·5

2·6 2·1 2-8

2·9 2-10

ÁlgebradeBoole .... ..... . ldentidadesbásicasdeiÁJgebradeBoole Manipulación algebraica El complemento de una función Fonnascanónicas .......... . Minitérrninosymaxitérminos Suma de productos Producto de sumas . .... . .... . ........... . Optimizacióndecircuitosdedosniveles Criteriosdecoste .. . ... . Mapa de dos variables Mapa de tres variables Mapa de cuatro variables Manipulación del mapa ..... . !mplicantes primos esenciales ... lmplicantes primos no esenciales Optimización de producto de sumas Condiciones de indiferencia ........ . Optimización de circuitos multinivel Otros tipos de puertas ........... . Operadorypueltas ORexc!usiva Función impar ........... . . Salidas en altas impedancia Resumen del capitulo Referencias Pr(}b!emas

0 Capitulo3 81 DlSEÑOLÓGICOCO).IBINACIONA.L .. . ......... . ....... . ... . 3-1 Conceptosdediseñoyautomatización

Diseño jerárquico Diseño /op-down ................ . Diseño asistido por computadora Lenguaje de descripción hardware Síntesislógica .. . .... .

3-2 Elespaciodediseño ...... . Propiedades de las puertas Niveles de integración Tecnologías de circuitos Parámetros tecnológicos Lógicaposilivaynegativa Compromisos de diseño

3-3 Ciclo de diseño .... 3-4 Mapeadotecnológico ........ . . .

Especificacionesdelascelulas Ubrerías .. . ........ . Técnicas de mapeado

31 33 35 37 39 39 42 44 44 45 46 47 SI 54 54 56 57 59 61 65 69 70 71 74 74 15

81 82 83 86 86 81 88 90 90 90 91 91 95 96 91

104 105 105 107

3·5

J.7

0 Capítulo4 133 FUNCIO~ES Y CIRCUITOS COM OIN I\CIONALES 4-1 Circuitos oombinacionales 4-2 Funcioneslógicasbásicas . ... ... ........ . .

Asignación. transferencia y complemento Funciones de varios bits Habilitación

4-3 Decodificación . ... . ... ... . Extensióndedecodificadores ............ . Deo:.:odificadoresconseñalde habilitación

4-4 Codiftcación Codificador con prioridad Expansión decodificadores

4-5 Selección

4·7 ... 49

11 3 11 3 11 5 116 119 121 122 12< 124 121

\33 \34 \34 134 135 137 140 \40 \43 144 145 146 148 147 \49 ISO 152 \52 !54 !57 159 \6l 163 165 172 178 179 179

\89 190 190 \9\

S-3

S-4

S-S S-6

5-7

5·8

5·9

192 193 194 197 200 200 202 203 204 206

. 208 209 209 lll 213 213 213 214 21S 21 7

............... 216 219 220 220 m

D Capítulo6 227 CtRCUITOSSECUENC!ALES ....... . . ... . . .... . . . ..... • •.• 227 6-1 Definiciónde circuitosecuencial 228 w ~ - - ······· -

Latches RS y ifS 231 LatchD 233

6·3 Flip-flops . .... .. .... . ... . ... ... .. . ... . . . . ..... . .... .. . . . .. 235 Flip-llop maestro-esclavo ... ... .. .. .... .. ..... .. . .. ........ ........ . .. .. . 236 Flip-flopdisparadosporflanoo 238 Símbolos gráficos estándar 239 Enttadasasíncronas ....... ... .... . . . ........ . .. .. . .. . ..... . .... .. . .. . . . .. . 241 Tiempos de los flip-flops .... ...... ...... . .. ....... . ... . . . .. ..... . 242

6·4 Anüisisdecircuitos secuenciales 243 Ecuacionesdeentrada 143 Tabla de estados ..... . . .. . . .. .. ... . .. ..... . 245 Diagrama de estados ... .. . ...... . . . .. . . . . . .. . 247 Temporización del cio:: uito secuencial. . . ... . . .. .. . . . . . . . .... 248 Simulación ..... . . . . .. . ... . . . . .... . . .. .. ... . . .... . .. 250

6-5 Diseño de circuitos secuenciales. . .. .. .......... . . 252 Procedimiento del diseño . .... ... .......... ... .. . . . . . . . . . . . ... . .. . .. .. . .. ... 252 Localización de losdiagramasdeestadosylastablasdeestados . ...... . . . . . .. . . 253

6-6

6·7 68 6-9

l59 259 261 l6l l65 l65 l61 l75 l81 l8\ l8l

O Capítulo 7 291 R.EGJSTROSYTIIANSHRI:NCI!ID~ Rf(;!ST~OS 291 7-1 Registrosyhabilitaciónde carga 292

Registroconcargaenparalelo 293 7-2 Transferencia de registros . 295 7-3 Operaciones de transferencia de registros 297 7-4 Nota para usuarios de VHDL y Verilog 299 7-5 Microoperaciones ...... . ... 299

Microoperaciones aritméticas 300 Microoperacioneslóqicas ....... 302 Microoper<Kionesdedesplazamiento 304

7-6 Microoperacionesen un registro ...................................... 305 Transferencias basadas en multiplexores 305 Registrosdedesplazamiento 307 Contador asíncrono..... . ...... 311 Contadores binarios síncronos 316 Otroswntadores ........... . .......... . 317

7-7 Diseiiodecélulas básicas de un registro . ....... . ... . ... .. .. . ....... 319 7-8 Transferenciademúltiplesregistrosbasadaenbusesy multiplexores 32~

Bustriestado. . ......... 326 7-9 Transferencia serie y microoperaciones 328

-·- ............. .. .......... ............ .. ....... m 7-10 Modelado en HDL de registros de desplazamiento y contadores·VHDL 331 7-1 J Modelado en HDL de registros de desplazamiento y contadores·Veriloq 333 7-12 Resumendelcapítulo 334

Referencias 335 ?roblemas 335

O Capítulo 8 343 SECUENCIAMIENTO Y CONTROL. 8-1 Launidaddecontrol 8-2 Algoritmodem<iquinasdeestados

Diagrama ASM . 8-3 Ejemplos de diagramasASM

............. 343 .. 344

345 ..... 34~

348

8-5 8-6 8-7 8-8

Multiplicador binario Control cableado Registmdesecuenciaydescodi ficador Unflip-flopporesrado ... .. ... . .. .. . ... . ......... . .. . Represen tación HDL del multiplicador binario-VHDL Representación HDLdel multiphcadorbinario-Veri iGg Control microprogramado Resumen del capítulo Referencias Problemas

O Capítulo 9 377

348 ........ 354

357 358 363 365 368 370 370 371

Mf MORJIIS 377 9-1 Definiciones ....... . .... . .... .. 378 9-2 Memoria de acceso aleatorio 378

Oper<Kiones de lectura y escritura... 380 Tempori~ación de las fonnas de onda 381 Características de las memorias 383

9-3 Memorias integradas SRAM 383 Seletciónwmbinada ·· ·--- -------- -- --- -··· ......... ........ 386

9-4 Array de circuitos integrados de memoria SRAM 389 9-5 Circuitos integrados de memoria DRAM 392

Celda DRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393 Tira de un bit de memoria DRAM 394

9·6 Tipos de memoria DRAM . . . . . . . . . . . 398 Memoria síncrona DRAM (SDRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400 Memoria SDRAM de doble tasa de transferencia de datos (DDR SDRAM) 402 Memoria RAM BUS" DRAM (RDRAM) .... . .... ... . 402

9·7 Arrays de circuitos integrados de memorias dinámicas RAM 404 9·8 Resumendelcapítulo 404

Referencias 405 Problemas 405

O CapituloiO 407 FUNDAMENTOS DEL DJSE~O DE PROCESADORES 10·1 Introducción 10·2 Rutasdedatos . ........ . 10-3 Unidad aritmético-lógica

Circuito aritmético Circuito lógico ... . ... . . . Unidad lógico-aritmética

10·4 Eldesplazador BarreJShifter .. . ........ . . .

10-5 Representaciónderutasdedatos 10-6 Lapalabradecontrol .. . ...... . ... . ..... . J0-7 Arquitecturadeunsencilloprocesador ..

407 408

.. 408 411 411

. ..... 414 415 416

.. 417 41 9 421

.. 426

10·8

10-9

10·10

Arquitectu ra de co•~unto de instrucc iones Recursos de almacenamiento Formatos de la instrucción . .... ... . . Especificación de las instrucciones Control cableado de un solo ciclo ~codificador de instrucciones Ejemplo de instrucciones y programa . Problemas del procesador de unsoloticlo Control cableado multiciclo Diseño del control secuencial Resumen del capitulo Referencias Problemas

O Capitulo 11 459 ARQUITECTUfiADECO:oijUNTODE INSTRUCC!O~fS 11·1 Conceptos de la arquitectura de procesadores

Ciclodeoperaciónbásicodeun procesador Conjuntodereqistros

11·2 Direccionamiento de los operandos Instrucciones de tres direcciones Instrucciones de dos direcciones Instrucciones de una dirección Instrucciones con cero direcciones Arquitecturas de direccionamiento

ll·3 Modosdedireccionamiento Modo implícito Modo inmediato Modosreqistroyregistro indirecto Modo de direccionamiento directo Modo de direccionamiento indirecto Modo de direccionamiento relativo Modo de direccionamiento indexado Resumen de modos de direccionamiento

ll-4 Arquitecturasdeconjuntodeinstrucciones 11-5 1nstruccionesdetransferenciadedatos

lnstruccionesdemanejodepila E/S independiente versus E/Subicadaen memoria

ll-6 1nstruccionesdemanipulacióndedatos lnstruccionesalitméticas ...... . .. . .............. . Instrucciones lógicas y de manipulación de bits Instrucciones de desplazamiento

11-7 Cálculos en punto flotante .. Operaciones aritméticas Exponente sesgado ................ . Follllatoestándardelosoperandos

ll -8 Instrucciones de control de programa

427 427

. 428 430 433 435 437 439 441 443 452 452 452

.. 459 460 461 461 462 463 463 463 464 465 468 469 469 469 410 471 473 473 473 414 476

... 476 478 479

. .. .. 479 480 481

. 483 484

. 485 485 487

11-9

11-10

lnstruccionesdebifun:.:acióncondicional Instrucciones de llamada y retomo de subrutinas lntem.tpciones Tiposdeintem.tpciones Procesamiento de intem.tpcionesextemas Resumen Referencias Problemas

O Capítulo 12 503 UNIDADES CE~LIS DE PROCESAMtHrJ"O RISC y CISC 12-1 Ruta de datos segtmentada .. . ... . . . . .. .... .

Ejecución de microoperaciones de pipeline 12-2 Control de la ruta de datos segmentada

Rendimiento y realización de un pipeline ... . ... . . 12-3 Procesadordeconjuntoreducidodeinstrucciones

Arquitecturadeconjuntodeinstrucciones Modos de direccionamiento ...... . Organiza.dóndelarutadedatos Organización del control Connictosdedatos Control deconnictos ... .. .................. .. ...... .

12·4 Procesadoresdeconjuntodeinstruccionescomplejo Modificaciones de la ISA . ......... . Modificacionesenlarutadedatos ..... . Modificacionesdelaunidaddecontrol Control microprogramado ...... . . . . ........ . Microprogramaparainstruccionescomplejas

12-5 Más sobre diseño ... . ........... . ...... . ConC(!ptoodeCPUdealto rendimiento Recientes innovaciones arquitecturales Sistemas digitales

12-6 Resumen

]J.J

Referencias Problemas

Discoduro .. . ..... . Monitores gráficos ....... .. . TasasdetransferenciadeE¡S lnterfacesdeE¡S ...... . .. . .... . Un idadinterfazybusdeE/S.

............ 489 491 491 493 494 495 496 496

503 504 507 509 511 512 513 516 516 519 520

....................... 527 530

. ............ 533 534 535 537 539

. 542 542 545 546 546 547 548

551 552 552 552

········ ········ S53 555 556

······ S56 . . .. .. ... ... . ..... . . 557

1H

13-5

13-7

13-8 13-9

Ejemplo de interfaz de E/S Strobing Handshaking ....... . Comunicación serie Transmisión asíncrona Transmisión síncrona Devue1taalteclado ....... . ........ . .. .. Un bus de E¡Sserie basado en paquetes Modos de transferencia ............. . ..... .. ... ...... . Ejemplo de una transferencia controlada por programa Transferencia iniciada por interrupción Prioridad en las interrupciones Prioridad DaisyChain Hardware de prioridad paralela Ao:esodirecto a memoria El controlador de DMA Transferencia de DMA Proce-sadoresdeE¡S Resumen del capitulo Referencias Problemas

O Capitulo 14 587

558 550 561 56l 563 564 564 565 569 570 571 571

................ 573 574 576 576 578 579 582 582 583

StSTE~tAS DE ~IHIORIA .. ...... . ... .. .. .. ...................................... 587 14-1 Jerarquía de memoria . . . 14-2 Localidaddereferencia 14-3 Memoria caché .......

14·4

14-5

Mapeadode la CiKhé Tamaño de línea Carga de la caché Métodos de escritura

lndice

.. .. 588 590

. 592 594

. 599 600 600

................ 601 604 604 605 606 609 610 610 611 611

615