9a Diseno de Secuenciales

4
DISEÑO DE SECUENCIALES 1).- Diseñar el circuito cuya tabla de estados se muestra. Usar FF´s T. Sugerencia: reducir la tabla de estados mostrada. EST. SIGUIENTE/SALIDA EST. PTE X=0 X=1 0000 0010 / 1 0100 / 0 0001 0100 / 0 0010 / 1 0010 0000 / 1 0010 /0 0011 0101 / 0 0110 /1 0100 0001 / 0 0111 / 1 0101 0001 / 0 0111 / 1 0110 0000 / 1 0010 / 0 0111 0110 / 1 0101 / 0 1000 0001 / 0 0000 / 1 2).- Dar la tabla de estados reducida y el diagrama de estados de: ESTADO SIGUIENTE /SALIDA ESTADO PRESENTE X Y 0 0 X Y 0 1 X Y 1 0 X Y 1 1 0000 0000 / 0 0010 / 0 0110 / 1 0111 / 0 0001 0001 / 1 0001 / 0 1000 / 0 1001 / 1 0010 0100 / 0 1001 / 0 0101 / 0 0010 / 0 0011 0001 / 1 1000 / 0 0101 / 1 0011 / 1 0100 0101 / 0 0000 / 1 0010 / 0 0100 / 1 0101 0101 / 1 0110 / 1 1001 / 0 0000/ 1 0110 0001 / 1 0000 / 0 0101 / 1 0011 / 1 0111 0101 / 1 0011 / 1 1001 / 0 1000 / 1

description

circuitos secuenciales

Transcript of 9a Diseno de Secuenciales

Page 1: 9a Diseno de Secuenciales

DISEÑO DE SECUENCIALES

1).- Diseñar el circuito cuya tabla de estados se muestra. Usar FF´s T.

Sugerencia: reducir la tabla de estados mostrada.

EST. SIGUIENTE/SALIDA

EST. PTE X=0 X=10000 0010 / 1 0100 / 00001 0100 / 0 0010 / 10010 0000 / 1 0010 /00011 0101 / 0 0110 /10100 0001 / 0 0111 / 10101 0001 / 0 0111 / 10110 0000 / 1 0010 / 00111 0110 / 1 0101 / 01000 0001 / 0 0000 / 1

2).- Dar la tabla de estados reducida y el diagrama de estados de:

ESTADO SIGUIENTE /SALIDA

ESTADO

PRESENTE

X Y

0 0

X Y

0 1

X Y

1 0

X Y

1 1

0000 0000 / 0 0010 / 0 0110 / 1 0111 / 0

0001 0001 / 1 0001 / 0 1000 / 0 1001 / 1

0010 0100 / 0 1001 / 0 0101 / 0 0010 / 0

0011 0001 / 1 1000 / 0 0101 / 1 0011 / 1

0100 0101 / 0 0000 / 1 0010 / 0 0100 / 1

0101 0101 / 1 0110 / 1 1001 / 0 0000/ 1

0110 0001 / 1 0000 / 0 0101 / 1 0011 / 1

0111 0101 / 1 0011 / 1 1001 / 0 1000 / 1

1000 0000/ 0 0010 / 0 0110 / 1 0111 / 0

1001 0001 / 1 0001 / 0 1000 / 1 1001 / 0

Page 2: 9a Diseno de Secuenciales

3).- Diseñar el CSS cuya tabla de estados se muestra. Usar FF’s J-K.

Sugerencia: reducir la tabla mostrada.

EST. SIGUIENTE/SALIDA

EST. PTE X=0 X=1

0000 0010 / 1 0100 / 0

0001 0100 / 0 0010 / 1

0010 0000 / 1 0010 /0

0011 0101 / 0 0110 /1

0100 0001 / 0 0111 / 1

0101 0001 / 0 0111 / 1

0110 0000 / 1 0010 / 0

0111 0110 / 1 0101 / 0

1000 0001 / 0 0000 / 1

4).- Diseñar el circuito cuyo diagrama de estados se muestra. Usar FF’s J-K

Page 3: 9a Diseno de Secuenciales

5).- Diseñar el CSS cuyo diagrama de estados se muestra. Usar FF J-K para el Bit MAS significativo, FF T para el bit MENOS significativo y FF D para los demás. Reducir el diagrama de estados mostrado.

6).- Diseñar el CSS cuyo diagrama de estados se muestra. Usar FF T para el bit MAS significativo, FF D para el bit MENOS significativo y FF J-K para los demás. Reducir el diagrama de estados mostrado.