Análisis y diseño de una topología de inversor multinivel ...

INSTITUTO TECNOLÓGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY

CAMPUS ESTADO DE MÉXICO

ANÁLISIS Y DISEÑO DE UNA TOPOLOGÍA DE INVERSOR MULTINIVEL BASADA EN PRISMAS POLIGONALES PARA

APLICACIÓN EN ENERGÍAS AL TERNAS

TESIS QUE PARA OPTAR EL GRADO DE DOCTOR EN CIENCIAS DE INGENIERIA

PRESENTA

ALDO ELIHU FLORES GONZÁLEZ

Asesor: Dr. CÉSAR OCTAVIO MALDONADO MERCADO

Asesor Externo: Dr. GERARDO ALEJANDRO VELÁZQ~JEZ CARRILLO

Jurado:

Dr. ARMANDO RAFAEL SAN VICENTE CISNEROS. Presidente

Dr. MIGUEL GONZÁLEZ MENDOZA. Secretario

Dr. VIRGILIO VÁZQUEZ LÓPEZ, Vocal

Dr. CÉSAR OCTAVIO MALDONADO MERCADO, Vocal

Dr. GERARDO ALEJANDRO VELÁZQUEZ CARRILLO, Vocal

Atizapán de Zaragoza, Edo. Méx., 25 de Abril de 2016

Análisis y diseño de una topología de inversor multinivel basada en prismas poligonales para aplicación en energías alternas

Resumen

2

Recientemente las fuentes de energía renovable y de almacenamiento de energía como los sistemas

de potencia fotovoltaicos y eólicos. baterías y celdas de combustible entre otras. han sido

introducidas al sistema eléctrico moderno y son conocidos como recursos de generación distribuida

[!]. [2]. [3]. Estos recursos permiten que la potencia sea producida en el lugar en el que será

utilizada evitando las pérdidas relacionadas al transporte en largas distancias.

Debido a que la mayoría de estos recursos de generación distribuida producen potencia en corriente

directa (CD) [1] y que el sistema de potencia opera en corriente alterna (CA). se necesita de los

convertidores de potencia CD a CA comúnmente conocidos corno inversores. La conversión de

potencia de CD a CA es una tecnología clave en la generación. transmisión. distribución y utilización de la energía eléctrica [3]. Los convertidores de potencia CD a CA son utilizados en

muchas aplicaciones industriales como el control de motores, compensadores estáticos volt amper

reactivo (V AR). aire acondicionado, fuentes de potencia ininterrumpibles, filtros activos, sistemas

de transmisión flexibles [3], [4].

El dispositivo que se encarga de convertir CD a CA normalmente es llamado ·'Inversor de Voltaje".

Existen diferentes tipos de inversores, entre ellos los convertidores multinivel. los cuales son

ampliamente usados en el acondicionamiento de la energía. cuya principal característica es ofrecer

una alta calidad en la señal eléctrica entregada. Sin embargo. requieren de un gran número de

dispositivos electrónicos y de control. En este trabajo se proponen cuatro diferentes topologías de

inversor multinivel, buscando tener un número reducido de componentes si se comparan con las

soluciones clásicas. En el desarrollo del trabajo se describen las principales características de las

estructuras multinivel clásicas y se exploran diversas alternativas recientes. También se presenta el

análisis de las propuestas de esta tesis. El funcionamiento de cada una fue verificado a través de

simulaciones en distintas condiciones mediante el software de MATLAB/SJMULINK. Finalmente.

las topologías propuestas son comparadas con otras alternativas que ofrecen un número reducido

de componentes. así como con el inversor multinivel en cascada.

..,

.)

Contenido

CAPÍTULO l. INTRODUCCIÓN ............................................................................. .. ...... .... 16

1.1 ANTECEDENTES ............................................. ........................................................... 16

1.1.1 Sistema eléctrico tradicional y generación distribuida ............................................ 16

1.1.2 Panorama mundial de la energía eléctrica ............................................................... 18

1.2 MOTIVACIÓN ...................................................................................................... ....... 20

1.3 PLANTEAMIENTO DEL PROBLEMA ...................................................................... 21

1.4 PREGUNTA DE INVESTIGACIÓN ........................................................................... 21

1.5 OBJETIVO GENERAL ................................................................................................ 21

1.6 OBJETIVOS ESPECÍFICOS ........................................................................... ....... ...... 22

1.7 METODOLOGÍA .......................................................................................................... 22

1.7.1 ALCANCES ............................................................................................................ 22

2 Capítulo 2. Estado del arte. Inversores de voltaje ................................................................. 24

2.1 Inversores de voltaje de onda cuadrada y sinusoidal modificada ........ .......................... 24

2.2 Inversores multinivel .............. ............... ........ ........ ....... .. ..... ......... ...... ........................... 28

2.2.1 Topologías clásicas ................... ................ ........ ....................................................... 30

2.2.1.1 Inversor multinivel en cascada ................................. .............. ........ ........ .......... 30

2.2.1.2 Inversor multinivel con diodo fijador o diodo de enclavamiento .................... 31

2.2.1.3 Inversores multinivel con capacitores flotantes (FCMLI) ............................... 32

2.2.2 Inversor multinivel con topología generalizada de Fang Z. Peng [ 14] ................... 35

2.2.3 Topologías con número reducido de componentes ................................................. 36

2.2.3.1 Inversores multinivel con puente H ................................................................. 38

2.2.3.2 Inversores multinivel sin puente H ................................................................... 45

2.2.4 Inversores multinivel con transformadores ............................................................. 56

2.2.4.1 Inversor en cascada con transformadores de aislamiento [55] ......................... 56

4

2.2.4.2 Inversor en cascada con transformador de múltiples devanados [56] .............. :56

2.2.4.3 Topología con transformador de múltiples devanados [56] ............................. 57

2.2.4.4 Topología propuesta en [57] ............................................................................ 58

2.2.5 Topologías que utilizan convertidores CD/CD ....................................................... 59

2.2.5.1 MLI con convertidores CD/CD bidireccionales. [58] ...................................... 59

2.2.5.2 MLI con convertidores CD/CD propuesto en [59) ........................................... 59

2.2.5.3 Inversor multinivel en cascada con capacitares conmutados. [60] .................. 60

3 Capítulo 3. Descripción de las topologías propuestas ........................................................... 63

3.1 Propuesta de inversor multinivel 1.. ............................................................................... 64

3.1.1 Estructura del inversor. ............................................................................................ 64

3.1.2 Manejo del número de niveles, tolerancia a fallas y balance de carga de baterías .. 65

3.1.2.1 Configuración de 7 niveles de salida con alta tolerancia a fallas ..................... 66

3.1.2.2 Configuración de 13 niveles de salida con media tolerancia a fallas ........ ....... 6 7

3.1.2.3 Configuración de 19 niveles de salida con baja tolerancia a fallas .................. 69

3.1.2.4 Configuración de 25 niveles de salida sin tolerancia a fallas ........................... 70

3.1.2.5 Expansión de la estructura del inversor ............................................................ 72

3.1.3 Control del inversor ................................................................................................. 73

.... ') -' ·-

3.1.3.1 Tolerancia a fallas y descarga de las baterías ................................................... 73

3.1.3.2 Simulación del inversor mediante Simulink ........ ....................... ....... ....... ....... 74

Propuesta de inversor multinivel II ............................................................................... 76

3.2.1 Estructura generalizada de la propuesta de inversor multinivel II .......................... 76

3.2.1.1 Configuración con 4 fuentes de voltaje ( 13 niveles) ........................................ 78

3.2.1.2 Configuración con 5 fuentes ............................................................................ 79

3.3 Propuesta de inversor multinivel 111 .............................................................................. 80

3.3.1 Estructura generalizada de la propuesta de inversor multinivel 111 ......................... 81

3.3.1.1 Configuración con 4 fuentes (25 niveles) ........................................................ 82

5

3.3.1.2 Configuración con 5 fuentes (31 y 50 niveles) ................................................ 83

3 .4 Propuesta de inversor multinivel IV .............................................................................. 86

3.4.1 Estructura generalizada de la propuesta de inversor multinivel IV ......................... 86

3.4.1.1 Configuración con 5 fuentes ................................... .. ...... .......... .. ....... .. .. .... .. .... 87

4 Capítulo 4. Simulaciones y resultados ................................................................................... 89

4.1

4.2

4.2.1

4.2.2

4.2.3

4.2.4

4.2.5

Algoritmo para la descarga controlada de las baterías .................................................. 89

Resultados de la propuesta I .......................................................................................... 91

Configuración de 7 niveles de salida con alta tolerancia a fallas .......... .. ................ 92

Configuración de 13 niveles de salida con media tolerancia a fallas ...................... 93

Configuración de 19 niveles de salida con baja tolerancia a fallas ......................... 95

Configuración de 25 niveles de salida sin tolerancia a fallas .................................. 97

Conexión del inversor en cascada ........................................................................... 99

4.3 Resultados de la propuesta II ....................................................................................... 100

4.3.1 Configuración de 4 fuentes de voltaje ................................................................... 1 O 1

4.3.2 Configuración de 5 fuentes de voltaje ................................................................... 102

4.4 Resultados de la propuesta III ...................................................... .. ............................. 104

4.4.1 Configuración de 4 fuentes de voltaje ................................................................... 105

4.4.2 Configuración de 5 fuentes de voltaje (31 y 50 niveles) ....................................... 106

4.4.2.1

4.4.2.2

31 niveles ........................................................................................................ 106

50 niveles ......................................................................................... .. ..... .. ...... 108

4.5 Resultados de la propuesta IV ..................................................................................... 109

4.5.1 Configuración de 5 fuentes de voltaje ................................................................... 11 O

4.6 Resumen de los resultados ........................................................................................... 1 11

5 Comparación con otras topologías ...................................................................................... 1 13

5.1 Comparación de la propuesta II con el inversor en cascada ........................................ 113

5.2 Comparación de la propuesta III con el inversor en cascada ...................................... 114

6

5.3 Comparación de las propuestas II y III con otras topologías ...................................... 115

6 Implementación y resultados experimentales del prototipo ................................................ 1 16

6.1 Implementación ......................................................................................... ....... ........... 1 16

6.2 Resultados experimentales ............................................................... ........ ............... .... 1 19

7 Conclusiones y trabajo futuro .............................................................................................. 122

7 .1 Conclusiones vs objetivos ........................................................................................... 122

7 .1.1 Conclusiones generales .......................................................................................... 123

7.1.2 Conclusiones de la primera topología propuesta ................................................... 123

7.1.3 Conclusiones de la segunda topología propuesta .................................................. 124

7.1.4 Conclusiones de la tercera topología propuesta .................................................... 124

7.1.5 Conclusiones de la cuarta topología propuesta ...................................................... 124

7.2 Contribuciones más relevantes .................................................................................... 124

7.3 Trabajo futuro ........................................................................................................ ...... 125

8 Referencias y bibliografía .................................................................................................... 126

9 Anexos ................................................................................................................................. 1 3 1

9.1 Anexo A. Topologías similares a la estructura PUC. .................................................. 131

9.2 Anexo B. Tablas de conmutación de las distintas topologías de inversores MU ....... 132

9.3 Anexo C. Niveles de armónicas para alta tensión ....................................................... 148

7

Lista de figuras

Fig. 1.1. Sistema eléctrico tradicional. ......................................................................................... I 7

Fig. 1.2. Sistema de generación distribuida .................................................................................. 17

Fig. 1.3. Consumo de energía eléctrica por país en el mundo (TWh) .................................. .. ...... 19

Fig. 1.4. Consumo final de electricidad a nivel mundial, 2009 (T.I) .......... ...... .. .......................... 19

Fig. 1.5. Capacidad de generación de energía eléctrica países miembros de la OCDE. 2009 (GW) ....................................................................................................................................................... 19

Fig. 1.6. Fuentes de energía para la generación eléctrica mundial. 2008-2035 (TWh) ................ 19

Fig. 1.7. Metodología a seguir durante el trabajo de tesis ............................................................ 22

Fig. 2.1. Inversores de señal sinusoidal cuadrada. modificada o pura ......................................... 24

Fig. 2.2. Modulación por PWM bipolar. ...................................................................................... 25

Fig. 2.3. Modulación por PWM unipolar. .......................................................................... .......... 25

Fig. 2.4. Inversor multi ni ve! modulado ........................................................................................ 26

Fig. 2.5. Configuración inversor de medio puente ....................................................................... 27

Fig. 2.6. Señales de salida inversor medio puente ........................................................................ 27

Fig. 2.7. Configuración inversor puente completo ....................................................................... 27

Fig. 2.8. Señales de salida inversor puente completo (carga inductiva) ....................................... 28

Fig. 2.9. Salida de un inversor multinivel ..................................................................................... 28

Fig. 2.1 O. Métodos de modulación ............................................................................................... 29

Fig. 2.11. Variantes de las técnicas de modulación por PWM ..................................................... 30

Fig. 2.12. Inversor en Cascada ................................................. .. .......................................... ........ 31

Fig. 2.13. Inversor con diodo fijador ............................................................................................ 32

Fig. 2.14. Inversor multinivel con capacitares flotantes ............................................................... 33

Fig. 2.15. Unidad básica para la topología presentada en [14) ..................................................... 35

Fig. 2.16. Rama para la topología generalizada de 9 niveles ....................................................... 35

8

Fig. 2.17. Clasificación de los RDC-MU de acuerdo a (3) .......................... ................................ 37

Fig. 2.18. Estructura de la topología MLDCL. ............................................................................. 38

Fig. 2.19. Estructura de la topología SSPS-MU .......................................................................... 39

Fig. 2.20. Estructura de la topología SCSS-MLI .......................................................................... 40

Fig. 2.21. Estructura de la topología MLM-MLI ......................................................................... 40

Fig. 2.22. Estructura de la topología RV-MU ............................................................................. 41

Fig. 2.23. Estructura de la topología 2SELG-MLI ....................................................................... 42

Fig. 2.24. Estructura generalizada de la topología Crisscross MU .............................................. 42

Fig. 2.25. Inversor multinivel propuesto en [30] (a) unidad básica. (b) estructura generalizada. 43

Fig. 2.26. Inversor HCMU propuesto en [31 ]. (a) módulo básico. (b) estructura generalizada. ( c) estructura 11 niveles. ( d) estructura de 19 niveles ......................................................................... 44

Fig. 2.27. Inversor multinivel propuesto en [32] .......................................................................... 45

Fig. 2.28. Estructura de la topología MU tipo T. ......................................................................... 46

Fig. 2.29. Estructura de la topología CBSC MU ......................................................................... 4 7

Fig. 2.30. Estructura de la topología PUC. ................................................................................... 4 7

Fig. 2.31. Convertidor multinivel asimétrico híbrido en cascada con fuentes de voltaje aisladas.

······················································································································································· 48

Fig. 2.32. Topología básica propuesta en [46] ............................................................................. 49

Fig. 2.33. Topología generalizada propuesta en [46) ................................................................... 49

Fig. 2.34. Topología básica propuesta en [47] ............................................................................. 50

Fig. 2.35. Topología básica propuesta en [48) ............................................................................. 50

Fig. 2.36. Modelo básico para la estructura propuesta en [49) ..................................................... 51

Fig. 2.37. Topología MLI propuesta en [50] ................................................................................ 52


Fig. 2.39. Inversor multinivel propuesto en [52) .......................................................................... 53


Fig. 2.41. Inversión multinivel para baja conversión de potencia ................................................ 55

9

Fig. 2.42. Estructura multinivel propuesta en [54]. .................... .................................................. 55

Fig. 2.43. Inversor en cascada con transformadores de aislamiento [55] ..................................... 56

Fig. 2.44. Inversor en cascada con transformador de múltiples devanados [56] .......................... 57

Fig. 2.45. Topología con transformador de múltiples devanados 1561 ......................................... 57

Fig. 2.46. Configuración de 9 niveles para el inversor propuesto en [57] .................................... 58

Fig. 2.47. Topología generalizada para el inversor propuesto en [571 ........................ .. ........ .. ..... 58

Fig. 2.48. MU con convertidores CD/CD bidireccionales ........................................................... 59

Fig. 2.49. MU con convertidores CD/CD propuesto en [59] ....................................................... 60

Fig. 2.50. Unidad básica y sus modos de carga y descarga de capacitares .................................. 60

Fig. 2.51. Inversor multinivel con capacitares conmutados. (a) estructura simplificada. (b) estructura en cascada. ( c) estructura para 17 niveles ..................................................................... 61

Fig. 3.1. Célula del inversor ......................................................................................................... 64

Fig. 3.2. Estructura del inversor propuesto ................................................................................... 64

Fig. 3.3. Implementación del puente H en el inversor propuesto ................................................. 66

Fig. 3.4. Expansión del inversor multinivel... ................................................................... ....... ..... 72

Fig. 3.5. Algoritmo para el manejo de fallas y descarga controlada de las baterías ................ ..... 73

Fig. 3.6. Vector de fallas .............................................. .. ...................................... ............. ....... ..... 74

Fig. 3.7. Matriz correspondiente a la configuración de 13 niveles con mediana tolerancia a fallas . ....................................................................................................................................................... 75

Fig. 3.8. Manejo de descarga de baterías deseado ........................................................................ 75

Fig. 3.9. Algunas estructuras poligonales para la segunda propuesta de inversor multinivel. ..... 76

Fig. 3.1 O. Vista en dos dimensiones de la segunda propuesta de topología multinivel (a) con dos fuentes de voltaje. (b) y (c) con tres fuentes de voltaje. (d) con cuatro fuentes de voltaje. (e) topología generalizada ................................................................................................................... 77

Fig. 3.11. Configuración con 5 fuentes de voltaje ........................................................................ 79

Fig. 3.12. Algunas estructuras poligonales para la tercera propuesta de inversor multinivel. ..... 81

Fig. 3.13. Vista en dos dimensiones de la tercera propuesta de topología multinivel (a) con cuatro fuentes de voltaje, (b) y (c) con cinco fuentes de voltaje, (d) con seis fuentes de voltaje, (e) topología generalizada ................................................................................................................................... 82

10

Fig. 3.14. Algunas estructuras poligonales para la cuarta propuesta de inversor multinivel. ...... 86

Fig. 3.15. Vista en dos dimensiones de la cuarta propuesta de topología multinivel (a) con cuatro fuentes de voltaje. (b) topología generalizada ............................................................................... 87

Fig. 4.1. Implementación del algoritmo de descarga controlada de las baterías .......................... 90

Fig. 4.2. Resultados algoritmo de descarga controlada de las baterías ........................................ 90

Fig. 4.3. Implementación de la topología de la propuesta I en simulink ...................................... 91

Fig. 4.4. Resultados de la configuración de 7 niveles de salida con alta tolerancia a fallas ........ 92

Fig. 4.5. Resultados de la distorsión armónica para la configuración de 7 niveles de salida con alta tolerancia a fallas ........................................................................................................................... 93

Fig. 4.6. Resultados de la configuración de 13 niveles de salida con media tolerancia a fallas. (a) Ciclos completos (b) amplificación del momento en que ocurre la falla ...................................... 94

Fig. 4.7. Resultados de la distorsión armónica para la configuración de 13 niveles de salida con media tolerancia a fallas ................................................................................................................ 95

Fig. 4.8. Resultados de la configuración de 19 niveles de salida con baja tolerancia a fallas. (a) Ciclos completos (b) amplificación del momento en que ocurre la falla ...................................... 96

Fig. 4.9. Resultados de la distorsión armónica para la configuración de 7 niveles de salida con alta tolerancia a fallas ........................................................................................................................... 97

Fig. 4.1 O. Resultados de la configuración de 25 niveles de salida sin tolerancia a fallas ............ 98

Fig. 4.11. Resultados de la distorsión armónica para la configuración de 25 niveles de salida sin tolerancia a fallas ........................................................................................................................... 99

Fig. 4.12. Inversores en cascada ................................................................................................... 99

Fig. 4.13. Distorsión armónica para el inversor en cascada ....................................................... 100

Fig. 4.14. Implementación de la propuesta II en Simulink ......................................................... 101

Fig. 4.15. Voltaje y corriente de carga resistiva en la configuración de 4 fuentes de la propuesta 11.

····················································································································································· 101

Fig. 4.16. Voltaje y corriente de carga inductiva en la configuración de 4 fuentes de la propuesta 11 ................................................................................................................................................... 102

Fig. 4.17. THD para la configuración de 4 fuentes de la propuesta 11 ....................................... 102

Fig. 4.18. Resultados propuesta II configuración 5 fuentes con carga resistiva ......................... 103

Fig. 4.19. Resultados propuesta II configuración 5 fuentes con carga inductiva ....................... 103

11

Fig. 4.20. Resultados THD propuesta II configuración 5 fuentes ................ .............................. 104

Fig. 4.21. Implementación de la propuesta III en simulink ........................................................ 104

Fig. 4.22. Resultados propuesta III configuración 4 fuentes con carga resistí va ....................... 105

Fig. 4.23. Resultados propuesta III configuración 4 fuentes con carga inductiva ...................... 105

Fig. 4.24. Resultados THD propuesta III configuración 4 fuentes ............................................. 106

Fig. 4.25. Resultados propuesta 111 configuración 5 fuentes con carga resistiva ....................... 107

Fig. 4.26. Resultados propuesta III configuración 5 fuentes con carga inductiva ........ ....... .. ..... 107


Fig. 4.28. Resultados propuesta lII configuración 5 fuentes con carga resistiva ....................... 108

Fig. 4.29. Resultados propuesta lII configuración 5 fuentes con carga inductiva ...... ....... ......... 109


Fig. 4.31. Implementación de la propuesta IV en Simulink ....................................................... 1 1 O

Fig. 4.32. Resultados propuesta IV configuración 5 fuentes con carga resistiva ....................... 11 O

Fig. 4.33. Resultados propuesta IV configuración 5 fuentes con carga inductiva ..................... 111

Fig. 4.34. Resultados THD propuesta IV configuración 5 fuentes ............................................. 1 1 1

Fig. 6.1. Diagrama a bloques del inversor implementado .................................................. ........ 11 7

Fig. 6.2. Configuración utilizada para activar los interruptores generadores de nivel. .............. 117

Fig. 6.3. Configuración utilizada para el puente H ..................................................................... 118

Fig. 6.4. Configuración de fuentes utilizada para la prueba ....................................................... 118

Fig. 6.5. Carga conectada a la salida del inversor ...................................................................... 1 19

Fig. 6.6. Implementación del prototipo del inversor. ..................... ........................................... . 119

Fig. 6.7. Niveles de salida del prototipo ........................... ...... ....... .. ...... ......... ........ ....... ....... ...... 120

Fig. 6.8. Niveles de salida del prototipo ................... ........ ...... ............... ................ ........ ....... ...... 120

Fig. 6.9. Niveles de salida del prototipo ............................................................... ......... ....... ...... 121

12

Lista de Tablas

Tabla 2.1. Ventajas y desventajas de los inversores modulados y no modulados .... ......... .. .......... 26

Tabla 2.2. Ventajas y desventajas de las topologías multinivel clásicas ....................................... 34

Tabla 2.3. Ventajas y limitaciones de las distintas topologías de inversor multinivel. ................. 62

Tabla 3.1. Trayectorias para la generación de nivel de salida de voltaje ...................................... 65

Tabla 3.2. Valores para ejemplificar la configuración de 7 niveles de salida con alta tolerancia a fallas ............................................................................................................................................... 66

Tabla 3.3. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 7 niveles con alta tolerancia a fallas ............................................ 6 7

Tabla 3.4. Valores para la configuración de 13 niveles de salida con media tolerancia a fallas ... 67

Tabla 3.5. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 13 niveles con mediana tolerancia a fallas .................................. 68

Tabla 3.6. Valores para la configuración de 19 niveles de salida con baja tolerancia a fallas ...... 69

Tabla 3.7. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 19 niveles con baja tolerancia a fallas ......................................... 70

Tabla 3.8. Valores para la configuración de 25 niveles de salida sin tolerancia a fallas ......... .. .... 70

Tabla 3.9. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 25 niveles sin tolerancia a fallas .................................................. 71

Tabla 3 .1 O. Tabla de verdad para detectar una falla en una trayectoria ........................................ 75

Tabla 3.11. Tabla de conmutación para la topología propuesta con n = :L ....... ....... .. ..... .. ..... ..... 78

Tabla 3.12. Tabla de conmutación para la topología propuesta con n = 4 ........................ ....... .... 78

Tabla 3.13. Tabla de conmutación para la topología con 4 fuentes de voltaje ........................... ... 79

Tabla 3.14. Tabla de conmutación para la topología con 5 fuentes de voltaje .......... ........ ............ 80

Tabla 3.15. Tabla de conmutación para la topología con 4 fuentes de voltaje .............................. 83

Tabla 3.16. Tabla de conmutación para la configuración para la topología con 5 fuentes ........... 84

Tabla 3.17. Tabla de conmutación para la configuración con 5 fuentes ....................................... 85

Tabla 3.18. Tabla de conmutación para la estructura de 5 fuentes (63 niveles) ............................ 88

Tabla 4.1. Distorsión armónica para la configuración de 7 niveles de salida con alta tolerancia a fallas ............................................................................................................................................... 92

13

Tabla 4.2. Distorsión armónica para la configuración de 13 niveles de salida con media tolerancia a fallas ............................................................................................................................................ 94

Tabla 4.3. Distorsión armónica para la configuración de 19 niveles de salida con baja tolerancia a fallas ............................................................................................................................................... 96

Tabla 4.4. Distorsión annónica para la configuración de 25 niveles de salida con alta tolerancia a fallas ............................................................................................................................................... 98

Tabla 5.1. Comparación de la propuesta II con el inversor en cascada ....................................... 114

Tabla 5.2. Comparación de la propuesta III con el inversor en cascada ..................................... 114

Tabla A 1. Posibles combinaciones para un inversor en cascada de 5 niveles ............................ 132

Tabla A 2. Niveles de voltaje con diodo fijador y sus estados de conmutación ......................... 132

Tabla A 3. Una combinación posible de interruptores en el inversor con capacitares flotantes. 132

Tabla A 4. Una combinación posible de interruptores en la topología generalizada .................. 132

Tabla A 5. Estados de conmutación para la topología MLDCL ................................................. 133

Tabla A 6. Estados de conmutación para la topología SSPS-MU .............................................. 133

Tabla A 7. Estados de conmutación para la topología SCSS-MU ............................................. 134

Tabla A 8. Estados de conmutación para la topología MLM-MU .... ........ ................................. 134

Tabla A 9. Estados de conmutación para la topología RV-MU ........ ......................................... 134

Tabla A 1 O. Estados de conmutación para la topología 2SELG-MU ......................................... 135

Tabla A 11. Estados de conmutación para la topología Crisscross MU (2 módulos) ................ 135

Tabla A 12. Estados de conmutación para la estructura básica propuesta en [30] ...................... 135

Tabla A 13. Estados de conmutación para la estructura básica propuesta en [30] ...................... 136

Tabla A 14. MU propuesto en [31] configuración simétrica ...................................................... 136

Tabla A 15. MU propuesto en [31] configuración asimétrica .................................................... 137

Tabla A 16. MU propuesto en [32]. ............................................................................................ 13 7

Tabla A 17. Estados de conmutación para la topología MU tipo T ........................................... 138

Tabla A 18. Estados de conmutación para la topología CBSC MU ........................................... 138

14

Tabla A 19. Estados de conmutación para la topología PUC. ..................................................... 139

Tabla A 20. Estados de conmutación convertidor multinivel asimétrico híbrido en cascada con fuentes de voltaje aisladas [45] .................................................................................................... 140

Tabla A 21. Estados de conmutación MLI propuesto en [46] ..................................................... 140

Tabla A 22. Estados de conmutación MLI propuesto en [47] operación simétrica ....... ... .......... 141

Tabla A 23. Estados de conmutación MLI propuesto en [47] operación asimétrica ................... 141

Tabla A 24. MLI propuesto en [48]. ............................................................................................ 141

Tabla A 25. Inversor multinivel propuesto en [ 49] topología básica .......................................... 141

Tabla A 26. Inversor multinivel propuesto en [ 49] topología generalizada ................................ 142

Tabla A 27. Inversor multinivel propuesto en [50]. .................................................................... 142

Tabla A 28. Inversor multinivel propuesto en [51] ..................................................................... 143



Tabla A 31. Inversor multinivel para baja conversión de potencia [ 16] ..................................... 144

Tabla A 32. Inversor multinivel de medio puente en cascada propuesto en [54] operación simétrica . ..................................................................................................................................................... 144

Tabla A 33. Inversor multinivel de medio puente en cascada propuesto en [54] operación asin1étrica ..................................................................................................................................... 145

Tabla A 34. Topología propuesta en [57] .................................................................................... 145

Tabla A 35. MLI con convertidores CD/CD propuesto en [59] .................................................. 146

Tabla A 36. Inversor multinivel en cascada con capacitares conmutados. [60] ......................... 14 7

Tabla A 3 7. Niveles armónicas (pares) en la tensión para A T (% de la fundamental) ............... 148

Tabla A 38. Niveles armónicas (impares) en la tensión para A T (% de la fundamental) ........... 149

CA

CD

VAR

FACTS

FRIEN OS

MU

DCMLI

NPC

FCMLI

CMLI

CHB

RDC-MLI

FFT

THD

PWM

OC/OC

PUC

Abreviaturas y símbolos

Corriente alterna

Corriente directa

Volt Amper Reactivo

Sistemas de transmisión flexible en corriente alterna

15

Sistemas flexibles, confiables e inteligentes para la entrega de energía eléctrica

Inversor multinivel

Inversor multinivel con diodos de enclavamiento o diodo fijador

Inversor multinivel con diodos de enclavamiento o diodo fijador

Inversor multinivel con capacitores flotantes

Inversor multinivel en cascada

Inversor multinivel en cascada

Inversores multinivel con número reducido de componentes

Transformada rápida de Fourier

Distorsión armónica total

Modulación de ancho de pulso

Corriente directa I corriente directa

Celdas enpaquetadas en U

16

1 CAPÍTULO l. INTRODUCCIÓN.

1.1 ANTECEDENTES.

1.1.1 Sistema eléctrico tradicional y generación distribuida

Una red eléctrica tradicional está diseñada para trabajar pasivamente entregando la energía desde

una central de generación hasta los puntos de consumo mediante las líneas de alta tensión. Es decir.

solo entrega flujos de potencia en una sola dirección (Fig. 1 .1 ). Para que la energía llegue desde la

central hasta los puntos de consumo necesita pasar por distintas etapas de acondicionamiento en

las cuales ocurren pérdidas al igual que en el transporte (pérdidas de aproximadamente 16%) [5].

Con el paso del tiempo se ha evolucionado a una red de generación distribuida ( Fig. 1 .2) [6] en la

cual hay varias fuentes de generación como pueden ser los parques eólicos o solares. también están

las centrales nucleares. plantas hidroeléctricas. hay pequeños y grandes puntos de almacenamiento.

micro-redes de generación e incluso centrales a base de combustibles fósiles. La integración de

estas tecnologías ha contribuido a disminuir las pérdidas por transporte. Las tecnologías de la

información también han evolucionado haciendo que el intercambio de datos permita monitorear

y controlar el camino que debe de seguir la energía convirtiendo la red eléctrica en inteligente.

17

Pérdidas

J· ig 1. 1. Sistema eléctrico tradicional.

F1g 1.:2. Sistema de generación distribuida.

De esta evolución ha surgido el término "Smart Grid" el cuál se define como la integración de una red eléctrica, una red de comunicaciones, software y hardware para monitorear, controlar y manejar la creación, distribución, almacenamiento y consumo de energía. Una "Smart Grid" pennite la integración de infraestructura, edificios, casas, vehículos eléctricos, generación distribuida, almacenamiento y transporte de energía, aparatos para incrementar la confiabilidad y eficiencia energética, sensado y control, etc. [7].

En un inicio todos los componentes de un sistema tradicional de generación, transmisión y distribución eran electromecánicos (lentos y con gran desgaste mecánico), ahora con la inclusión de las energías renovables se requiere del uso de grandes convertidores electrónicos que pennitan la adecuación de las señales para su uso y almacenamiento (6].

La calidad de la energía y continuidad del suministro de potencia eléctrica se ha convertido en una gran preocupación debido al incremento en el consumo de energía eléctrica. Esto ha llevado a desarrollar nuevas tecnologías para mejorar el control y operación. Entre estas nuevas tecnologías se encuentran dos conceptos [ 6]:

• F ACTS "flexible AC transmission systems". Sistemas flexibles de transmisión en corriente alterna.

• FRIENDS "Flexible Reliable and Intelligent Electric Delivery Systems ". Sistemas flexibles, confiables e inteligentes para la entrega de energía eléctrica.

18

] ,os '·FACTS .. tienen dos objetivos principales: incrementar la capacidad de translcrencia de

potencia de las líneas de transmisión y mantener el flujo de potencia sobre las rutas más

convenientes técnica y económicamente.

El propósito de los ··fRTENDS .. es identificar la operación de las empresas eléctricas con los

nuevos compensadores estáticos y dispositivos de comunicación. Su meta consiste en desan:allm·

sistemas de entrega de energía donde los equipos de generación distribuida y de almacenamiento

están localizados cerca de la carga.

Dentro de los ··FACTS .. se encuentran los convertidores de potencia de CD a CA utilizados en

muchas aplicaciones industriales como el control de motores. compensadores estáticos. aire

acondicionado. fuentes de potencia in-interrumpibles. filtros activos [3 ]. [ 4 ]. Los inversores

multinivel son una tecnología clave en la generación. transmisión. distribución y utilización de la

potencia eléctrica [3].

Los convertidores de potencia pueden pe1mitir la interconexión de grandes redes de electricidad.

incluso aquellas que operan a distintas frecuencias. ya que se puede convertir de CA a CD y después

CD a CA en otra frecuencia.

La conversión de CA a CD es bastante simple. ya que hasta con conectar algunos puentes

rectificadores y capacitares en una determinada configuración. Sin embargo la conversión de CD

a CA es mucho más compleja.

El dispositivo que se encarga de convertir CD a CA normalmente es llamauo ··Jnvcrsor o

convertidor de Voltaje ... En el mercado y la industria existen varios tipos de inversores. entre ellos

se encuentran los convertidores multinivel [8]. El presente trahajo de im·estigacián se ce111ra en el

desarrollo de nuevas topologías o estructuras de inversores multinivel.

En la siguiente sección se verá el panorama mundial de la energía eléctrica. en el cuál se muestran

algunas estadísticas del aumento en el consumo de la energía eléctrica a nivel mundial y el incremento en las fuentes de energía renovables. y dará idea de la importancia que puede llegar a

tener el trabajo de investigación.

1.1.2 Panorama mundial de la energía eléctrica.

Como se menciono anteriormente la demanda de energía eléctrica se ha incrementado

considerablemente en los últimos años. provocando un mayor desgaste de las líneas de transmisión

y el sistema de distribución: estos problemas hacen más difícil ofrecer buena calidad y confiabilidad de los servicios de electricidad [6]. Los I O principales países con mayor consumo de

energía eléctrica son [9]: Estados Unidos. China. Japón. India. Rusia. Alemania. Canadá. Francia.

Brasil y Corea del Sur. México ocupa el lugar 17 en un grupo de 138 países ( Fig. 1.3 y Fig. 1.5 ).

19

Respecto al consumo mundial de electricidad por uso final, la participación del sector industrial es la más significativa, con aproximadamente 40.2%, seguido de otros sectores como el residencial y comercial~servicios, con 28.3% y 23.9%, respectivamente (Fig. 1.4).

Los combustibles fósiles son los más empleados para la generación de electricidad. Sin embargo, se espera que disminuyan su contribución y que las energías renovables tengan el mayor crecimiento en la generación eléctrica con una tasa estimada en 3.1 % anual durante el periodo 2008-2035 (Fig. 1.6). En el caso de la energía nuclear, se espera que continúe en el mismo nivel.

-. 1'SS--4JJ,:rl

· 6l:A - JS.t

. 453 - 01'.H

• )07 -4!12

• 151 - 301

0 - 150

Fig. 1.3. Consumo de energía eléctrica por país en el mundo (TWh)

Est>dosUrwlos Japón

Alemana Canad.l -Italia

Reino Unido España

Corea del Sur M~xico

Australia Turquti Suecia

Polonia

PalieS~ ~~l Austria 20.9

Suiza 19.s República CheG! l 183

Bélgica 111.s Portugal 17 A

Finlandia 1 1(>.] Chile 155

Gred.1 1.e..2 DimmarGI UA

Tata mundial (TJ) 60,3'7,095

AgíOp'CU.,ño 2.69'

Tra nsporte 1.69'

Fig. 1.4. Consumo final de electricidad a nivel mundial, 2009 (TJ )

Tc,t¡¡jOCDE

2,570GW

Nuclear

• Hidroetéctt!GI

a Geotérmica

• Eólica

Fig. 1.5. Capacidad de generación de energía eléctrica países miembros de la OCDE, 2009 (GW)

,Of»J 17,717

,,.m ,.,,,, l0.10< ~- =

ll.901 1<Jm

,. .... .,=

"""" W.<Ul

""'

""' "'" """ .,,, .,,o """' - •c.. - . Ca,l,6n a Nuclear ·-

Fig. 1.6. Fuentes de energía para la generación eléctrica mundial , 2008 -2035 (TWh)

20

Las energías renovables tienen como principales problemas la intermitencia y la incertidumbre. Estos problemas serán solucionados utilizando sistemas de almacenamiento. incluso a nivel industrial y residencial. Dichos sistemas a su vez requerirán del uso de inwrsores para la aplicación de energías alternas. Por lo tanto se tendrá una gran área de oportunidad a mediano plazo. si se toma en cuenta que México es uno de los países que más energía eléctrica consumen y que ademús cuenta con recursos renovables abundantes.

1.2 MOTIVACIÓN

El sistema eléctrico nacional no está plenamente desarrollado. ya que en México. existen cerca de

500.000 viviendas sin acceso a energía eléctrica [1 O]. la mayoría de ellas están ubicadas en zonas

rurales y de difícil acceso: el colocar líneas de transmisión para satisfacer estas necesidades de

energía tendría un costo bastante alto. En el escenario mundial la situación es aún más grave. ya

que se estiman más de 1.200 millones de personas sin acceso a la electricidad [ 11].

La ausencia de energía eléctrica es un indicador de:

• Pobreza extrema

• Problemas de producción

• Falta de acceso a agua potable

• Problemas de salud

• Educación deficiente

La falta de electricidad es un indicador de pobreza extrema ya que sin ella no puede haber industrias

en las que las personas puedan trabajar. Sin electricidad no se puede llevar agua potable a

comunidades alejadas ocasionando problemas de salud. A esto se suman los problemas de salud

causados por la inhalación del C02 procedente de las fogatas que las personas utilizan para cocinar

o calentarse durante el invierno.

Los niños que viven en comunidades aisladas tienen una educación deficiente. debido a que durante

el día tienen que trabajar y acudir a la escuela. y durante la noche no pueden estudiar o hacer sus

tareas por la falta de electricidad. Además de que las escuelas rurales no tienen acceso a la

información de internet. debido a la falta de servicios de electricidad.

Una posible solución a estos problemas se encuentra en el uso de las energías renovables. La

generación distribuida podría no sólo proveer energía eléctrica en zonas rurales. sino también

podría contribuir en la mejora del sistema eléctrico existente.

La intención de este trabajo de investigación es iniciar el proceso de desarrollo de un dispositivo

que permita mejorar las condiciones de vida de las personas que viven en comunidades rurales.

Éste dispositivo debe permitir el aprovechamiento de la energía eléctrica generada a partir de

fuentes de energías alternas. proporcionando una señal eléctrica de alta calidad. De esta forma se

contribuye con el desarrollo social y tecnológico del país. l,ci) '\_.-1\ :,

BIBLIOTECA ~~,.. ~\.'t>''" ~·s,

;'~ • -- - - - t-:~

21

1.3 PLANTEAMIENTO DEL PROBLEMA

En el mercado y en la industria existen una gran cantidad de modelos de com-crtidores de CD a C ;\ de bajo costo. la mayoría de ellos tienen capacidades limitadas. ya que sólo permiten la conexión de cargas eléctricas de tipo resistivo o capacitivo como pueden ser lámparas para iluminación o televisores. pero no permiten usar cargas de tipo inductivo corno refrigeradores o ven ti ]adores.

También existen modelos de inversores de CD a CA que permiten la conexión de cualquier tipo de carga sin embargo son demasiado costosos y sus aplicaciones son de I tipo industrial. Estos inversores de voltaje se basan en tres topologías clásicas [8]:

• Inversor con diodo fijador DCMLI • Inversor con capacitares flotantes FCMLI • Inversor en cascada con fuentes separadas CMLI

Debido a que estos inversores son de alta potencia. su precio es demasiado alto; tornándolos inviables para su instalación en pequeñas comunidades rurales. las cuales requieren solo de un suministro de baja potencia.

De estos problemas surge la necesidad de contar con un inversor de voltaje de baja potencia y de bajo costo que suministre energía eléctrica de calidad procedente de fuentes de energía renO\ abk y que a su vez permita conectar cargas eléctricas de cualquier tipo.

1.4 PREGUNTA DE INVESTIGACIÓN

El problema planteado en la sección 1.3 lleva a considerar la siguiente pregunta de investigación:

¿,Será posible proponer una topología de inversor multinivel con un bajo número de componentes sin comprometer la calidad de la energía eléctrica?

1.5 OBJETIVO GENERAL

Proporcionar una nueva topología de inversor multinivel que ofrezca una alta calidad en la sei'ial eléctrica suministrada. permitiendo conectar cargas eléctricas de cualquier tipo.

22

1.6 OBJETIVOS ESPECÍFICOS

Los objetivos particulares se mencionan a continuación:

• Identificar una oportunidad de desarrollo tecnológico en el arte del Smart Grid. • Realiz.ar una investigación del estado del arte en inversores multinivel. • Comparar las diferencias entre los distintos inversores multinivel. • Realizar una compilación de las distintas topologías de inversor multinivel. • Proponer una nueva topología de inversor multinivel. • Simular el comportamiento del inversor multinivel sometido a distintas condiciones. • Proporcionar una técnica de control para la topología propuesta. • Proporcionar una base para el desarroJlo de tecnología nacional. • Realizar una publicación de la topología propuesta.

1.7 METODOLOGÍA

Para el desarrollo del presente trabajo de tesis se pretende seguir la metodología marcada en la Fig. 1. 7, el primer paso consiste en identificar un área de oportunidad de mejora de tecnología dentro del concepto del "Smart Grid", el segundo paso consiste en investigar los distintos tipos de tecnologías empleadas en el arte del "Smart Grid" y ubicar una oportunidad de mejora en alguna de estas tecnologías. El tercer paso consiste en realiz.ar un modelo simplificado de las soluciones ya existentes. En caso de encontrar una oportunidad de mejora se pueden plantear y modelar la solución. Las soluciones planteadas se pueden verificar mediante simulaciones y de ser posible se pueden mejorar para finalmente implementar la mejor solución .

. --, , Modetn- y

Simplificar Plantear solución

· (-Modelar ~

, Verificar soluclón

Mejorar soludón

hg l 7 Metodolog1a a seguir durante el traba_¡o de tesis.

1.7.l ALCANCES

Implementar soluclón

El alcance del proyecto de investigación es proporcionar una nueva topología de inversor multinivel con un menor número de componentes que las topologías clásicas y no debe comprometer la calidad de la energía eléctrica.

')'"' _.)

Un buen parámetro para la medición de la calidad de la energía eléctrica tiene que ver con la distorsión armónica, de acuerdo a las reglas de interconexión de CFE la distorsión armónica total para sistemas de alta tensión es de 3%, sin embargo no hay un valor de referencia para sistemas de baja tensión. En el Anexo C se muestran las tablas con los niveles de armónicas pares e impares para alta tensión.

24

2 Capítulo 2. Estado del arte. Inversores de voltaje.

Los inversores se pueden clasificar en inversores con tensión de salida de sei'íal cuadrada.

sinusoidal modificada. onda multinivel y con tensión de salida de señal sinusoidal pura. fig. 2.1.

Oucla rnadr,Hla Onda ~iuu~olclal modlflcada Onda multiniHI Sinmohlal p11r.1

Fig. 2.1. Inversores de señal sinusoidal cuadrada. modificada o pura.

Los inversores que proporcionan una onda cuadrada de voltaje o sinusoidal modificada. son los

más comunes y se usan para conectar cargas del tipo resistivo. incluso se usan como l'uente de

energía de respaldo para algunas computadoras y televisiones. pero no sirven para cargas inducti\ as

corno los refrigeradores o bombas de agua. Los inversores de onda multinivel o sinusoidal pura

son menos conocidos y mucho más costosos pero estos si permiten conectar cargas inductivas que

son las más comunes en la industria y en el uso residencial.

2.1 Inversores de voltaje de onda cuadrada y sinusoidal modificada

Estos inversores se pueden clasificar de acuerdo a la modulación como:

• Inversores no modulados

• Inversores modulados

M d 1 . , 1. d Vrp e o u ac1on en amp 1tu . ma = -· v.,."

25

• Poco modulados ma < 1 • Sobre modulados ma > 1

o Modulación en frecuencia, mr = !T (PWM con conmutación por voltaje bipolar, fe

PWM con conmutación por voltaje unipolar, Fig. 2.2 y Fig. 2.3) • Poco Modulados • Muy Modulados

Para la modulación se tiene una señal portadora triangular con un valor de pico Vrp y una frecuencia fr y una señal de control (señal moduladora) con un valor de pico Vep y una frecuencia fe-

Los inversores con mª < 1 presentan una relación lineal entre la tensión de control y la tensión obtenida a la salida. Por otra parte, los inversores con índice de modulación superior a la unidad no presentan una relación lineal con la tensión de alimentación pero penniten obtener tensiones de la fundamental a la salida, superiores a la de la fuente de suministro. Los inversores no modulados son casos extremos de sobre modulación.

La modulación puede ser aplicada a inversores de onda cuadrada o sinusoidal modificada, incluso es posible aplicarlos a los inversores multinivel.

1\ ~· , , i'vlodulación ror P\\i\l bipolar

I ig , '- ¡\1odulacion por P\\ \1 u111polar.

O 01 0.02 O. O) ·n,mpo (•)

0.04

Fig. 2.4 . Imersor multini\el modulado.

26

o.os O 06

En 1a Tabla 2.1 se pueden observar las ventajas y desventajas de los inversores modulados y no modulados [8]:

Tabla 2.1. Ventajas y desventajas de los inversores modulados y no modulados.

lmer,or , ·cntajas Des,entajas

Modulado

No Modulado

• Se reduce el tamaño del filtro. • Altas pérdidas por conmutación de semiconductores. • Se evita la in.fluencia sobre la

fundamental. • Se puede obtener una señal donde

los arrnomcos y la fundamental estén muy separados.

• Sencillos de implementar. • La tensión obtenida presenta una distorsión elevada.

• Necesitan filtros voluminosos. • Las frecuencias de corte de los filtros

son tan bajas que dificultan el funcionamiento a distintas frecuencias.

• Los filtros pueden atenuar los armomcos y la frecuencia fundamental obligando al inversor a trabajar con tensiones elevadas. [12]

Consideraciones sobre las señales de control:

Cuanto menor sea el índice de modulación en frecuencia mf se debe elegir con mayor cuidado la

configuración de las señales utilizadas. Unas senci11as reglas que ayudarán al mejor funcionamiento de nuestro inversor son:

• " mf" debe ser un número entero e impar. En estas condiciones la señal tiene simetria impar

reduciéndose su contenido armónico y evitando que aparezcan sub-annónicos.

27

• La sefial sinusoidal y la triangular deben estar sincronizadas, es decir, deben iniciarse en el mismo instante.

• La pendiente de la triangular y Ja sinusoidal deben ser opuestas al iniciarse Ja modulación. Así se evitan pulsos de corta duración en sistemas poco modulados.

Los inversores de onda cuadrada o sinusoidal modificada también se pueden clasificar como:

• Inversores de medio puente. Fig. 2.5 y Fig. 2.6.

En estos se tienen dos fuentes de voltaje y dos interruptores. Cuando se cierra el interruptor S 1, la carga tiene un voltaje positivo igual a V de / 2, si se cierra S2 la carga tiene un voltaje negativo igual a - V de / 2, si ambos interruptores están abiertos el voltaje es de O, se debe de evitar cerrar ambos interruptores al mismo tiempo para evitar cortos circuitos.

Vdc 2

()

1 S 2

Fig. 2.5 . Configuración inYersor de medio puente.

__ ln.v..e.r_'°-tdemedjopue.nle_ - - Vottaie M ' - Ccniente (A)

r- l"""" l"""" I""""

,. V /

t\ 1\ ¡,..Y ~ ¡,,

, 1\ vv I' [\

t--. " 1, ', [',

1

h

1

L _¡ - - -

Fig. 2.6. Señales de salida imersor medio puente.

• Inversores de puente completo. Fig. 2.7 y Fig. 2.8.

Un inversor de puente completo está formado por dos medios puentes y se utiliza para rangos de potencias superiores. Con la misma tensión de entrada que en el caso anterior (medio puente), la tensión máxima a la salida del inversor será el doble. Cuando se cierran los interruptores SI y S4, la carga tiene un voltaje positivo igual a V de, si se cierra S2 y S3 la carga tiene un voltaje negativo igual a -Vdc, si se cierran SI y S2 ó S3 y S4 el voltaje es de O, se debe de evitar cerrar SI y S3 ó S2 y S4 al mismo tiempo para evitar cortos circuitos.

Fig. 2.7. Configuración inversor puente completo.

lnvenor de puente completo /r:f-fVI lo...,hlf',J

rrríl 1 · -~-- J l , : ! •,¡

1 J, r

1 !!..'. 1 ~ Sc11,1ks de salida 1mcrsnr pucnk' completo 1carg,11mluct1\aJ

28

Hasta ahora sólo se ha hablado de los inversores de voltaje básicos, los cuales sólo poseen 3 niveles de salida, uno positivo, uno negativo y el nivel O. Sin embargo existen inversores que pueden generar un mayor número de niveles, estos se conocen como inversores multinivel y son el principal objeto de estudio de esta investigación.

2.2 Inversores multinivel

Los inversores multinivel alimentados en tensión han surgido como una nueva opción de convertidor para aplicaciones de alta potencia. El inversor multinivel básicamente sintetiza una onda de tensión en varias tensiones de cd escalonadas, Fig. 2. 9. [ 13]

Nivel 7 ~-------- ------------------------~-~~~L~-- ----------------------~-~1121_~-- -------------------~-~~~L~ __ ..,.. __________________ ...,. ________________ _..,

... -~i1~1_3_ __ -------------------

.,.._~,~~1_2 ___ ---------------------

.,.._~i121_·L __ ------------------------¡,,_,;::i-......i:::;.....1

l 1~, . ~ q Salida Je un 111\ ... 'rsor mul11111\ el

Los inversores multinivel son una tecnología clave en la generación, transmisión, distribución y utilización de la potencia eléctrica [3], son utilizados en muchas aplicaciones industriales como el control de motores, compensadores estáticos V AR, aire acondicionado, fuentes de potencia ininterrumpibles, filtros activos, sistemas de transmisión flexibles [3], [4].

29

Los inversores multinivel tienen las siguientes ventajas [ 4], [ 14], [ 15], [ 16], [ 17]:

• Alta calidad en la forma de onda

• Pequeño paso de tensión de salida, lo cual produce una alta calidad de potencia

• Generan salidas de tensión con muy baja distorsión

• Los transitorios de voltaje se limitan automáticamente

• Pueden operar con una baja frecuencia de conmutación

• Tienen bajas pérdidas por conmutación

• Tienen bajo contenido armónico

• Mejor compatibilidad electromagnética

Desafortunadamente los inversores multinivel tienen algunas desventajas [ 4 ]. [ 15]. [ 17]:

• Necesidad de una gran cantidad de semiconductores de potencia.

• Cada semiconductor requiere de circuitos de disparo y protección. Esto causa el incremento

en el costo y complejidad del sistema.

• Requieren de un gran número de niveles de tensión directa. proporcionados por fuentes de

suministro independientes o más comúnmente por un arreglo de divisores de \"Oitaje

capacitivos.

Clasificación de las estrategias de control de inversores multinivel

El principal objetivo de las estrategias de modulación de los inversores multinivel es sintetizar el

voltaje de salida lo más cercano a una forma de onda sinusoidal. Se han desarrollado varias técnicas

de modulación para la reducción del contenido am1ónico y minimización de las pérdidas por

conmutación.

Los métodos de modulación se pueden clasificar de acuerdo a la frecuencia de conmutación como

se puede observar en Fig. 2.1 O. En la Fig. 2.11 se pueden observar las variantes de las técnicas de

control con PWM [15].

Control p

de e

Modulación multinivel

'" ·~ Conmutación a frecuencia PWM a alta frecuencia de

fundamental conmutac1ón

f----- i ¡---------··--L·····-------1

or vectores Eliminación selectiva PWM por vectores PWM sinu

spacio de armónicos de espacio

Fig. 2.1 O. Métodos de modulación.

soidal

30

... V V V V V V V

a) b)

.. 1\ .. 1\ .. /\ .. I\

. . . . . . . . V V V V V V V V V V V V V

C) d)

Fig. 2.11. Variantes de las técnicas de modulación por PWM.

El primer inversor multinivel apareció en 1975 y fue el inversor multinivel en cascada patentado por Baker y Bannister, este utilizaba fuentes de corriente CD separadas para sintetizar una onda de salida escalonada. Posteriormente apareció el inversor multinivel con diodos de enclavamiento en 1980 (también introducido por Baker y Bannister), el cual permitió usar sólo una fuente de voltaje para el inversor. El siguiente inversor multinivel apareció entre los mios 1997 y 1998 y fue conocido corno inversor multinivel con capacitares flotantes, introducido por Meynard, Foch y Lavielk. Estas 3 configuraciones de inversores multinivel son conocidas como las topologías clásicas de los inversores multinivel. Desde entonces han aparecido una gran cantidad de patentes de inversores multinivel para distintas aplicaciones. [3]

2.2.1 Topologías clásicas

2.2.1.1 Inversor multinivel en cascada

Un inversor multinivel en cascada consiste en una serie de unidades inversoras de puente completo (Fig. 2.12). La función general de este inversor multinivel es sintetizar un determinado voltaje a partir de varias fuentes separadas de cd, que pueden ser baterías, celdas de combustible o celdas solares [8]. En la Tabla A 1 de los anexos se muestra una de las posibles combinaciones para generar los niveles en el inversor multinivel en cascada de 5 niveles.

v.o-------• + .-----+-----

v~11m ·-1}~1

Medio puente + (m - l)t2

Vd,

+ vdc Medio puente 2

Medio puente 1

Fig. 2.12. Inversor en Cascada.

Las propiedades principales del inversor en cascada son las siguientes:

31

1) Para convertidores de potencia real, de CA a CD y después de CD a CA, los inversores en cascada necesitan fuentes separadas de CD. La estructura de las fuentes separadas de cd es adecuada para diversas fuentes de energía renovable, como celdas de combustible. paneles fotovoltaicos, sistemas eólicos y biomasa.

2) No es posible conectar las fuentes de CD una a continuación de otra entre dos convertidores. porque puede introducirse un corto circuito cuando dos convertidores seguidos no conmutan en forma sincrónica.

2.2.1.2 Inversor multinivel con diodo fijador o diodo de enclavamiento

El inversor multinivel con diodo fijador (Fig. 2.13) permitió utilizar una sola fuente de volta_ie en la construcción de un inversor y tiene las siguientes propiedades:

1) Especificación de alto voltaje para diodos de bloqueo. Aunque cada dispositivo de conmutación sólo debe de bloquear un nivel de voltaje. los diodos fijadores deben de tener distintas especificaciones de bloqueo de voltaje en sentido inverso.

2) Diferente especificación nominal de dispositivo conmutador. Un trabajo de conducción desigual requiere distintas especificaciones nominales de corriente para los dispositivos de

conmutación.

3) Desbalanceo del voltaje de los capacitores. Como los niveles de voltaje en las terminales de capacitar son diferentes. las corrientes que suministran los capacitores también son diferentes. Cuando se opera con factor de potencia unitario. el tiempo de carga o descarga es diferente para cada capacitar, provocando voltajes desbalanceados. Este problema de desbalanceo de voltaje en un convertidor multinivel se puede resolver reemplazando los

capacitares por una fuente controlada de voltaje. baterías o control por PWM.

La Tabla A 2 muestra los niveles de voltaje y los estados de conmutación correspondientes a la

Fig. 2.13.

laJodc la carfA

Convcrtid11r

Lado de la entrada

de cd

V •

'

c.

Fig. 2.13. Inversor con diodo fijador.

2.2.1.3 Inversores multinivel con capacitores flotantes (FCMLI)

Las características principales del inversor multinivel con capacitares flotantes ( Fig. 2.14) son las

siguientes:

1) Gran cantidad de capacitares. El inversor requiere una gran cantidad de capacitares de

almacenamiento.

,, -'-'

2) Balanceo de voltajes de capacitar. A diferencia del inversor con diodo fijador. el FCMLI tiene redundancia en sus niveles internos de voltaje. Un nivel de voltaje es redundante si puede sintetizarse con dos o más combinaciones válidas del interruptor. Para producir el mismo voltaje de salida, el inversor puede utilizar distintas combinaciones de capacitares. permitiendo la carga o descarga preferencial de los capacitares individuales. Esta flexibilidad facilita la manipulación de los voltajes de capacitar, y el mantenerlos en sus valores correctos.

La Tabla A 3 muestra una de las posibles combinaciones de interruptores para generar los diferentes niveles en el inversor con capacitares flotantes.

Lado de saliifa de e.1 Cnnvc:nidD1

Lado Ji: cntraJ.1 Je

cJ ,-------------------, v, -.-

-1-r Ci,,

V l

e~

Fig. 2.14. Inversor multinivel con capacitares flotantes.

Algunas de las desventajas de los inversores multinivel es que exhiben una importante limitación para un número grande de niveles de salida; requieren un mayor número de dispositivos semiconductores, incrementando el costo, volumen y complejidad de control. A su vez cada dispositivo semiconductor requiere de un circuito de control. un circuito de protección y un disipador de calor, provocando que el sistema sea aún más costoso. voluminoso y complejo. Por consecuencia recientemente se han realizado esfuerzos para reducir el número de dispositivos semiconductores apareciendo un gran número de topologías en la literatura. La Tabla 2.2 lista las ventajas y desventajas de las topologías clásicas de inversores multinivel.

34

Tabla 2.2. Ventajas y desventajas de las topologías multinivel clásicas.

¡ Configuración 1

i Diodo Fijador ! i

Condensadores flotantes

Cascada

1 Ventajas . . ! Desventajas . . . .. . ..... .. ... . ..... ...... ...... ... ... . ...... .

1 • Cuando la cantidad de niveles e;~ Se requieren demasi-ad~-~-~¡¡~;~i-~;~ . suficientemente alta el contenido : fijadores cuando la cantidad de armónico es bajo para evitar el uso de I niveles es alta. filtros. ' • Es difícil controlar el 1lujo de

• Eficiencia del mversor es alta. ' potencia real del convertidor porque todos los dispositivos son individual, en sistemas con varios conmutados a la frecuencia convertidores fundamental.

• Método de control sencillo.

•

•

•

•

•

•

•

•

Cuando la cantidad de niveles es • suficientemente alta el contenido armónico es bajo para evitar el uso de filtros. Combinaciones extra (redundantes) • de conmutación para balancear los niveles de tensión. Se puede controlar el flujo de potencia tanto real como reactiva. Debido a las grandes cantidades de • capacitares de almacenamiento se puede proporcionar operación • durante cortes de energía.

Cuando la cantidad de niveles es 1 •

suficientemente alta el contenido , armónico es bajo para evitar el uso de • filtros. Menor cantidad de componentes i

comparado con los inversores con diodo fijador y capacitares flotantes. Distribución y encapsulado del i'

circuito optimizados, porque cada nivel tiene la misma estructura. Posee combinaciones redundantes

1

:

para_, obtener el mismo nivel de I tens1on. 1

Se requiere una cantidad excesiva de capacitares de almacenamiento cuando la !

cantidad de niveles es grande. ' Los inversores en altos niveles son más difíciles de encapsular por los voluminosos capacitores : de potencia. que también son más costosos. El control del inversor puede ser , muy complicado. La frecuencia de conmutación es alta provocando pérdidas por conmutación para la transmisión de potencia real. Necesita fuentes de voltaje independientes. Control complicado.

35

2.2.2 Inversor multinivel con topología generalizada de Fang Z. Peng [14)

El inversor está formado a partir de celdas básicas como las que se muestra en la Fig. 2.15. la Fig. 2.16 muestra el diagrama para un inversor de 9 niveles. de está topología se pueden deducir las topologías de capacitores flotantes y diodos de enclavamiento. está topología ofrece estados redundantes. una posible combinación se muestra en la Tabla A 4. Está topología de inversor permite realizar el balanceo automático de voltaje en los capacitores.

Fig. 2.15. Unidad básica para la topología presentada en [14]

r·-·-·-·-·-·-·-·-·-·-·-·-·-·-·-·-·-·r--·---·--......._,~v~_

v, . ·-·-·-·-·-·-·-·-·-·-·-·-·-·-·-·-·-·-·--~ -

Fig. 2.16. Rama para la topología generalizada de 9 niveles.

36

2.2.3 Topologías con número reducido de componentes.

Para poder revisar estas topologías es necesario conocer algunos términos í3]:

• RDC-MLI se refiere a los inversores multinivel con un número reducido de dispositivos

(reduced device count multilevel inverter).

• Capacidad total de bloqueo de tensión. Es la suma total de las capacidades de voltaje de

bloqueo para todos los dispositivos de potencia.

• Configuración de fuentes simétrica y asimétrica. Cuando los voltajes de entrada de los

niveles CD a un MU son iguales se tiene una configuración de fuentes simétrica. de lo

contrario se tiene una asimétrica. Algunas configuraciones de fuentes asimétricas populares

son la configuración binaria y trinaria estas son en progresión geométrica.

• Distribución de potencia par. Ocurre cuando la conversión de potencia se hace de tal

forma que cada fuente de entrada contribuye con la misma potencia a la carga. Algunos autores se refieren a este término como ·'control de balance de carga" o ·'comportamiento

igualitario de carga"

• Generación de nivel y generación de polaridad. Cuando un MU sintetiza los múltiples

niveles con una sola polaridad y usa un puente h para formar una onda bipolar se tiene una generación de nivel y una generación de polaridad.

• Conmutación de la frecuencia fundamental. Las pérdidas por conmutación en un

convertidor son proporcionales a la corriente, el voltaje de bloqueo y la frecuencia de

conmutación. Para disminuir las pérdidas por conmutación es preferible operar al mayor

voltaje posible los semiconductores y a baja frecuencia. de ser posible a la frecuencia

fundamental. sin comprometer la calidad de la forma de onda de salida.

De acuerdo a [3] para analizar el potencial de los distintos RDC-MLI es necesario establecer los

siguientes criterios:

• El número de interruptores de potencia usados.

• El voltaje de bloqueo total del convertidor.

• El control óptimo de la topología, en ténninos de las posibilidades del control de balance

de carga y la distribución adecuada de las frecuencias de conmutación.

• Posibilidad de emplear fuentes asimétricas.

De acuerdo a la Fig. 2.17 las topologías RDC-MU pueden ser clasificadas como aquellas con

puente H (tienen generación de nivel y generación de polaridad) y sin puente H [3]:

Topologías de inversores multinivel con

número reducido de mm ponentes (RDC-MLI)

Con puente H

lnftrsor multinivel a,n enlace oc---. en IIN!dio puente en

cascada (MLDCL) [18-19)

Mll basado en fuentes

conmubdas 1!11 serle y paralelo

15.SPS) (20-21)

MLI basado en fuentes

conmutadas en serie

(SCSS) (22-23)

MU basado en módulos

multinivel (MLM) [24)

Topotogla de voltaje reversible

(RV) (25-26)

MU basada en dos interruptores habilitados para la generación

de nivel (2SELG) (27-28)

Crisscross MU (29)

MU propuem,en (30)

HCMU propuesto en (31)

MU propuesto en [32)

Topologlas que requieren fuentes aisladas de entrada

Topologías que no requieren fuentes ai'Sladas de entrada

Topologlas que requieren una combinación de fuentes

aisladas y no aisladas de entrada

Sin puente H

Inversor tipo T [161[33-35)

MLI basado en celdas

conmutadas bipolares en

cascada cese 17

Topologla celda empaquetada

en U (PUC) (36-40)

Topologfa similares a fa PUC

[41-44)

Convertidor multinivel

asimétrico hlbrldo en cascada

45

MLI propuesto en (46)




MU propuesto en (50)

MU propuesto en (51)

MLI propuesto en [52)

MLI propuesto en (53]

MLI para baja conversión de

potencia (16)


Fig ') 17 Clasificación de los RDC-M LI de acuerdo a [ 3 J

37

38

2.2.3.1 Inversores multinivel con puente H

Estos inversores trabajan con generación de nivel y generación de polaridad. es decir. ocupan una combinación de interruptores para generar los niveles de voltaje y otra combinación para generar el signo de salida. Una de las características principales de este tipo de inversores es que los dispositivos semiconductores utilizados en el puente H se deben de elegir de tal forma que soporten mayores niveles de tensión.

En la siguiente sección se verán las conexiones de las distintas topologías y sus respectivas tablas para los estados de conmutación.

Es necesario aclarar que no todos los diagramas de conexión muestran las topologías generalizadas ni las tablas correspondientes. sólo se muestran las conexiones para un determinado número de fuentes.

2.2.3.1.1 Inversor multinivel en cascada con enlace CD en medio puente MLDCL 1181, 1191

Está topología está comprendida por celdas conectadas en cascada. cada celda tiene su propia fuente de CD; la topología presenta una parte para la generación de nivel y una para la generación de polaridad. Comparada con la topología en cascada tiene un número reducido de componentes. La Fig. 2.18 muestra las conexiones para 4 fuentes de voltaje en está topología. mientras que la Tabla A 5 muestra los estados para la generación de nivel. Está topología requiere de fuentes aisladas para operar. permite implementar configuración de fuentes simétricas y asimétricas en configuración binaria. además de que permite realizar el reparto equitativo de la carga en configuración simétrica.

_J

d .,- L

_J

L

Fig. 2.18. Estructura de la topología MLDCL.

39

2.2.3.1.2 MLI basado en fuentes conmutadas en serie y paralelo (SSPS) (20] (21]

Está topología requiere del mismo número de fuentes de voltaje que el inversor multinivel en cascada pero sintetiza el mismo número de niveles con un menor número de interruptores de potencia. La topología permite implementar fuentes simétricas y asimétricas en configuración binaria, además de que permite el reparto equitativo de la carga; es necesario que las fuentes de suministro sean aisladas. Una importante aplicación sugerida para está topología es en \'ehículos eléctricos. En la Tabla A 6 se pueden observar los estados de conmutación para los respectivos niveles.

o, ;L +

Fig. 2.19. Estructura de la topología SSPS-MLI.

2.2.3.1.3 MLI basado en fuentes conmutadas en serie (SCSS) (2211231

En esta topología el número de interruptores es menor comparado con el inversor en cascada. La configuración del circuito es bastante simple, tiene una etapa de generación de nivel y una etapa de generación de polaridad. La topología requiere operar con fuentes de voltaje simétricas aisladas, sin embargo no permite realizar el repai1o equitativo de la carga. A pesar de que su estructura es simple no es modular. La Tabla A 7 muestra los estados de conmutación para generar los distintos niveles de voltaje.

40

Ve,_,

·····-··--~---···~------+-----------~-~

Fig. 2.20. Estructura de la topología SCSS-MLI.

2.2.3.1.4 MLI basado en módulos multinivel (MLM) 1241

La topología consiste de una etapa de generación de polaridad y una etapa de generación de nivel. La etapa de generación de nivel consiste en fuentes de entrada CD no aisladas y de interruptores bidireccionales. La estructura requiere de fuentes simétricas para su funcionamiento. Los esfuerzos de voltaje en los interruptores no están distribuidos uniformemente. Los estados de conmutación para esta topología se pueden observar en la Tabla A 8.

Q,

L-s,YL_

S,,YL_ o a v,,,(t!

C.,

L

Fig. 2.21. Estructura de la topología MLM-MLI.

41

2.2.3.1.5 Topología de voltaje reversible (RV) [25J [261

Está topología permite disminuir el número de semiconductores y resuelve los problemas de balanceo de voltaje. La topología requiere de una etapa de generación y una etapa de generación de polaridad. La estructura no requiere de fuentes aisladas para operar. sin embargo no permite operar en configuración asimétrica. Los interruptores de está topología pueden ser unidireccionales. La Tabla A 9 muestra los estados de conmutación para está topología.

s ... V,

s "'

$; v.,,.,rr)

v,. s . ...

S,.

v,, + s,

V3-(rJ ...

s .. V·,

...

s~

Fig. 2.22. Estructura de la topología RV-MLI.

2.2.3.1.6 MLI basada en dos interruptores habilitados para la generación de nivel (2SELG) 12711281

Está topología tiene una etapa de generación de nivel y una de generación de polaridad. La ventaja de está topología es que sólo requiere que dos interruptores conduzcan para generar cualquier ni\'el de voltaje valido, permitiendo bajas pérdidas por conducción. La estructura requiere de fuentes no aisladas para su operación. pero deben de estar en configuración simétrica. La topología requiere de una mezcla de interruptores unidireccionales y bidireccionales. En la Tabla A 1 O se pueden observar las distintas combinaciones de interruptores de potencia que la estructura ocupa para generar los distintos niveles.

42

_J

s;

r

Fig. 2.23. Estructura de la topología 2SELG-MLI.

2.2.3.1.7 Crisscross MLI [29)

Una de las características principales de esta topología es su modularidad. Está topología también requiere de una etapa de generación de polaridad y una etapa de generación de nivel. también requiere de una mezcla de interruptores unidireccionales y bidireccionales. Una de las principales características de esta topología es que permite usar fuentes en simétricas y asimétricas en configuración binaria además de que tiene bajas pérdidas por conducción. La Tabla A 11 muestra los estados de conmutación para esta topología.

Fig. 2.24. Estructura generalizada de la topología Crisscross MU

43

2.2.3.1.8 MLI propuesto en (30]

Está estructura consiste de una conexión en serie de unidades básicas las cuáles son construidas con interruptores unidireccionales y bidireccionales. Cada unidad básica consiste de 2 fuentes de voltaje en CD y tres interruptores. S 1 y S3 son unidireccionales y S2 es bidireccional. Está estructura sólo puede producir niveles de salida de voltaje positivos por lo que requiere de un puente H. Otra característica es que puede operar con fuentes simétricas y asimétricas en configuración binaria. La Tabla A 12 muestra las combinaciones de interruptores para la unidad básica y Tabla A 13 muestra las combinaciones para la topología generalizada.

------- +

1111,te.l

\'' 1 V (} • 1

J' t

S, s, V o t1nile1,2 V º ' ' .

(a) Unidad básica +

1111 llt!, 11 V o.n

(b) Estructura generalizada

Fig. 2.25. Inversor multinivel propuesto en [30] (a) unidad básica. (b) estructura generalizada.

44

2.2.3.1.9 HCMLI propuesto en 131]

Esta topología consiste en un inversor multinivel híbrido en cascada. Está topología consta de unidades básicas y de una unidad de puente H. Las unidades básicas son usadas para crear todos los niveles positivos y consisten de 2 fuentes de CD no aisladas. un diodo y 3 interruptores unidireccionales. El inversor puede operar en configuración simétrica y asimétrica binaria y trinaria. La Tabla A 14 muestra los estados de conmutación para el inversor multinivel de II niveles con fuentes simétricas (Fig. 2.26c) y Tabla A 15 muestra los estados de conmutación para el inversor multinivel de 19 niveles con fuentes asimétricas (Fig. 2.26d).

-t I l u, ___]:, + s f __J r s, 'L___l_

(a) Módulo básico

f • \'de DI ,: 1 ! I T----q-11 ::J--=1-- SI TI lT2

DbB[ <;,·t,-i 'i) •t, T Ebl í ' SJ 'b-é

Eb2 ¡-------'

í

T3 lt

(b) Estrnctun generalizada

f---r1 .. n Dl \2 \"d \"ctc-·

SJ S~ • · T _

(r) 11 nin•les con fuentes simétricas

(d) 19 niveles con fuentes asimétric:H

Fig. 2.26. Inversor HCMLI propuesto en [31]. (a) módulo básico. (b) estructura generalizada. (c) estructura 11 niveles. (d) estructura de 19 niveles.

45

2.2.3.1.10 MLI propuesto en [32)

Esta topología trabaja con el principio del inversor asimétrico en cascada en configuración trinaria. De esta forma la topología toma todas las posibles combinaciones de fuentes de CD de una manera muy sencilla. Las fuentes de la estructura deben ser aisladas. La Fig. 2.27 muestra la configuración de dos fuentes, tres fuentes y finalmente la topología generalizada. Los estados de conmutación correspondientes a la configuración de dos fuentes de voltaje se muestran en la Tabla A 16

E2 E2

rs [6 T7

(a) 2 fuentes DC

El

Ln l

T9

(b) 3 fuentes DC

Fig. 2.27. Inversor multinivel propuesto en [32]

2.2.3.2 Inversores multinivel sin puente H

± (e) topología generalJZada

\ 1

rh \ i !

Estas topologías se distinguen por no utilizar un puente H para generar la polaridad de salida, por su estructura es posible obtener niveles de voltaje tanto positivos como negativos. Debido a que estás topologías no requieren el puente H los dispositivos semiconductores no necesitan especificaciones tan altas de voltaje.

46

2.2.3.2.1 Inversor tipo T ll6J l33J 134J 135)

Aparentemente está topología tiene un puente H. pero revisando los estados de conmutación de la Tabla A 17 es posible notar que no es así. Está topología requiere de una mezcla de interruptores bidireccionales y unidireccionales. Está configuración requiere de fuentes de alimentación en configuración simétrica, debido a que no es posible sintetizar todas las combinaciones aditivas y sustractivas.

Lo, o,

Vao(fl

Fig. 2.28. Estructura de la topología MLI tipo T.

2.2.3.2.2 MLI basado en celdas conmutadas bipolares en cascada (CBSC) 1171

Está topología requiere qué todos los dispositivos semiconductores sean bidireccionales. La estructura está formada por celdas que consisten de una fuente de voltaje e interruptores de potencia (Fig. 2.29). Está topología sólo puede funcionar con una configuración de fuentes simétrica. sin embargo no es necesario que las fuentes estén aisladas. Una de las características principales de esta topología es que tiene bajas pérdidas por conducción. La Tabla A 18 muestra las combinaciones de interruptores necesarias para obtener los distintos niveles de voltaje cuando se utilizan fuentes de alimentación.

47

...r1-Ls2

Vuc.,

...r1Ls, _j,__s,

Vuc.2

o ___A!., __10,

a

V:·r· +

_r1c, __k, v.,.¡t) -

~· ...Je· -

Fig. 2.29. Estructura de la topología CBSC MLI.

2.2.3.2.3 Topología celda empaquetada en U (PUC) (361 (371 (3811391 1401

Cada celda en U consiste de un arreglo de dos semiconductores de potencia y una entrada de nivel de CD que puede proceder de una fuente de voltaje o un capacitar flotante (Fig. 2.30). La topología PUC es muy simple en términos de interconexión. Cada semiconductor de la topología requiere de distintas características de potencia. La estructura requiere de una configuración asimétrica para operar. La Tabla A 19 muestra las combinaciones de interruptores necesarias para formar los distintos niveles.

L_

S9 S1 S5 s., S,

a +VJ0 (t)-o Voc4 Voc.J Voe2 Vc1c,

Fig. 2.30. Estructura de la topología PUC.

Existen topologías muy similares a la PUC. estas se muestran a continuación. Para identificar la estructura simplemente hay que reacomodar las fuentes y los interruptores. Estas topologías se muestran en el Anexo A. [41] [42] [43] [44]

48

2.2.3.2.4 Convertidor multinivel asimétrico híbrido en cascada con fuentes de vol taje aisladas [45)

Como su nombre lo dice está topología es una forma híbrida del inversor multinivel en cascada. cada inversor tiene una fuente de voltaje adicional entre los nodos superiores del puente H. esto permite elevar ligeramente la cantidad de niveles que se pueden generar. Está topología requiere de fuentes asimétricas para su funcionamiento. La Tabla A 20 muestra los estados de conmutación para la estructura mostrada en la Fig. 2.31.

~cg :\

\'d2 l.,•g R

1&1 S21

SJ3,

_J _J

¡-S2:2 S~<J

_J _J

Vdl

Lcg D

Sl 1 Sl:3

_J _J

l'dl !\""

su SH _J _J

Fig. 2.31. Convertidor multinivel asimétrico híbrido en cascada con fuentes de voltaje aisladas.

2.2.3.2.5 MU propuesto en (461

En está topología se pueden sintetizar todas las combinaciones aditivas y sustractivas de las fuentes de entrada en la forma de onda de voltaje de salida. Comparada con las topologías multinivel clásicas, la topología reduce el número de dispositivos de conmutación y las pérdidas por conducción. La topología requiere de fuentes de voltaje aisladas. La topología puede operar con fuentes simétricas o asimétricas en configuración binaria o trinaria. La Tabla A 21 muestra los estados de conmutación para la topología básica.

49

S.' b, S,' b, S,'

_ Vo •

b • AC LOAD

Fig. 2.32. Topología básica propuesta en [46]

AC LOAD

Fig. 2.33. Topología generalizada propuesta en [46]

2.2.3.2.6 MLI propuesto en (47]

Está topología permite manejar fuentes tanto en configuración simétrica como en configuración asimétrica. En está topología las operaciones de conmutación se separan en partes de alta y baja frecuencia. Está topología permite reducir el número de dispositivos de conmutación el número de fuentes y las pérdidas totales. La Tabla A 22 muestra los estados de conmutación de la estructura propuesta cuando se utilizan fuentes simétricas, mientras que la Tabla A 23 muestra los estados de conmutación para la operación simétrica del inversor. La Fig. 2.34 muestra la topología básica de este inversor multinivel.

50

~-------------------

1

'-------------------/ Fig. 2.34. Topología básica propuesta en [ 4 7]

2.2.3.2.7 MLI propuesto en [48J

La topología básica de esta propuesta consiste de dos fuentes de voltaje y dos dispositivos semiconductores unidireccionales, es decir, esta topología utiliza menos interruptores comparada con el inversor multinivel en cascada. La topología puede operar con fuentes simétricas y asimétricas en configuración binaria. En condiciones de operación asimétricas la cantidad de fuentes de voltaje es menor a la de las topologías convencionales. La Tabla A 24 muestra los estados de conmutación para la topología básica del inversor.

\' _[ .t. r,,\ r,\ 1-~ ' ~ ) 11 ! ' 11)

'L~·J r

¡ ,u,

'k .. .t.

' .l!i l' ,1/ 1

' 11' ,,:L~J [,,

1

·---~

L . • tt: ~ \,PJ .. u, -_ - - _- , :/)

1, L;;._-: ___ ' __ ¡ _1~, 1 .

r."\ 1 "-k .. .t. r._\

s ,,

\' J \ 1(1 ,. ,rt

(', r .. '"L~': l

(a) Topología básica

(b) Topología generalizada

Fig. 2.35. Topología básica propuesta en [48]

)1

2.2.3.2.8 Inversor multinivel propuesto en (491

Está topología requiere de un número reducido de dispositivos semiconductores. lo cual permite bajar las pérdidas por conmutación. peso y costo en comparación con los inversores tradicionales. Otra ventaja de esta estructura es su alta capacidad de modularidad. Está estructura permite implementar fuentes simétricas y asimétricas en configuración binaria y trinaria para su operación. La Tabla A 25 muestra los estados de conmutación para el modelo básico (Fig. 2.36a) y la Tabla A 26 muestra los estados para la topología generalizada (Fig. 2.36b ).

(a) l\fodelo básico

'-..1.· \ 1 ~! ' .l 1 _L I 'ºT T

'\ ·-~ \ l ' 1 _L

1 T

í T

(b) estructura generalizada

Fig. 2.36. Modelo básico para la estructura propuesta en [ 49]

2.2.3.2.9 Inversor multinivel propuesto en (SOJ

Este inversor permite tener una configuración de fuentes simétricas no aisladas con un número reducido de interruptores de potencia lo cual puede reducir la complejidad del control. Esta topología se puede extender para generar todos los niveles de voltaje deseados. En está topología dos de los interruptores operan a la frecuencia de la línea, permitiendo reducir las pérdidas de potencia e incrementar la eficiencia. Los estados de conmutación para esta estructura se muestran en la Tabla A 27.

' 1 .......

YOC' +;, 1 y

1

• J..

YDC t :!: ;, 2T

)._ ~'

YDC'.:.. · (n-1) T

t -·-YDC · °': ;,

"T

S"i~ -101 .. a I Se

~ Ts2T

~ TsT

n-2

•

•

•

~. •

T -r- • b s o ' n-1 o-jQ '""1 -;:

Sb r Sd í Fig 2 37 Topología MLI propuesta en f50]

2.2.3.2.1 O Inversor multinivel propuesto en [51]

o +

Y out

52

Está topología permite obtener nueve niveles de voltaje con un menor número de componentes que el inversor en cascada. Esta topología consiste en dos inversores como se muestra en la Fig. 2.38, el inversor en la parte superior está formado por diodos de enclavamiento en una rama y la otra rama es convencional; se utilizan dos fuentes de voltaje en serie para alimentar el inversor en la parte superior. Los estados de conmutación para está topología se muestran en la Tabla A 28.

53

...:....v 1 2 ac

VO:...<I

IOC'!


2.2.3.2.11 Inversor multinivel propuesto en [52)

En esta topología se tienen dos inversores en cascada híbridos con fuentes de voltaje asimétricas. esto permite generar una gran cantidad de niveles con un bajo número de semiconductores y un bajo número de fuentes de voltaje. En la Fig. 2.39 se pueden apreciar que la topología requiere de una combinación de semiconductores unidireccionales y bidireccionales. En la Tabla A 29 se muestran las combinaciones de interruptores necesarias para generar los distintos niveles.

SV,c H~-S~ __ s_s---1-----<

5Vdc l 1 ' _J

- s;1


o

" "

54

2.2.3.2.12 Inversor multinivel propuesto en [53]

Está topología de inversor multinivel no reduce el número de dispositivos de conmutación, sin embargo reduce el número de componentes debido a que no requiere de diodos de enclavamiento o capacitores flotantes (Fig. 2.40). Esta topología es más eficaz para aplicaciones de bajo voltaje con baja distorsión armónica. La Tabla A 30 muestra los estados de conmutación para esta topologfa.

(a) Dos niYeles

<-·n

(b) Cuatro niveles ( (' ) C UlC'O niYeJes

(d) Cinco niYeles

<-U•J --t ü., - -y1 .. --t

(e)~ niYeles (i-j=M-~)

I ig. :2 ..J.(l lmcrsor multini,cl propuesto en l'.'i~]

55

2.2.3.2.13 Inversor multinivel para baja conversión de potencia [161

Este inversor multinivel permite obtener formas de onda de alta calidad y alta eficiencia, por lo que puede ser empleado en aplicaciones de bajo voltaje. En esta estructura el inversor requiere que haya sólo un interruptor encendido a la vez. La Tabla A 31 muestra los estados de conmutación.

A

!· ig _:-+ 1 111, cr,,1on mult1111\cl p:ira ha_1c1 n111\ i..·r·sr<in de pok'11c1;1

2.2.3.2.14 Inversor multinivel de medio puente en cascada propuesto en [54)

Esta topología puede ser utilizada en configuración simétrica y asimétrica. El inversor propuesto tiene algunas ventajas entre ellas bajas pérdidas por conducción y conmutación. La topología requiere de fuentes aisladas para poder operar. La Tabla A 32 muestra los estados de conmutación para el uso de fuentes simétricas y la Tabla A 33 muestra los estados para fuentes asimétricas.

't,Qrl¡] ~·~t::--A ~ ·~x~ sm :~~ :. ~~ e-N

3

~59 510

4 58 Q ~·.L~\.~

(a) Faeate, simétricas 6

56 57 N

.!!.• ~ 6 58

(b) F11ea1es asimétricas

: f-'~ .. ···. <ee_lR

1

1 \¡ \ \ . ·. 1 - S: ~ :~,,_.A: (JU 1 \", - ~ < 1 ·J --,,. 1 • - s,. · .... · 1 1 : ,-.:~ 1

1 --------------

S:m--1 ,--------------kf-~ ·;·:~·: 1 - "·-·"~ •,·. ~ : •. -._ s .. .. 1 ...... _ .....

1 ,·. 1 1

~'.\" ~,. L--------------------

(e) Topología generalizada

I I:...' = --+::' .\lll!dllrél ll1L1!(11lí\ el p!llJlLIC\lé! Cll í ::: __ ( 1

56

2.2.4 Inversores multinivel con transformadores

En esta sección se presentan algunas topologías que utilizan transformadores para la generación de niveles. Una de las desventajas de está topología es que los dispositivos semiconductores deben de operar a altas frecuencias. teniendo algunas pérdidas por conmutación. El funcionamiento de estas topologías es muy parecido al del inversor multinivel en cascada.

2.2.4.1 Inversor en cascada con transformadores de aislamiento 1551

En está topología se tiene una fuente de voltaje que suministra potencia a un determinado número de inversores en puente completo. a la salida de cada uno de estos inversores en puente completo hay un transformador. los devanados secundarios de los transformadores se conectan en serie para obtener el voltaje de salida.

l 1 1 1 r 1 1 1

:; ! :; ;; / j

Vo

Fig. 2.43. Inversor en cascada con transformadores de aislamiento [55]

2.2.4.2 Inversor en cascada con transformador de múltiples devanados 1561

En este inversor multinivel hay un inversor de puente completo que convierte tensión directa a tensión alterna. y tiene un transformador con varios devanados a la salida. las salidas del transformador se conectan a puentes rectificadores para convertir nuevamente a corriente directa. Estas seriales rectificadas se convierten en las fuentes de suministro de un i m·crsor mu I ti ni \e I en cascada.

57

¡

--r-t

+ 1

'j

I ./

/ 1

• 1

Fig. 2.44. Inversor en cascada con transformador de múltiples devanados [56]

2.2.4.3 Topología con transformador de múltiples devanados 1561

Está es otra propuesta de MU [56], el funcionamiento es muy parecido al inversor en cascada con transformador de múltiples devanados, sin embargo en este se optimizan el número de interruptores necesarios para la operación del inversor multinivel.

Vo

Fig. 2.45. Topología con transformador de múltiples devanados [56].

58

2.2.4.4 Topología propuesta en (57]

Está estructura consiste de una sola fuente de CD, algunos transformadores y dispositivos de conmutación. Hay dos dispositivos de conmutación en cada módulo de la estructura propuesta y sólo un módulo con tres interruptores de potencia. En la Tabla A 34 se pueden encontrar los estados de conmutación para generar 9 niveles con está topología.

Fig .246 Configuración de q ni\cles para el imersor propuesto en [57]

(,

e i 1',4 ~ ! s.?1.,J Is,. • .l. -. ...

1

:i: . 1 s.....~

1 J\J\..

'

~T, ~T, ---~r, l. -- L-----1 ·-: ~ 1 •

Fig .2.-l7 Topología generalizada para el inversor propuesto en [57]

59

2.2.5 Topologías que utilizan convertidores CD/CD

Existen topologías de inversores multinivel que utilizan convertidores CD/CD para producir fuentes de alimentación separadas que necesitan algunas topologías de inversores multini\'el. cstús topologías también son susceptibles a pérdidas por conmutación. aun así tienen un alto rendimiento. Otro inconveniente de este tipo de topologías es que el costo se puede elevar considerablemente debido a los convertidores CD/CD.

2.2.5.1 MLI con convertidores CD/CD bidireccionales. (58]

En esta configuración hay una fuente de voltaje que suministra potencia a distintos convertidores CD/CD. estos convertidores tienen tierras de entrada y salida separadas. a la salida de cada convertidor hay un inversor de puente completo; finalmente los inversores de puente completo se conectan en serie funcionando como un inversor multinivel en cascada.

¡-¡ ,.:----."'-. DC

I od'\, ',,

Vo

. l

:; I ,1; 1

T 1 / 1 i

I

• ·-· Fig. 2.48. MU con convertidores CD/CD bidireccionales.

2.2.5.2 MLI con convertidores CD/CD propuesto en (59]

En está topología se pueden generar hasta 63 niveles a partir de pocos componentes. sólo se necesitan 1 O interruptores para la generación de nivel, 4 interruptores para la generación de polaridad y 5 convertidores CD/CD reductores '·buck". La topología utiliza combinaciones de lógica binaria para generar los niveles. La Tabla A 35 muestra las combinaciones para obtener todos los niveles de voltaje con está topología.

60

[ ¡· f •··-LJ-1 . •L.... •• -

l.),,¡I ••

J4" ··,( f ~~~, 1

1-- '17 .,. -' auca. • l i:- - ---

I NOTJ- 1 7 9:0"

1 1~ 7" ,.. I [+aucu-]

!NOTJt - -l~t 94•

~~7 •• t l'auct.sl

l.¡. ¡NOT 1 •¡- Sii'

r~J-, '" .7" Nt I" 7 HZ

--~ LOAD f-

t~~- M4 IL-_ .7. H:I

1

J-,~ ~ -tLJ \1Ll con comert,dore" (_'[) CD propuesto en l59J

2.2.5.3 Inversor multinivel en cascada con capacitores conmutados. [60]

En está topología se propone el uso de unidades o celdas de convertidores CD/CD con capacitores conmutados usadas como sub-inversores multinivel. Está topología permite usar las características de los convertidores CD/CD para incrementar el número de niveles de voltaje de salida sin usar ninguna célula de puente H. En la Fig. 2.50 se muestran la unidad básica y sus modos de carga y descarga; mientras que la estructura simplificada del inversor se muestra en la Fig. 2.51 a, la estructura en cascada se muestra en la Fig. 2.5 lb y finalmente en la Fig. 2.5 lc se muestra la estructura para formar 17 niveles de salida. Los estados de conmutación para la Fig. 2.5 lc se muestran en la Tabla A 36.

ºt;f+ \de T ,,I 'º

- 1 -

c___r-+

\ _D,J 'º de T Sb

,:ff,~ T Sb - 1 -

(a) Unidad básica serie-paralelo (b) Capacilor en modo de descarga (e) Capacitor en modo de carga

1-ig ~ :'fl U111daJ bas,ca, SU'- modos Je carga y descarga de capac1torcs

r;

P~ opa.~frd

SC'C

?, opo.$.td

scc

-+

(a) Estructura simplificada

r:. i... m'*' ,mil

1:. ., •. , ,,f S.14LJ

1:,." Swondwtfl

1:.., ofSMLI

(b) Estructura en cascada

(c) Estructu.-a para 17 niveles

Fig. 2.51. Inversor multinivel con capacitares conmutados. (a) estructura simplificada. (h) estructura en cascada, ( c) estructura para 17 niveles.

61

En la Tabla 2.3 se puede observar un resumen de las ventajas y desventajas de las distintas topologías de inversor multinivel. En la Tabla 2.3 no se incluyen las topologías que operan en base a transformadores o convertidores CD/CD debido a que no hay características que se puedan comparar fácilmente. El símbolo de .. * .. significa que depende si es en operación de configuración simétrica o asimétrica, la letra "O" se refiere a opcional. el símbolo ··-.. significa no disponibk y finalmente la letra .. D .. significa que depende si se usan capacitores o fuentes de voltaje para generar los distintos niveles.

Topología

Característica

Tabla 2.3. Ventajas y limitaciones de las distintas topologías de inversor multinivel.

-5 ~ "' ;.,_

!

~ .~

; "' " e " '-'

"O cr.

-g o

cr.

~ _§

"' 2 -~

"' 5. .ó

.,,. ;:;

-5 ~ ~ 2 c.

"' -g .S e ),! ;:; OIJ

"' ·;¡J ~

~ G q ~

r V, ::n.

1

V: V, u ~

¿ ....l

~ > ~

o ....l lJ.J Vl

__i-,¡

:::i ¿ V, V,

2 ~ 8

o ~

;:; .g s ~ " ci.. :::i ~

:::i ¿ u _:::¡::_

¡::¡~

~ o

'O

~ ~ ,, ci..

:::i ~

fo c.

¡.=

u Vl ID (J

u ::J -º'"-

o 'O

~ o "' ·5

~~ "' ,:¡ >

::: ::: V", :~ .g .g

-~ ~ o :r.

~ f3 o e u ,,

'° :!.,

~ "' :::, c. 2 c.

....l

~

r-.,,. ;::;

~ = i5. e ci..

¿

oc .,,. ;:;

"/,

~ c.. [

~

°' .,,. ;:;

"' 5 c. e:;

o. ¿

o •r,

;:;

~ g_ e o.

~

~

"' ~ c. e:;

c.. ....l ¿

r, •r,

::;

"'

! c.

~

"' •r,

;:;

~ ~ c.. e o.

~

-~ ~ ;:; "5 c.

" -o e ·2 "' " ~ 8

.,,. •r.

;::; ~ 3 ,:::;; ;r, ..... ':.J

;;;;. :::

~ 2 c. c.

¿ ~

Requiere una sola fuente de suministro No! Sí I Sí Si I No I No I No I D I D I D I No I No I No I No I D I D I No No No I No I No I No I D I No I No I D I D I No

Requiere de varias fuentes de suministro Si ! No I No I No Si Sí Sí I D I D I D I Sí Sí Sí Sí I D I D I Si Sí Sí I Sí I Si Si I D I Si Si D I D Sí

Si I No I No I No Si Sí Si I No I No I No I Sí Sí Sí Sí I No I No I Si Si Sí I No I Si Si I No I Si Si No I No I Sí Requiere de füentes aisladas de entrada

Requiere de fuentes no aisladas de entrada

Requiere de füentes simétricas

No i No I No I No I No I No I No I Si I Sí I Sí I No I Sí I Sí I No I Sí I Si I No

O ! Sí I Sí Si O I O I Si I Sí I Sí I Sí I O I O I O I No I Sí I Sí I No

Si No Si Si Si Sí Sit _ _?i Si Sí Si

O O O O Si No No Si Si O No

Permite implementar fuentes simétricas Si I No I No No Si Si Si I Si I Sí I Sí Si I Sí Sí No I Si I Sí I No No Sí I Si I Si I Si I Si I Nl, 1 No I Si I Si I Si

Requiere de fuentes asimétricas O ! No I No No o o No I No I No I No I O I O I O I Sí I No I No I Si I Si I Sí I O I O I O I Nl1 1 Si J Si No I No i O

~~ ~~---~.!._+No No No No Si i Sí Sí Si No No Si --~___1_5_~_5i_tl-~rro I_Üs, Pcm~itc implementar fuentes asim.:tricas en . . . .. .. [ .. ! .. . 1 .. I .. .. . 1

conhgurac1on bmana ..... ___ S1 ! No No No S1 S1 1 No No No No S1 ¡ S1 S1 No No No No No i S1 No l S1 S1 d No I No •

- -------- ---+-~Ll_~l~-·-Permite implementar fi1entcs asimétricas No No

No

No; Si ··-·-··--+---·--

NP i NP

Permite implementar fuentes asimétricas en -r ¡ ! 1 ! 1 1 l ! ¡ ] 1

configuración trinaría . -·--·--- Si !--~-'!_ !'l<.1_ ~_J':J-~_ -~'~J_r::!_~ _i'il:1_ No No No f-No Si Sí No No No No I Si _ _!:'l_!_~

1! __ ~~-~~-t J-J!,_(~_l,_¡~,!~~'j No-~~

I Repano equ1tallvo de carga o ¡ No No No Si* Si [ No No No No _ 1 No No No ! - - - 1 - - 1

ílajas pérdidas por conducción N ! s· s· s· _ i _ s· s· 11

_ 1 s· ! 1 • O r . 1 • 1 . 1 1 . 1 • 1 . 1 1 1 1

istructura modular ----·-----·-·---·- Si No No -~<:'__ _5_i_ No [ No _ _5i_ No No Si-~ No I_No I Si I Si j__Si_J Si Si T

Si J Si

l:structura simple Si No No NP Si No Si Si Si Si No ! Si Sí No Si Si Si Si No I No Si Requiere de distintas espcci licaciones en los , ,

1

~~-- _t'-!''[Nl,j!'J_llj 1'Jllj1'J(1

Si Si , Nn L_No Si I Si

i

No

NP

interruptores de potencia en generación ele nivel 1) j No No No Si* Si* i Si Si No Si Si Si Si Sí No Si Si Si Si Si j Si Si* Si I Si I Si Si Nl1 i Si 1 -i-- . ,-

~ ¡-"Flº _tse) N<> F IN<> s; s; s; No s; s; ' s; N<> N<> 1 s, r No I s,i_s,4 "" L s, N<> s; Si

Requiere de scmicond. uctores unidireccionales . 1 s· ;··• ... N .. N· ..... N s·_ s· : s· S~ s· s· s· s· s· s· s· N s· s· ! N S I S j S J S ' S , S s· s· s· _____ • 1 ; '--~'- ._o o . 1 ---~ • 1 I . 1 • 1 • 1 • 1 • 1 . 1 . 1 o . 1 . 1 o I j _ 1 ~

1

___ 1 ¡ ~--r _ _l__ . 1 . 1 . 1

;~;;;~;';;:';,,~~'~:~,~~~ '""""'"' '"''"is,¡ J',; s; s; NJs, -'Cl_S, N<> __ _ N,, 1 N,,_ N" _ .. - [ l 1 · ! i ~ ,

--~,-Requiere de interruptores lmlireccionalcs No ! Si

r -----~~-~- -+----

62

63

3 Capítulo 3. Descripción de las topologías propuestas.

En este capítulo se describen las distintas propuestas de topologías de inversor multinivel. Todas

las topologías planteadas son para inversores multinivel monofásicos. Estas topologías requieren

de fuentes separadas para funcionar lo que las hace ideales para operar con fuentes de energía

renovables.

La primera propuesta de topología permite seleccionar el número de niveles. la tolerancia fallas y

realizar una descarga controlada de las baterías en base al voltaje suministrado por las distintas

fuentes de generación. Está topología está formada por una etapa de generación de nivel y una

etapa de generación de polaridad.

La segunda propuesta es una topología generalizada con un menor número de componentes que las topologías tradicionales y que permite obtener una mayor cantidad de niveles cuando se compara

con las topologías tradicionales y mejorando con ello la calidad de la señal de salida. Está topología

está formada por una etapa de generación de nivel y una etapa de generación de polaridad.

Para lograr una mejor calidad en la forma de onda de salida se realizó una tercera propuesta de

topología. esta estructura generalizada permite mejorar la cantidad de niveles en relación con el

número de componentes. a diferencia de la primera y la segunda propuesta no requiere de un puente

H para la generación de polaridad.

Finalmente se hace una cuarta propuesta de topología. está consiste en una variante de la tercera

propuesta a la cual se agrega un puente H. esto permite aumentar considerablemente el número de

niveles de la tercer propuesta y mejorar aún más la relación entre el número de niveles y el número

de componentes. y por lo tanto la calidad de la señal de salida.

64

3.1 Propuesta de inversor multinivel I

3.1.1 Estructura del inversor

El inversor está formado por un conjunto de 12 células, cada célula a su vez está formada por un dispositivo semiconductor y una fuente de voltaje o suministro de energía en serie con él dispositivo semiconductor (Fig. 3 .1 ).

El suministro de energía cómo se mencionó anteriormente puede proceder de fuentes de energía renovables o de energía almacenada en baterías.

La estructura completa del inversor se muestra en la Fig. 3.2, en donde es posible observar que las conexiones del inversor se asemejan a una estructura cúbica, donde cada célula se ubica en un borde del cubo. La referencia de voltaje se ubica en el nodo en el que se unen las células A 1, A2 y A3; mientras que la salida de voltaje se ubica en el nodo en el que se unen las células Cl, C2 y C3.

De la Fig. 3.2 es posible notar que para obtener los distintos niveles de voltaje de salida del inversor se pueden seguir 18 rutas diferentes, estás rutas se enlistan en la Tabla 3.1.

··· .... ~···.ª.···· .. ··· ..... ,:, 1 ·e,.· ·... 1 .....

}, 1 o I !: '¡ ./

, J. ~J, '_ ,:~~:·1 .,. ... ~

' .·Al.

lig 3 . .2 [·,;tructura del irn crsoí propuesto

Tabla 3.1. Trayectorias para la generación de nivel de salida de voltaje.

) Trayectoria I Voltaje de salida : 1 , Al+Bl+C3

i -----~

12 Al+B2+Cl

i 3 A2+B3+CI f----------------- ---------------------------1 4 i A2+B4+C2

l s I A3+Bs+c2 1

---------,

1 !6 A3+B6+C3

17 Al+B2-B3+B4+C2 rl 18 Al+B2-B3+B4-B5+B6+C3 ,

9 Al +B I-B6+B5+C2

J 10 Al +B 1-B6+B5-B4+B3+CI '

1 1 A2+B3-B2+B 1 +C3

l 12 A2+B3-B2+B 1-B6+B5+C2

13 A2+B4-B5+B6+C3 ---···-·----···--···-···

14 A2+B4-B5+B6-B 1 +B2+C 1

15 A3+B5-B4+B3+CI rl 1 16 A3+B5-B4+B3-B2+B 1 +C3 _

-~--

i 17 A3+B6-Bl+B2+CI

1 18 A3+B6-B 1 +B2-B3+B4+C2 ------

65

De acuerdo a la Tabla 3.1. para obtener un voltaje de salida se tienen 18 rutas o estados posibles.

cada ruta atraviesa un número diferente de células. lo cual provoca que la caída de tensión debido

a la no idealidad de los semiconductores sea diferente para cada trayectoria [ 17].

Debido a la estructura del inversor mostrada en la Fig. 3.2 y a las trayectorias mostradas en la

Tabla 3.1 se puede notar que las células marcadas con la letra B requieren tener semiconductores bidireccionales lo cual incrementa el costo del inversor debido a que se requiere una mayor cantidad

de semi conductores [ 3].

3.1.2 Manejo del número de niveles, tolerancia a fallas y balance de carga de baterías

Cómo ya se mencionó anteriormente el número de niveles, la tolerancia a fallas y el balance de

carga se determina en base al voltaje suministrado por las fuentes de generación. La elección entre

un mayor número de niveles o una mayor tolerancia a fallas dependerá de la aplicación final del

inversor. Para explicar el funcionamiento del inversor se manejaran distintas configuraciones:

66

3.1.2.1 Configuración de 7 niveles de salida con alta tolerancia a fallas

Para ejemplificar el funcionamiento con esta configuración se necesita que los voltajes en las células sean los valores mostrados en la Tabla 3.2, cabe señalar que estos no son los únicos valores que pueden tomar las fuentes para lograr el funcionamiento de esta configuración.

Tabla_'-~ Valores para e_¡empltfü:ar la configurac1ón de 7 111\elcs de salida con alta tokrnnc1a a l'alh,

Célula Al A2 A3 Bl 82 83 84 B5 86 Cl C2 C3 Voltaje de Vdc Vdc Vdc Vdc Vdc Vdc 2Vdc 2Vdc Vdc Vdc 3Vdc 3Vdc la fuente

Con la combinación de los valores mostrados en la Tabla 3.2 y a las trayectorias de la Tabla 3.1, se pueden obtener 3 niveles de salida para el inversor (6 trayectorias diferentes para cada nivel):

• Primer nivel V0 = 3Vnc

• Segundo nivel V0 = SVnc

• Tercer nivel V0 = 6Vnc

Es notorio que los valores de salida son positivos requiriendo que se conecte un puente H al inversor (Fig. 3.3) para lograr 6 niveles y se requeriría cerrar los semiconductores de la parte superior o inferior del puente H para lograr el nivel de voltaje de cero volts, dando un total de 7 niveles.

También es notorio que los escalones no son de la misma amplitud, sin embargo de acuerdo a [ 61] la distorsión armónica es menor.

Fir1 3 3 lmplcrnL·ntación del puente 11 en el imersor propuesto

67

En la Tabla 3.3 se muestran las 6 trayectorias posibles para cada nivel y que células están activas

( 1 ·s) o inactivas ((J"s) en cada nivel. En la Tabla 3.3 se puede observar que hay redundancia para

la salida de voltaje de cada nivel esto se debe a las 6 trayectorias posibles. está redundancia hace

posible tener una alta tolerancia a fallas y permite controlar o balancear la carga de las baterías.

Los recuadros dobles de la Tabla 3.3 indican que si falla la célula C I o la célula C3 habría una falla

parcial en el inversor, ya que se perdería el nivel de V¡i = 3V0 c y el nivel de Vc) = SVoc- mientras

que una falla en la célula C2 (recuadro triple) provocaría la falla total del inversor debido a que la

falla se da en el voltaje más alto.

Tabla 3.3. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 7 niveles con alta tolerancia a fallas.

Nivel \!, = 3Vvc V = 6V0 ;

Célula 3 ', 6 6 1 2 i 3 4 5 ¡ 6

Al o o o o i 1 1 o o o 1 o !Q o 1 o

o 1 o o o o o o 1

o o o 83 o o o o o 1

84 o 'O o o 1 o 1 o o 1

85 o o 'O o o o o o o 86 o o ¡O o o o o o ' o CI o o o o o o o o o o o o

(2 o o o o o o o o o o 'Ü o ---·· . ···---··--·- ··---·-·····-·--···----,-··-----····--

C3 o o o o o o 1 1 o o o o o o

3.1.2.2 Configuración de 13 niveles de salida con media tolerancia a fallas

Para ejemplificar el funcionamiento con esta configuración se necesita que los voltajes en las

células sean los valores mostrados en la Tabla 3.4, cabe señalar que estos no son los únicos valores

que pueden tomar las fuentes para lograr el funcionamiento de esta configuración.

Tabla 3.4. Valores para la configuración de 13 niveles de salida con media tolerancia a fallas

!Célula Al IA2 AJ 81 82 83 84 85 186 lc1 C2 !C3] 1---------+---+-------+----I---+----+---+------- - --~---- • ---->-------+----------. 1

1

Voltaje de Vdc I Vdc Vdc Vdc 2Vdc Vdc 2Vdc Vdc '¡ 2Vdc I Vdc Vdc ¡ Vdc :

1

1 1 .

i la fuente 1 ! , 1

68

Con la combinación de los valores mostrados en la Tabla 3.4 y a las trayectorias de la Tabla 3.1. se pueden obtener 6 niveles de salida para el inversor (3 trayectorias diferentes para cada nivel):

• Primer nivel V0 = Voc

• Segundo nivel t.,;) = 2V0 c

• Tercer nivel t,,;J = 3V0 c

• Cuai1o nivel t.,;) = 4V0 c

• Quinto nivel V¡¡ = 5V0 c

• Sexto nivel V0 = 6V0 c

Al igual que en la primer configuración los valores de salida son positivos requiriendo que se conecte un puente H al inversor y se requeriría cerrar los semiconductores de la parte superior o inferior del puente H para lograr el nivel de voltaje de cero volts. dando un total de 13 niveles.

En la Tabla 3.5 se muestran las 3 trayectorias posibles para cada nivel y que células están activas ( J "s) o inactivas (()"s) en cada nivel. Al igual que en la primer configuración se puede observar que hay redundancia, sin embargo está vez la redundancia no es tan grande y sólo permite tener una mediana tolerancia a fallas, aun así se permite controlar o balancear la carga de las baterías: y

también se logra disminuir ligeramente la distorsión armónica ya que se tiene un mayor número de niveles. Los recuadros dobles de la Tabla 3.5 indican que si falla la célula B l, 83 o 85 habría una falla parcial en el inversor. ya que se perdería el nivel más bajo de voltaje de salida t.,;) = Vnc· mientras que una falla en las células 82, 84 o 86 (recuadro triple) provocaría la falla total del inversor debido a que esta se da en el nivel de voltaje más alto.

Tabla 3.5. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 13 niveles con mediana tolerancia a fallas.

Nivel 11<, = Vnc V¡, = 2Vvc Va = 3Voc V0 = 4V0 r: V¡, === 5 Vnc V¡, = 6 V1)(:

Trayectorias para cada nivel

Célula 1 2 3 1 2 3 1 3 1 2 3 1 2 3 1 2 3

al 1 o o 1 o o o o o o a2 o 1 I o

1 o 1 1 o o o

a3 o o ' 1 o o o o o o

bl 1 1 1 1 o o o o 1 o 1 1 -·- -·· ---------------·.

b2 o 1 o o o 1 o 1 1 1 1

b3 1 1 1 o 1 1 o o 1 o 1 -- ,---+

b4 o 1 o o 1 o o o o o 1 1

bS 1 1 '

1 1 o 1 o o 1 o b6 _ 1 _ 1 _ ·- O_ 1 o o o o o o o 1 o

-- - --· -

o 1 o 1 o 1 o o o o c2 o 1 o 1 o o o o 1 1 o

-----· ·-···-·····-·-····---

c3 o o 1 o 1 i o 1 o o 1 o 1 o 1 o

69

3.1.2.3 Configuración de 19 niveles de salida con baja tolerancia a fallas

Para ejemplificar el funcionamiento con esta configuración se necesita que los voltajes en las células sean los valores mostrados en la Tabla 3.6, cabe señalar que estos no son los únicos valores que pueden tomar las fuentes para lograr el funcionamiento de esta configuración.

Tabla 3.6. Valores para la configuración de 19 niveles de salida con baja tolerancia a fallas.

Célula Al A2 A3 BI I B2 B3 B4 I B5 I B6 CI ] C2 C' .)

Voltaje Vdc Vdc Vdc Vdc l 5Vdc 4Vdc 3Vdc ! 5Vdc ¡ 2vdc 3Vdc l Vdc Vdc de la 1

1

1 1

___ J···-----fuente 1 1

! 1 1 . . _ ___L_ ___

Con la combinación de los valores mostrados en la Tabla 3.6 y a las trayectorias de la Tabla 3.1. se pueden obtener 9 niveles de salida para el inversor (2 trayectorias diferentes para cada nivel):

• Primer nivel v;) = V0 c

• Segundo nivel V0 = 2V0 c

• Tercer nivel V¡) = 3V0 c

• Cuarto nivel V¡¡ = 4V0 c

• Quinto nivel ¡,,;) = SV0 c

• Sexto nivel V0 = 6V0 c

• Séptimo nivel V0 = 7V0 c

• Octavo nivel v;J = 8V0 c

• Noveno nivel V0 = 9V0 c

Al igual que en la primer configuración los valores de salida son positivos requiriendo que se conecte un puente H al inversor, dando un total de 19 niveles.

En la Tabla 3.7 se muestran las 2 trayectorias posibles para cada nivel y que células están acti\'as o inactivas en cada nivel. Se puede observar que la redundancia para esta configuración es menor. sin embargo se tiene un mayor número de niveles lo que permitiría tener una menor distorsión armónica. está configuración también permite que siga habiendo una ligera tolerancia a fallas y por lo tanto algo de balance de carga. Los recuadros amarillos de la Tabla 3. 7 indican las fallas parciales en el inversor. mientras que los recuadros rojos indican la falla total del inversor debido a que la falla se da en el nivel de voltaje más alto.

1

... .J

70

Tabla 3.7. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 19 niveles con baja tolerancia a fallas.

Nivel Voc 2V0 ; 3Voc 4V0 · SVoc 6V0 c: 7Vnc BVnc 9Vnc Trayectorias para cada nivel

Célula li 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 al o ' o 1 1 o o o o o o o o 1 1 o o a2 1 1 Ü I Ü o o 1 1 o o o o 1 o o o

--··-·· .. ·--······--- - __ _j __

o I o o o 1 o o o o 1 1 o o o o 1 1

t ' bl 1 o 1 o o o 1 1 o 1 o 1 o 1 o o o

---- . b2 1 o o 1 o 1 o 1 o o 1 o 1 1 o o

···········<······

b3 1 o o o 1 1 1 o o 1 o o o ------

o o o 1 o 1 o 1 o o o o 1 o o 1 o 1 1 o

············-··

o 1 o o 1 o 1 o 1 o 1 o o

el o o o o o o o o o o o o 1 ························- -

c2 o o o o o o 1 '

1 1 1 1 1 o o o o c3 1 1 1 1 1 o o o o o o o o o o

3.1.2.4 Configuración de 25 niveles de salida sin tolerancia a fallas

Para ejemplificar el funcionamiento con esta configuración se necesita que los voltajes en las

células sean los valores mostrados en la Tabla 3.8, cabe señalar que estos no son los únicos valores

que pueden tomar las fuentes para lograr el funcionamiento de esta configuración.

Tabla 3.8. Valores para la configuración de 25 niveles de salida sin tolerancia a fallas

[ Célula Al A2 A3 81 1 82 83 84 !

85 1 86 Cl I C2 c-:;----i t--.J~I

I Voltaje Vdc 2Vdc 3Vdc Vdc l 2Vdc 3Vdc 4Vdc 5Vdc 1 6Vdc 3Vdc ! 2Vdc Vdc 1

I de la i '

1 fuente 1

! i 1 :

Con la combinación de los valores mostrados en la Tabla 3.8 y a las trayectorias de la Tabla 3.1.

se pueden obtener hasta 12 niveles de salida para el inversor sin embargo en está ocasión sólo

algunos niveles presentan rutas repetidas:

• Primer nivel v;) = 2V0 c

• Segundo nivel v;) = 3V0 c

• Tercer nivel V0 = 4V0 c

• Cuarto nivel v;) = SV0 c

!

' ' !

71

• Quinto nivel V¡¡ = 6V0 c

• Sexto nivel V¡J = 7V0 c

• Séptimo nivel Va = 8V0 c

• Octavo nivel Va = 9Voc

• Noveno nivel Vci = 10V0 c

• Décimo nivel Va = 11V0 c

• Noveno nivel Va = 12V0 c

• Doceavo nivel V¡¡ = 13V0 c

Al igual que en la primer configuración los valores de salida son positivos requiriendo que se conecte un puente H al inversor. dando un total de 25 niveles. En el listado anterior se puede apreciar que el primer nivel comienza con un voltaje de salida de Va = 2V0 c y termina con Vc1 = 13V0 c, sin embargo de acuerdo a [61] la distorsión armónica es menor. Es importante señalar que existen combinaciones en las fuentes de voltaje que permiten lograr que el primer nivel empiece en Vc) = V0 c y el último nivel en Va = l 2V0 c, o bien hay combinaciones con las que se puede lograr que el voltaje del doceavo nivel sea más alto por ejemplo: V0 = 14Vnc· el inconveniente es que no todos los escalones serian de la misma amplitud.

En la Tabla 3.9 se muestra que células están activas o inactivas en cada nivel para los voltajes especificados en la Tabla 3.8. Se puede observar que sólo hay redundancia para algunos niveles en esta configuración limitando considerablemente la tolerancia a fallas. sin embargo se tiene un mayor número de niveles lo que permitiría tener todavía una menor distorsión armónica.

Tabla 3.9. Representación con lógica combinacional para las trayectorias y niveles de voltaje de salida para la configuración de 25 niveles sin tolerancia a fallas.

Nivel

Célula 2Voc 3Vvc 4Voc SV¡)C 6Vnc 7VDc 8Voc 9VDc 10Vl)C 11 Vvc 12V0 c 13Vnc

al 1 1 1 o 1 1 o o 1 o: o 010 o o o o o --·-···

1 O [ 1

-r------------·- ----- I·

a2 o o o 1 o o 1 1 o 1 o o o 1 o o , ............................ ·····-··- ........ ----···-- ·-·····--- -·---- -·----------l'O a3 o o o o o o o o o o¡ 1 1 1 o 1 1

- -- 1---- ---- f-- ·- ' -

bl 1 1 1 1 o o 1 o o _o+ 1_ o!o o o 1 1 1 ...... . .... ·····- f---·---

oi b2 o o o 1 1 1 1 o 1 o '

1 o o o 1 1 1 .. -

b3 o 1 o 1 1 o 1 o 1 1 1 1 1 o ' o 1 o o 1 o b4 o 1 o o 1 o o 1 1 o! 1 0: 1 1 o 1 1 o

·----····- -·--·----·- ···- ·--------···-- -··-··--·······

bS 1 1 o 1 o o o o 1 o 1 1 1 ' 1 1 o 1 o o ·-·

b6 1 1 o 1 o o o o 1 o 1 o o i 1 o 1 1 1 1

el o 1 o o o 1 o o o 1 o o o 1 o 1 o 1 ·---·-··--------- ----···- -······--·- ·- -i-T o ------------~-----

c2 1 o o 1 1 o o 1 o o o o o o 1 o c3 o o 1 o o o 1 o 1 o 1 o 1 o 1 o o o

72

3.1.2.5 Expansión de la estructura del inversor

Al igual que los inversores tradicionales de 3 niveles que se conectan en serie para formar la topología del inversor multinivel en cascada, la topología propuesta también se puede conectar en serie para incrementar aún más el número de niveles (Fig. 3.4); aunque se dificultaría en cierta forma el control del inversor. Con esta relativa facilidad de expansión de la estructura del inversor se podría tener una gran cantidad de niveles con una buena tolerancia a fallas; por ejemplo se podría tener dos inversores conectados en serie en configuración de 13 niveles de salida con media tolerancia a fallas para obtener 25 niveles de salida (25 niveles en lugar de 26 niveles ya que el nivel de O no contribuye para aumentar un nivel) con una buena tolerancia a fallas.

En la Fig. 3.4 es posible observar cómo podría conectarse el puente H en el inversor en cascada, es notorio que sólo se necesita de un puente H.

f 1g .34 Lxpansión del Íll\crsor rnult1111,cl.

73

3.1.3 Control del inversor

3.1.3.1 Tolerancia a fallas y descarga de las baterías

Se creó un algoritmo para manejar la tolerancia a fallas y el balance de carga ( Fig. 3 .5 ). e I algoritmo empieza por revisar si hay células con falla. si hay fallas se marca la célula con falla. Posteriormente se revisa el porcentaje de carga de cada batería de cada célula: a continuación se promedian los porcentajes de carga para cada trayectoria de cada nivel. si el promedio de porcentaje de carga para una trayectoria es el máximo se revisa si tiene alguna célula con falla. si no hay falla se utiliza esta trayectoria para la generación del nivel de voltaje, si hay falla se escoge la siguiente trayectoria con mayor porcentaje de carga y así sucesivamente.

Inicio

Revisa si hay fallas

en alguna célula

No

Revisa la carga de la

batería de cada célula

Promedia los

porcentajes de carga

para las trayectorias

de cada nivel

Marca la célula con falla

14-----------------------·

s,

No

U ti liza la trayectoria para generar el nivel

Espera para revisar ~¡ la trayectoria con

No el promedio de

Si-+

carga más alto tiene falla

Descarta esta trayectoria

Verifica la ~igu1ente

trr1yectoria con el

promedio m;is alto

1

1-------J

Fig. 3.5. Algoritmo para el manejo de fallas y descarga controlada de las baterías.

74

3. 1.3.2 Simulación del inversor mediante Simulink

Se implementó el inversor en sus distintas configuraciones, así como el algoritmo para descarga controlada de las baterías y manejo de fallas en Simulink.

Para elegir cuando se ocupa cada nivel en el inversor, se utilizó una técnica de control con conmutación a frecuencia fundamental se seleccionó está técnica de control debido a que simplemente se tiene que activar el nivel en el momento oportuno, es decir, cuando la amplitud de una señal de referencia rebasa cada nivel establecido, también se seleccionó está técnica debido a que la gran cantidad de niveles del inversor permite minimizar la distorsión armónica, de tal forma que no se requiera de un control PWM que aparte de ser más complicado provoca pérdidas debido a la conmutación de los dispositivos semiconductores.

Las fallas que podrían ocurrir en cada célula consisten en un posible corto circuito o bien en una desconexión, estás fallas se pueden simular fácilmente en Simulink mediante interruptores, mientras que su detección se hace por medio del monitoreo del voltaje y la corriente de salida de cada batería. La falla se guarda en un vector de fallas, en donde cada posición en el vector representa una de las células, la célula con falla toma un valor de un l lógico; por ejemplo la Fig. 3.6 muestra una falla en la célula 84. Hay un vector de fallas para cortos circuitos y un vector de fallas para desconexiones, estos dos vectores se fusionan en un solo vector aplicando el operador lógico OR.

.:~1 H.2 .~.3 E,1 B.:: E,3 B4 EE, E,6 = 1 o o o o o o 1 o o o o o J

l 1g ' 6 Vector de follas. )

Al igual que las fallas, los porcentajes de carga también se guardan en un vector, las trayectorias de la Tabla 3.3, Tabla 3.5, Tabla 3.7, Tabla 3.9 se guardan en una matriz. Las columnas de la matriz representan la célula y las filas representan las trayectorias. El valor de los elementos de cada fila de la matriz de trayectorias determina si una célula se ocupa en la trayectoria (un O indica que la célula correspondiente no sé ocupa, mientras un 1 indica que la célula se ocupa). Cómo ejemplo se puede observar la Fig. 3. 7 correspondiente a la configuración de 13 niveles con mediana tolerancia a falJas.

Para detectar la falla en una trayectoria se utiliza el operador lógico NANO entre el vector de fallas y cada fila de la matriz de trayectorias. Si la salida del operador NAND en todos los elementos del vector resultante es 1 es posible utilizar dicha trayectoria para cada nivel (Tabla 3.10), es decir, este resultado da la autorización para activar determinado nivel.

Si todas las filas (trayectorias) para cada nivel proporcionan un vector resultante con el valor de sus elementos igual a 1, entonces se revisa el porcentaje de carga promedio para cada trayectoria.

75

.;1 t-11.L ,, :J 81 ~.2 83 E,4 35 86 Cl ¡--; C3 M._1 _L

1 o o 1 o 1 1 1 1 1 o o } Filas correspondientes a las o 1 o 1 1 1 o 1 1 o 1 o

o o 1 1 1 1 1 1 o o o 1 trayectorias del primer nivel

1 o o 1 o o o 1 1 o 1 o } Filas correspondientes a las o 1 o 1 1 1 o o o o o 1 o o 1 o o 1 1 1 o 1 o o trayectorias del segundo nivel

1 o o 1 o o o o o o o 1 } FUas correspondientes a las o 1 o o o 1 o o o 1 o o

o o 1 o o o o 1 o o 1 o trayectorias del tercer nivel

1 o o o 1 o o o o 1 o o

}} Filas correspondientes a las o 1 o o o o 1 o o o 1 o

o o 1 o o o o o 1 o o 1 trayectorias del cuarto nivel

1 o o o 1 1 1 o o o 1 o Filas correspondientes a las o 1 o o o o 1 1 1 o o 1 trayectorias del quinto nivel o o 1 1 1 o o o 1 1 o o

1 o o o 1 1 1 1 1 o o 1 } Filas correspondientes a las o 1 o 1 1 o 1 1 1 1 o o trayectorias del sexto nivel o o 1 1 1 1 1 o 1 o 1 o

11g 3.7. fVlatriz cnrrespond1entc a la con1íguracion de I J 111velcs con mediana tolerancia a follas

Tabla_'- 1 () 1 ahla de\ crdad para detectar una falla en una tran:ctoria

Hay falla en la célula Se ocuoa la célula en la trayectoria Salida o o 1 o 1 1 1 o 1 1 l o

Finalmente, se elige la trayectoria con el mayor promedio de carga para generar el nivel de voltaje. Una vez que se comienzan a descargar las baterías se toma en cuenta una ligera histéresis en la descarga para dar un pequeño rango de descarga, en lugar de que se ocupe inmediatamente otra trayectoria cuando el promedio de porcentaje de carga ya no sea el máximo, el manejo en la descarga de baterías deseado se puede obseivar en ]a Fig. 3.8.

%Carga Bateria 2 \..~

%Ca,ga Bateda 1 "

=··:,Car·ga Bate(a 3 ___ _ \

l· 1g 3 8 rv1ane_jo de descarga de baterías deseado.

Para simular el funcionamiento del inversor se utilizó una carga resistiva en la cual pudiera observarse ]os distintos niveles de voltaje, ]a carga resistiva era de gran magnitud de tal forma que gastará una gran cantidad de corriente para que las baterías se descargaran de manera relativamente rápida y así se pudiera evitar hacer una simulación demasiado larga.

76

Se realizó la simulación de cada una de las configuraciones propuestas, para cada simulación se obtuvo la distorsión armónica total del inversor con falla y sin falla, estos resultados se verán en el siguiente capítulo.

3.2 Propuesta de inversor multinivel II

Se identificó que la topología presentada en la sección anterior podía ser mejorada ya que la propuesta ocupaba un número considerable de fuentes de voltaje lo cual incrementarla considerablemente el costo a pesar de que el número de dispositivos semiconductores era reducido. La propuesta II permite tener un gran número de niveles, sin embargo, se sacrifica la tolerancia a fallas del sistema. Esta solución podría utilizarse en sistemas de baja y media potencia.

3.2.1 Estructura generaliuda de la propuesta de inversor multinivel II

La segunda propuesta de inversor multinivel presentada en este trabajo se basa en estructuras de prismas poligonales, cómo se puede observar en la Fig. 3.9. El número de lados de estas estructuras poligonales depende del número de fuentes que se utilicen. La vista en dos dimensiones de la segunda topología propuesta se puede observar en la Fig. 3.1 O, la topología generalizada se puede ver en la Fig. 3. IO(e). Está topología requiere de fuentes aisladas para su operación. Los interruptores en la parte inferior están denotados por la letra L mientras que en la parte superior se denotan con la letra U. Es importante señalar que para un número de fuentes impar hay dos posibles formas de conexión por ejemplo para tres fuentes se puede usar la Fig. 3. IO(b) y la Fig. 3. IO(c).

V3

V5

Vl

1

)- ----

,,40,-""-----< ll - --

(a) Tres fuentes (b) Cuatro fuentes (e) Cinco fuentes

77

Ul U) UJ

Q] a Ql o. +-l.odli- n Vl V2 Vl \17 v_;

a: 04 Q.:, d·

Ll l.2 L3

(a) dos fuentes (e) tres fuentes

Ul U2 UJ Ul U2 U3 U4

01 a 01 ,1

Vl V2 VJ ri Vl V2 VJ V4 ri Q e o

Ll L2 l.l ll l2 L3 L4

(b) tres fuentes (d) cuatro fuentes

SU! SU2 Un- SUn

()] ().

Vn-1 \In ri G

VI V2

SLI SL) Ln- )Ln

(e) n fuentes

Fig. 3.1 O. Vista en dos dimensiones de la segunda propuesta de topología multinivel (a) con dos fuentes de voltaje. (b) y (c) con tres fuentes de voltaje. (d) con cuatro fuentes de voltaje. (e)

topología generalizada.

De acuerdo a la Fig. 3.9 y a la Fig. 3.1 O se puede observar que por cada fuente de voltaje se necesita de 2 interruptores.

N 2xn

Donde:

n: número de fuentes

N: Número de interruptores

Para n par el número de combinaciones posibles está dado por:

78

Mientras que paran impar el número de combinaciones posibles está dado por:

(

(n+l)/2 )

sil = I i - 2(1t-l)/Z

t=l

En la Tabla 3.11 se muestran las diferentes combinaciones de interruptores para lograr los niveles de voltaje para n = 3.

Tabla 3.11. Tabla de conmutación para la topología propuesta con 11 _-{

0nterruptores encendidos ! Nivel de voltaje • UI VI Ll

~------··-·---------·----·

U2.L3 r-- U3. L2 ~. ----------~--·-·-------

Vl+V2-V3

La Tabla 3.12 muestra las diferentes combinaciones de interruptores para lograr los diferentes niveles de voltaje con n = 4. Hay algunas combinaciones redundantes de interruptores que no están incluidas.

Tabla 3.12. Tabla de conmutación para la topología propuesta con n = ,1

Interruptores encendidos Nivel de voltaje Ul, U2 VI Ll, U2 V2

1 Ll. L2 V3 ! L4, U3 V4 i -----·---·-·-··-·-----

L3, U4 VI-V4+V3 L2,Ul Vl-V2+V3

3.2.1.1 Configuración con 4 fuentes de voltaje (13 niveles)

Es posible formar una onda de salida de 13 niveles cuando los volta_ies de las fuentes son V 1 =4 V de. V2=1 Vdc. V3=3Vdc. V4=2Vdc. el máximo voltaje de salida es 600V si el valor de Vdc = 1 OOV.

En la Tabla 3.13 se puede observar la tabla de conmutación para lograr 13 niveles de salida con 4 fuentes de voltaje.

79

Tabla 3.13. Tabla de conmutación para la topología con 4 fuentes de voltaje.

Interruptores encendidos V salida ~ivel de v°-ltaje I

QI. Q4, L2, UI -(Vl-V2+V3) 1 -6Vdc I

Ql. Q4, L3, U4 -(V I-V4+V3) 1 1 -5Vdc

1

f--- 6\', 6:~ ~~: ~~ -VI -4Vdc -V3 -3Vdc

Q l. Q4, L4, U3 -V4 -2Vdc Ql. Q4. Ll, U2 -V2 -1 Vdc 1

1 1

Ql, Q2 o o 1

1

Q3, Q4 o o Q2, Q3, Ll, U2 V2 1 Vdc Q2, Q3, L4, U3 V4 2Vdc Q2, Q3, Ll, L2 V3 3Vdc Q2, Q3, Ul, U2 VI 4Vdc Q2, Q3, L3, U4 Vl-V4+V3 5Vdc

1

Q2, Q3, L2, Ul Vl-V2+V3 6Vdc

3.2.1.2 Configuración con 5 fuentes

La configuración de fuentes mostrada en la Fig. 3.11 permite formar una onda de salida de 21 niveles cuando los voltajes de las fuentes son Vl=5Vdc, V2=1Vde, V3=3Vde, V4=6Vdc, V5=2Vdc. el máximo voltaje de salida es 1 OOOV si el valor de Vdc = 1 OOV.

Ul U2 U3 U4

Ql Q

Vl • V2 • V3 • V4 vs. M Q

Ll L2 L3 L4

Fig. 3.11. Configuración con 5 fuentes de voltaje.

En la Tabla 3.14 se puede observar la tabla de conmutación para lograr 21 niveles de salida con 5 fuentes de voltaje.

80


T·-:-----lnterruptores encendidos V salida I Nivel de voltaje \

f-----~-------+------··-T-·---------- ' Ql, Q4, Ll, L2, L3 -V4 1 -lOVdc

Ql, Q4, Ul, L2, L3 -(Vl-V2+V4) -9Vdc I

Q 1, Q4, L1, U2, L3 -(V2-V3+ V 4 ) ___ _

Ql, Q4, Ul, U2, L3 -(Vl-V3+V4)

-8Vdc / ~-7V d~---- - 1

QL Q4, U5, L4 -(Vl-V5+V4) -6Vdc 1

1

QL Q4, U4, L5 -V5 -5Vdc 1

Ql, Q4, Ll, L2, U3 -V3 -4Vdc ! -----<

Ql, Q4, Ul, L2, U3 -(Vl-V2+V3) -3Vdc 1

Ql, Q4, Ll. U2, U3 -V2 -2Vdc ~ __ QL Q4, U!, U2, U3 -VI

Ql. Q2 O

1 -1 Vdc I ----t--------- '

i o I

Q3.Q4 O o _ Q2,Q3.Ul, U2.U3_ ___ _ __ \fl ········· i ··········· ¡y~c ! ~ Q2. Q3. LL_U __ 2_. __ U __ 3_---+ ____ V_L _ _ 1\f~c ____

0

, Q2. Q3. U!, L2. U3 Vl-V2+V3 _________ 3_V_dc ___ _

; _____ Q2._Q3,_Ll._L2,U ___ 3 __ --+--- _\!_~ ··-···················• ............... 1Y_d~_ : I Q2. Q3. U4. L5 V5 f----~~~------+-------~--- --~

5Vdc

Q2. Q3. U5. L4 Vl-V5+V4 6Vdc

! Q2. Q3, U!, U2. L3 Vl-V3+V4 .---~~--------+-------------+------------------~

1 Q2, Q3, Ll. U2, L3 V2-V3+V4 8Vdc >-----------------------·----.--------------------·------------,

7Vdc

Q2,Q3,Ul,L2,L3 Vl-V2+V4 ' 9Vdc

Q2,Q3,Ll,L2.L3 V4 i IOVdc

3.3 Propuesta de inversor multinivel 111

Está propuesta surgió como una mejora a la topología presentada en la sección anterior. está topología permite lograr un mayor número de niveles aumentando ligeramente el número de componentes también evita la necesidad de utilizar un puente H para generar la polaridad del inversor. Al quitar el puente H se puede aumentar el nivel de potencia de operación del imersor. Por lo tanto está propuesta puede ser utilizada para sistemas de media y alta potencia.

81

3.3.1 Estructura generalizada de la propuesta de inversor multinivel 111

Esta propuesta de inversor multinivel también se basa en prismas poligonales, sin embargo en esta configuración se utiliza un mayor número de interruptores. En esta propuesta hay un interruptor en cada borde o arista de la estructura prismática, las fuentes de voltaje se colocan en las caras laterales del prisma poligonal en forma diagonal tal y como puede observarse en los ejemplos de la Fig. 3.12.

(a) cuatro fuentes (b) cinco fuentes (e) seis fuentes

l 1g , 1 ~ \lgunas c:-;tructuras poligonales para la tercera propuesta Je 111\ ersor mult1111, el

Al igual que la topología presentada en la sección anterior está topología requiere de fuentes aisladas para su operación. Los interruptores en los bordes inferiores están denotados por la letra L mientras que en la parte superior se denotan con la letra U, y en la parte media se denotan con la letra M. Es importante señalar que para un número de fuentes impar hay dos posibles formas de conexión por ejemplo para cinco fuentes se puede usar la Fig. 3.13(b) y la Fig. 3.13(c).

82

J f > M; :_Vl-M--...l-V.l~"' M< .,¡ L1 Ll-+--_.ll,_H

U1 U)

{b) cinco fuente~ ¡,:) eme.o fut~ntcs

load

id) seis fuentes

Ul U)

Ml . Vl Ml

kJ Fig. 3.13. Vista en dos dimensiones de la tercera propuesta de topología multini\'el (a) con cuatro

fuentes de voltaje. (b) y (c) con cinco fuentes de voltaje. (d) con seis fuentes de voltaje. (e) topología generalizada.

3.3.1.1 Configuración con 4 fuentes (25 niveles)

La configuración de esta propuesta con 4 fuentes de alimentación puede tener 46 posibles combinaciones para lograr los distintos niveles. Con 4 fuentes de suministro se pueden tener 25 niveles de salida sin la necesidad de tener un puente H. Los voltajes de las fuentes para lograr estos niveles deben de ser: V 1 =V4= 1 Vdc. V3=3Vdc y V2=7Vdc. El máximo voltaje de salida es 1200V si el valor de Vdc=l OOV. La Tabla 3.15 muestra una de las posibles combinaciones de interruptores

83

para lograr los distintos valores de voltaje, en la Tabla 3.15 se puede observar que sólo 3 semiconductores conducen a la vez permitiendo que se tengan bajas pérdidas por conducción y por lo tanto una alta eficiencia.


I Interruptores Salida de Niv~T-de-: I encendidos voltaje voltaje , i L4.M2.U3 Vl+V2+V3+V4 I 12Vdc ' I L4.Ul.U3 V!+V2+V3 : 1 IVdc ' Ll.M2.U3 V2+V3 IOVdc . L 1.Ul .U3 -- V2+V3-V4···· ~- -cj\i~Jc---· ··---·-··-···-----·----+-·-···--··--··-----··--···-······

Ml.M2.M3 V2+V4 8Vdc : MLM3.Ul V2 , 7Vdc : Ll.M3.Ul -Vl+V2 6Vdc ¡-- ·---··--~·---··-----·----¡ L2.L4.U3 Vl+V3+V4 5Vdc ~---··-------·-·---- ---------·-······--· ···············• ··································-··-·····-·-·····1

l L2.Ml.U3 Vl+V3 4Vdc f----- -····----·--··--·--·-·---··--

L 1.L2. U3 V3 3Vdc L2.L4.M3 Vl+V4 2Vdc

' L4.U3.U4 Vl 1 Vdc LI.L2.M3 O O

·······························-······· ' , Ll.U3.U4 -V4 -1 Vdc ~-------- - --------··-··------·········- ··············-··--·. ··-···-·--···-··-····---····----·-··

LI.L3.M3 -Vl-V4 -2Vdc i MI.M3.U4 -V3 -3Vdc i Ll.M3,U4 -Vl-V3 -4Vdc IL I .M3,M4 -V l-V3-V 4 ---------------5Vdc ] L2.Ml.U2 Vl-V2 : -6Vdc

' -7Vdc '

] Ll.L2,U2 -V2 ! L3.Ml.U2 -Vl-V2 : -8Vdc

1

1

i L4.U2.U4 Vl-V2-V3 -9Vdc I Ml.U2.U4 -V2-V3 -lOVdc I r--------- - -· ----------········1----·-------·-------········--------------------i

1_L 1.u2,ld.4 ___ -V2-V3_~v~---L=JJY~~---: · Ll.M4.U2 -Vl-V2-V3-V4 : -12Vdc I

Existe otra combinación de Fuentes que permite lograr 28 niveles de voltaje. sin embargo no es posible formar el nivel O.

3.3.1.2 Configuración con 5 fuentes (31 y 50 niveles)

Otro ejemplo de está topología se puede observar cuando se tienen 5 fuentes de rnltajc. La Tahla 3.16 muestra los niveles de voltaje para esta configuración. Mientras que la Tabla 3.17 muestra los estados de los interruptores para estos niveles de voltaje. La configuración de fuentes decidirú el número de niveles en la forma de onda de salida. Si los voltajes de las fuentes son V 1 =4 V de. V2=1 Vdc. V3=3Vdc. V4=2Vdc. V5=2Vdc es posible obtener 31 niveles y el máximo voltaje es

84

de l 500V sí el valor de V de= 1 OOV, está configuración de fuentes permite un gran número de niveles redundantes.

Por otro lado. si las fuentes de voltaje son Vl=l6Vdc. V2= 4Vdc. V3=9Vdc. V4=7Vdc y V5=15Vdc es posible obtener 50 niveles y la máxima salida de voltaje es 2500V si el valor de Vdc=IOOV (no es posible generar el nivel de -1300V). Está configuración permite menos estados redundantes. pero el número de niveles es considerablemente superior. La ausencia del nivel -l 300V puede ser aprovechada para eliminar algunos armónicos.

Tabla 3.16. Tabla de conmutación para la configuración para la topología con 5 fuentes .

Estado Yo Estado I Yo 1 ! VI 36 -Vl+V2-V3

1 ' 2 1 -VI 37 1 Vl+V2+V4 1

1 ·-., V2 38 -Vl +V2+V4 .) ----- - --

4 1 -V2 39 Vl+V3+V4 [ 1

5 ¡ V3 40 l -Vl+V3+V4 '

6 1 -V3 41 -Vl-V4-V3 1

7 ' V4 42 Vl+V2+V5 1

8 -V4 43 Vl-V2+V5 9 V5 44 V!+V3+V5 , 10 -V5 45 Vl~V3+V5 1 1 1 Vl+V2 46 -Vl-V3-V5 !

12 Vl-V2 47 V3+V4+V5 13 -Vl+V2 48 -V3-V4+V5 14 Vl+V3 49 -V3-V4-V5 1

1

15 Vl-V3 50 Vl+V4+V5 16 -Vl+V3 51 -Vl+V4-V5 :

17 Vl+V4 52 -Vl-V4-V5 1

18 ¡ -Vl-V4 53 -V2+V3+V4 1

1

19 Vl+V5 54 V2+V3+V4 20

1 -Vl-V5 55 V2-V3+V5 21 i V2+V3 56 V2+V4+V5 22 V2-V3 57 1 Vl-V2+V3+V4 ,., _.) ¡ -V2+V3 58 Vl+V2+V3+V4

------ --

1

1 24 V2+V4 59 -Vl+V2+V3+V4 ; --------·-··--·--- ----·- -- -

r 1

V2+V5 1

60 i V 1 +V2-V3+V5 1 _) 1

26 V3+V4 1

61 Vl+V2+V4+V5 27

1

-V3-V4 62 V2+V3+V4+V5 i !

28 1 V3+V5 63 1

Vl+V2+V3+V5 29 ' -V3-V5 64 ! VI-V2+V3+V5 1 1 , --------.. . , ..... - -·- ·-" 30 1 -V4+V5 65 -Vl-V3-V4-V5

1 --- - --

31 i V4-V5 66 V 1 +V3+V4+V5 1

32 1 -V4-V5 67 V1-V2+V3+V4+V5 ! 33 Vl+V2+V3 68 V 1 +V2+V3+V4+V5

- ---------34 Vl+V2-V3 69 o

1

35 Vl-V2+V3 1

85

Tabla 3.17. Tabla de conmutación para la configuración con 5 fuentes.

.

1

Estados de conmutación J F:stado , Estado L 1 1 L2 l u l I A I u I M 1 1 M2 1 M3 1 M4 1 M 5 l u I l u2 l uJ l u4 l t 15 1 M-L-2 +-1 ,-.J-+l-1A-+-l 1-.5-+I-M-1 +¡ -M-2 +--1 M-3 +-1 M-4~1f-M-5---+l-u-1 +1-u2-1---I u-3-+1-u-4 _.__l t_jJ5 1

1 1 o 1 1 1 1 1 o I o 1 1 1 o I o 1 1 1 o I o I o I o i o I o 1 36 1 1 1 o 1 1 1 o I o I o I o I o I o I o 1 1 1 o 1 1 1 o I o 2 1 1 1 o I o I o I o I o I o I o I o I o I o I o I o! 1 1 1 1 37 I o I o I I I o I o I I I 1 1 o I o I o I o I o I o 1 1 1 o 3 1 1 1 o 1 1 1 o ! o I o 1 1 1 o 1 1 1 o I o I o I o I o I o 1 38 1 1 1 o 1 1 1 o I o I o I o I o I o I o 1 1 1 o I o 1 1 1 o 4 1 1 1 1 1 o I o I o I o I o I O I o I o I o 1 1 1 1 1 o I o 1 39 1 o I o I o I o I o 1 1 1 1 1 o I o I o I o 1 1 1 o 1 1 1 o 5 O O O O O I O O I O 1 1 O O O 40 1 O O I O O O O O O O 1 1 O I O (; O O O 1 1 O O O O O O O I O~~ 41 1 O ()lo O O O O O O O O I O I 7 1 1 1 O O O O O O O O O O I O 42 O O I O I O I O I O O O O O O

·-- -s- - -o-,- -º->-º-i- o I o o -1 o o --o --ii --ii >----¡- 4"T el - 1 o o I o o o I o o o 1 1 o o -9-- o o o o I o o o o o o I o~T -----¡- - 44 o o o o I o I o I o o I o o o

f---

I O O O O O O I O O O I O I O I O 45 O 1 1 O I O O O O O O O I O O ---¡--¡- --() º-- 1 O O 1 1 O 1 -() O ó- --º~-() - ()- --- -46 1 -() O I O O O O O O O O I O O

1----- -- --12 O I O O O I O O O O O 1 1 O O 47 O O O O I O O O O O 1 1 O I O

13 1 O O O O O O I O O I O I O ºt 48 O I O O I O O O O O O O I O I 14 ---º- o o o o , 1 o I o o I o o,_º --- - 49 o o o o o I o o o , o , 1 o o 15 O 1 1 O O I O O O O O O I O ~ O - --50 O 1 1 O I O O O O O O O O I O

f-- ¡-¡; 1 O O O O O O O I O 1 1 U O - O ---51--1 O O I O O O O O O O I O I U

17 1 o 1 1 1 1 1 O I o I I I O I O I O I o I O I o I o I I I o 1 52 1 I I o I o I o I o I o I o I o I I 1 1 1 o I o I o I o I o 18 1 1 1 1 1 O I o I o I O I O I O I I I o I o I o I O I o 1 1 1 53 1 1 1 1 1 o I o I O I o I O I O I O I o I o 1 1 1 o I I I o 19 1 o 1 1 1 I I o I I I o I o I o I I I o I o I O I o I O I o 1 54 1 O I O I o I o I o I I I o I I I o I o 1 1 1 o I o 1 1 1 o

f--:w I O O I O O O O I O O O O O O 1 55 1 O O I O I O O O O O I O I O O 2 1 , 1 O O O O O 1 1 1 O O O O I O -or- 56 O O I O I O O O O O I O O I O --,--, 1 1 o 1 1 1 o i o I o 1 1 1 o I o I o I o I o 1 1 1 o ! o 1 57 ! o 1 1 1 o ! o I o 1 1 1 o I o ! o I o I o I I I o I I I o

1 2}_--+-!_ __ ! - o o ¡ o o o I o ___!__ __Q_ ---º 1 ____!__>---- g l gJ_ () ! - 5 8 _Q -----º- _º--l _ _Q__,_Q_ - _I _ _____!_ _ ___!_J_ o o o o o I o

f 24 1 1 o I o o o I o o o o o () 1 1 ' () 59 1 () () 1 o o o o 1 1 o o I o o I o

1--25T o o I o I o u - o I o 1 -ºBiJ_ ---¡-¡ -- º~ 60 o o 1 1 o I o -- 1 o : o o o o , o o ----- 271 o --º-º ---u I o I o, o o o·---, ,~1) ---¡--u ------¡:;¡-~-(To-1T(,1--<) -¡ o¡ o o o o o I o

l-__ 21 __ --_-_ -f-_6 -----¡-¡ o _o -o--,f--ot--of--ii- ---º --ff- ¡¡- >---i-1 ___ ----___ º _______ -_ -¡- -_- 62 --ii ---óToTo-_ -T--fff-<J ~----¡-r--º o I o o - 1 o----~f + º (} () () 1 () () () 1 ()-rl L_____Q_ __ (_)_~_-Ü~=~(iJ () O__Q__l__()__I--() 1 11 1 () () () () () ()

1-.

29 __ --¡ _() _() -~} 1 () _J_r_-~_Q __ g ___ !) () __ J_ I,_--_º-----_ () ___ 0_~ ___ \)_ _ __l_~()LQ_~--'- __ () () O! 1 () () J () () OI 30 ¡ O O O O I O O I O I O O O O O 1 65 1 O O ! O O O O O ! O I O 1 1 O O

1-ll-~ O O I i ÍJ I O O O O_ O: 1 _oi __ -¡-~ITI-----¡-)6 O O o¡ (Í---i-o I oi O O O I O I O, 1 .i'i- ¡ o----()! -uro I o o -----1-,r----¡n-o~or---¡¡ -¡, ! --1/1 o I o! o 1 () o o I o o o I o I o ID o o o o ¡ o 1 1 1 1 o o o o o 'o>- 68 o o o i o I o 1 1 ! o o o o o I o : 3~ O O I O i O 1 1 i O O O O ! O 1 ¡ O O 69 O O O ! O O I O O ! O O 1 1 1 O O 1 -- ' l __ 35 O I O O! U I O l O I O O i I O i O O 1 ¡ i i

86

3.4 Propuesta de inversor multinivel IV

Está propuesta consiste en añadir un puente H a la propuesta de la sección anterior de esta forma se puede aumentar considerablemente el número de niveles de salida del inversor mejorando la calidad de la onda de salida, también permite un gran número de redundancias de combinaciones de fuentes que pueden ser aprovechadas para controlar la descarga de las baterías. Sin embargo, los semiconductores del puente H tendrán que ser de una potencia mayor a los del resto de la estructura ya que estarán sometidos a un voltaje más alto. Es preferible utilizar esta topología cuando el número de fuentes es impar. Está topología puede ser empleada en sistemas de media y alta potencia.

3.4.1 Estructura generaliz.ada de la propuesta de inversor multinivel IV

La estructura de esta topología es similar a la de la propuesta presentada en la sección anterior, sólo que en este caso la carga se remplaza por un puente H, este puente H tiene contenido a su vez la carga, ver Fig. 3.14 y Fig. 3.15.

'' ' ' : ',

(a) cuatro fuentes (b) cinco fuentes (c) seis fuentes

87

Ul U2 U3

Ql n· V

Ml . Vl M2 • V2M3 V3 M4 n w O V'•

L4' l l J L2 L3

(a) cuatro fuentes

Ul U2 Un-1

01 o~

ñ Ml • Vl M2

w Q º"

Ln:J [ J L2 Ln-

(b) k fuentes

Fig. 3.15. Vista en dos dimensiones de la cuarta propuesta de topología multinivel (a) con cuatro fuentes de voltaje. (b) topología general izada.

3.4. 1. 1 Configuración con 5 fuentes

Un ejemplo de está topología se puede dar cuando se tienen 5 fuentes de voltaje. Si los voltajes de las fuentes tienen una configuración asimétrica en progresión geométrica binaria como V 1 = l óV de. V2=4Vdc. V3=8Vdc. V4=1Vdc. V5=2Vdc es posible obtener 6] niveles y el máximo \'Olta_je es de 31 OOV si el valor de Vdc=l OOV. está configuración de fuentes permite un gran número de niveles redundantes qué podrían ser aprovechados para descargar de forma controlada las haterías.

La Tabla 3.18 muestra una combinación posible de interruptores para formar los distintos ni\elcs de voltaje.

88

Tabla 3.18. Tabla de conmutación para la estructura de 5 fuentes (63 niveles)

Estados de Conmutación ----.--------.------·------.-- ·····,--·····-,- f---------.-------.-----,------- Estados de conmutación -·----,.----·,-··----.---·-····

1.1 11.2 l 1.3 1 1.4

()

o

1.5 MI M2 MJ M4 M:i Ul lJ2 .. lJJ lJ4jl .. l~ .. ~ ...... ( .. )l .......... ( .. ) ...... 2 ...... - ()3 <)4··· .. V .. n 1.1 1.2 IJ 1.4 1.5 MI M2 MJ M4 M:i lJI lJ2 lJJ lJ4 lJ:i ()1 () .... 2 () .. -.. ,¡_g .. ()4 ........ t .. V .... ni

;~j :; i :; 1 : ~ : : <: -~~~----~~-fi- -i;-¿j :;1-: +- f>--:~~-~--;;-- ~ <: <: ¿ ¿ ~ ¿ : ¿ :; ¿ e; ~;--~---1:-c~l 1 __ <L

o I o I o I o I o 1 1 1 1 1 1 1 o I o I o I o I o 1 1 1 o I o 1 1 1 1 1 o 1 -29 1 o I o I o I o 1 1 1 o I o I o I o I o I o I o I o () (J 2

I O O o o O J J J J O O O O O O O 1 1 O -28 O O O O O I O O 1 1 O O O O O O 1 1 ºf .. J O I O O I O O I O O O O O I O O 1 1 O -27 O O I O O I O O I O I O O O O I IJ IJ 1 4

--~-+-fi :; :: ~ ~ : (~~*--fi--fi~-~----~- -:: ~ ~:~~t -:~ --:~: ~+i fi-~ --~-~- :) ~ ~ ~ ~ : ~ ~ (>-~- -~ -L~ -~I ==t O I O O O I O 1 1 O O O O O O O 1 1 O -24 O O I O I O O O O O I O O I O I O IJ 1 7 ~~·--1- o o I o o o-;·f--o~-1--(;---i () ~; 1 1---() -23 () o o ¡;-~-1 ol o I o 1 1 o o o-, ~)- (; 8

o o , o , o , o , o o o _le _Je~·~~º.. 1 .. _! _ 1¡_ -22 1 1 o o o o o I o o o o o 1 _Q _ _1_ _e) .... i' O O I O O 1 1 O O O O O O I O O 1 1 O -21 O O O O I O O O I O 1 1 O O O I O O

I O O O O O O O 1 1 O -20 O O O O I O O O O O 1 1 O I O I O O () o o () o

()

10

11

() o o o o o OI OI OI OI 11 OI OI 11 11 OI -191 OI 11 OI OI OI 11 OI OI OI OI OI 11 11 OI OI 11 OI o 12

IJ () 1 1 o I o () o I o () () () () () () 1 4 () -18 () o () () o I o 1 () () 1 o () 1 o 1 () ()

-º-- 1 1 O O I O O O O O ---º- ........ ()_ __ L __ Q _Q ___ I_ ... Lj ...... -º-~- -17 O O I O I O I O O O O O I O _Q_ _ _!_ _!L _(Ll __ Jj_l_~

() 1 1 o () 1 o o I o () o o o o o 1 1 () -16 o o () o I o o I o o I o o I o 1 () () 1 1 l:i i---- -- r----- -· ---- ·-·- -- -

-);- -); -+! ~+-~--~ ~ ~ -~ -~ -t ~ """i --} ;;- ;; : : ¿ ::: ¿ ·-+-+~¿- --~ -: ' ¿ ¿ ~ ~ ¿ ¿ ~ ~-ff--¿-+- :: :: r-- --+-+ ! ---·- -- --.. ·t-- ____ .. __ ,, __ ·-·- -~· ' ........... _ --·-·- ·--·-- -·-·-.. ..

it~tlfü-~tt:·· 1 ;j:· '!JI~+::.¡;, : ·· :=; ~~: ; ,:, :·: · ,:,::!l-t1j 1-¡~;1.--t::-~:;;~: º ºI ºI 01 1 º º º 1 º 1 1 __ !l_~--~-4_.!!_.!! ... 1 1 º :Iº º º 1 º º 1 ! 11 º º º º º º 1 º 1 _ _1_1_ __ ~1_, __

I o I o 1 () () () 1 () o () () () 1 1 () () 1 1 () -9 () () 1 () 1 () i 1 1 o I o () o () () () 1 11 (J

16

17

18

19

211

21

11

O O O O O I O O I O 1 1 O O ! O O 1 1 O -8 O I O O I O O O O O O I O I O I O II

01

() 1 O 1 ;;· (;1

() O O 1°1) ot_jl(_J_f-_!J _ _ }_ 1 (;· -7°() 1 ()1 (;·;) 1 O 1 1 -;; O O O ;; O l~-~-~--!!_l_!J_24

t:: =~~ : L:i j :) <; ······-- :: ·· ::, L <: ·: : : :: -~- _I! __ 1 __ :: --~~ ~ ::_ :; :: : :; <:· (: · :) j -¿ l : (: ~; -- ¿- - :: - -¿ · ;';· :: _!_ ______ _

,, --'

11 I II ~)

1) 11 2(,

o l o 1 1 J o! o I o o I o I o o <!+ __ (_)__~_\' _ _!_ _J_ __ ()_f- .. ...::!....~...!!.... 1 o o I o! o 1 1 o o o o o I o _ _1_ -~~1~T-~-~~ 1 " " 1 () ! o i () 1 o () 1 1 o o () o i o 1 () o 1 -3 o o o I o o 1 1 1 1 1 () o o () o o 1 () ~ 4 .. 28

o -~-l-B-~ o o o _ __!!_~_()__(.'_~.º _ _o,...!j_11

..... o 1 1 o -2 _()_ __ c1 __ \l¡_c~ o 1 1 1 o o o !!... __ _()__1_~1~ _1 1j1 o o o ¡ o ¡ 1 ¡ 1 o o o o o o o o 1 1 o o 1 1 , o -1 o o o I o I o 1 1 1 __ <L, _ o o o o o 1 11 11

11 º 1 º 1 º , º º º º 11 º 11 º º 1 º i II L....!.. 1 º I 11 º 11 º º , 11 1 º 1 1 11 º º º º 1 º 1 ,1 _(~) __ _

2')

·'º 31

89

4 Capítulo 4. Simulaciones y resultados.

Se realizaron varias simulaciones de las topologías propuestas para observar su desempefio. desafortunadamente los tiempos de simulación fueron cortos debido a que el poder computacional requerido era demasiado grande.

La herramienta usada en las simulaciones fue el entorno de programación visual Simulink de MATLAB. en el que se utilizó principalmente el toolbox ·TFT analysis·· para obtener la distorsión armónica de cada una de las propuestas.

4.1 Algoritmo para la descarga controlada de las baterías

Se comenzó por probar el algoritmo para el balance de cargas o descarga controlada de las baterías. para esto sólo se requirió utilizar un sólo nivel de voltaje del i1wersor. Además se utilizó una resistencia de pequefia magnitud (0.005r2). la cual demandaría una gran cantidad de corriente para descargar rápidamente las baterías. se utilizaron baterías de ion de litio de baja capacidad (3.6V l .5Ah) para la simulación para que la descarga fuera aún más rápida. el tiempo de simulación t'ue de 120 segundos. La implementación del algoritmo de descarga controlada se puede obsenar en la Fig. 4.1 y los resultados se pueden observar en la Fig. 4.2.

lUJ

~J

" cu E." "' u

'#-i::;o

:..:i

'º

"

:,:1 e

[L_

••• . ·~ •••

l ig 4 1. lrnplcmcntac1ón del algoritmo de dcsrnrga controlada de las baterías

:2:'.l

Descarga controlada de las baterlas

1

'º TiemDO ísl oc 100

!· ig 4.2. Resultados algoritmo de descarga controlada de las baterías

90

-l,: -"2 -AJ -a;

-AJ

- .... -e--e-¿ -C3-

Puede observarse que inicialmente las baterías tienen una carga inicial diferente, conforme pasa el tiempo la carga de las baterías se va nivelando con el resto de ellas. También es posible apreciar solamente las curvas de descarga de 9 baterías, esto se debe a que el nivel elegido para la simulación sólo ocupaba nueve células, también se observa que la descarga de las baterías se da en grupos de 3 esto se debe a que había 3 posibles trayectorias para generar ese nivel de voltaje, y cada trayectoria empleaba solamente 3 baterías. Inicialmente se observa que las baterías con el mayor porcentaje de carga (tonos azules) son las primeras en utilizarse, por lo tanto empiezan a disminuir su carga, llega un momento en el que el promedio de porcentajes de carga para las baterías en tono azul ya no es el máximo, sin embargo estás siguen descargándose hasta tener cierto offset con

91

respecto a los porcentajes de carga de la baterías que quedan con el mayor promedio de carga (tonos verdes); desde este punto se repite el proceso hasta que la los porcentajes de carga de las baterías sean muy similares; cabe mencionar que el offset se puede ajustar fácilmente.

4.2 Resultados de la propuesta I

En esta sección se presentarán los resultados para las distintas configuraciones de la primera topología multinivel propuesta. Las conexiones hechas en simulink para la propuesta I se pueden observar en la Fig. 4.3.

J-:i .. ~

Gr (t -

Fig. 4.3. Implementación de la topología de la propuesta len sirnulink.

9:2

4.2.1 Configuración de 7 niveles de salida con alta tolerancia a fallas

Los resultados para esta configuración se muestran en la Fig. 4.4. en los primeros 1 ciclos de la simulación es posible observar el comportamiento normal del inversor. es decir. cuando no ha sucedido ninguna falla. en el tiempo t=0.0344s (durante el tercer ciclo) ocurre una falla en la célula A I se observa que el volta_ie del primer nivel (positivo y negativo) baja ligeramente después de la falla. esto se debe a que el inversor cambió la ruta para la generación de voltaje. teniendo que ocupar una trayectoria que pasará por un mayor número de dispositivos semiconductores. provocando una mayor caída de volta_ie; la falla en la célula A 1 no desaparece pero el inversor sigue funcionando adecuadamente. Posteriormente ocurre una falla en la célula Cl durante el quinto ciclo (t=0.0752s) una falla en esta célula provoca que el primer nivel (positivo y negativo) de voltaje desaparezcan por completo. aun así el inversor sigue operando con sólo 5 niveles de voltaje aunque la distorsión armónica aumenta considerablemente Tabla 4.1. Finalmente se puede observar que durante el séptimo ciclo ocurre una falla en el nivel C:2 (t=O. l s) se observa que en esta ocasión la falla es en una célula trascendental para el mversor ya que el nivel más alto desaparece provocando la falla total del inversor.

Configurac1on de 7 niveles de salida con alta tolerancia a fallas

i·l\'

tlempo(•I

Fig. 4.4. Resultados de la configuración de 7 niveles de salida con alta tolerancia a fallas.

La Fig. 4.5 muestra los resultados de la distorsión armónica del inversor. es posible observar que el armónico número 13 es el que tiene el porcentaje de magnitud más alto con respecto a la frecuencia fundamental un (8%). mientras que el tercer armónico tiene una amplitud de menos del 2% de la fundamental. siendo un porcentaje relativamente bajo.

Tabla 4.1. Distorsión armónica para la configuración de 7 niveles de salida con alta tolerancia a fallas.

• Dilpay selecled 119111 Dilpay FTT - ..

Selecled s,gnal 8 cycles FfT wrdow (o, red) 1 cycles

O 002 004 0(6 000 01 012 Time (s)

FFT analysis

Foodamenlal (!iOHz) = 71 4 . TI-CF 13 95%

8 = .. E ¡ 6

~ :, u.

4 'o

~ :: 2 :le

o 1 1 o 200 400 600

Frequency (Hz)

S1n.ct11e

........

FfT wmdow

-01cydes I

FFT selt,ngs

Dosploy style

Bar (re'81i~e to fuldamertá) •

Max Fr~y (Hz)

lOCO 1000

¡. ' 1 C1ole

93

l 1 ~. "4 5. Resultados de la d1s1orsion armonica para la co11figurac1ón de 7 rn, eles de salida ct1n

alta tolerancia a falbs

4.2.2 Configuración de 13 niveles de salida con media tolerancia a fallas

Los resuJtados para esta configuración se muestran en la Fig. 4.6a, en los primeros 2 ciclos de la simulación es posible observar el comportamiento normal del inversor, es decir, cuando no ha sucedido ninguna falla, en el tiempo t=O. 0344s ( durante el tercer ciclo) ocurre una falla en la cél uta A 1 se observa que el voltaje del cuarto nivel (positivo y negativo) baja ligeramente después de la falla y regresa inmediatamente al nivel correspondiente (Fig. 4.6b ), esto se debe a que el inversor cambió la ruta para la generación de voltaje, y al tiempo de respuesta del semiconductor; la falla en la célula Al no desaparece pero el inversor sigue funcionando adecuadamente. Posteriormente ocurre una falla en la célula 83 durante el quinto ciclo (t=0.0752s), la cual provoca que el primer nivel de voltaje (positivo y negativo) desaparezca por completo, aun así el inversor sigue operando con 11 niveles de voltaje aunque la distorsión armónica awnenta ligeramente Tabla 4.2. Finalmente se puede observar que durante el séptimo ciclo ocurre una falla en el nivel 86 (t=O. l s) se observa que en esta ocasión la falla es en una célula fundamental para el inversor ya que el nivel más alto desaparece provocando la falla total del inversor.

1/J'¡,--····

i ¡

m;. ...

1 .. L .;;.i

1

¡ ...... j

94

e~ de 13 niVllllts de~ con meda tolenlncia a lelas .. ,, . ' ' -. ---- ,,,. ·· __ . .,

_,,, (a)

Confi¡,.ndén de 13 niV81H de Aidl con rnedio loleroncia • loles •. .

~-~---------L-----~--- -~-------"·--"'. '::l'.V~ •:C.l.~ _ ..

(b)

Fig. 4.6. Resultados de la configuración de 13 niveles de salida con media tolerancia a fallas. (a)

Ciclos completos (b) amplificación del momento en que ocurre la falla.

Tabla 4.2. Distorsión armónica para la configuración de 13 niveles de salida con media tolerancia a fallas.

Sin Falla Falla A 1 Falla 83 Falla 86 THD(% de la fundamental) 7.16% 7.33% 10.13% 206.2%

La Fig. 4.7 muestra los resultados de la distorsión armónica del inversor. es posible obser\'ar que el tercer armónico es el que tiene el porcentaje de magnitud más alto con respecto a la frecuencia fundamental menor a 2.5%. siendo un porcentaje relativamente bajo.

Signa! lo analyze • --ed- -FFT--.. Seleded s,gnal B cycles FFT-dow (.-, red) 1 cycles

o 002 004 oo; ooo 01 o 12

FFT analys1s

~ 2 e ¡: j 15

o I l. "' i 05

Ttme (s)

Fundamental f,OHz) = 73 13. lH(,: 7 16'lf.

- - •- -2!Il ID)

Frequency (Hz}

Avallable signals--

FFT wmdow

~o1cycles I

FFT sellmgs

0.Spley """

10ll 100()

95

Ficé -+ 7 Rc,ultadl1s de la distors1011 armolllca para la conr1guracion de 13 ni\cks de sal1Ja con media tolerancia a fallas

4.2.3 Configuración de 19 niveles de salida con baja tolerancia a fallas

En la Fig. 4.8a se pueden observar los resultados para la configuración de 19 niveles, en los primeros 2 ciclos de la simulación es posible observar el comportamiento normal del inversor, es decir, cuando no ha sucedido ninguna falla, en el tiempo t=0.0344s (durante el tercer ciclo) ocurre una falla en la célula 86 se observa que el voltaje del primer nivel baja ligeramente después de la falla, esto se debe a que el inversor cambio la ruta para la generación de voltaje, esta trayectoria alternativa tiene porcentajes de carga más bajos en las baterías ( de acuerdo al algoritmo de la Fig. 3.5); la falla en la célula 86 no desaparece pero el inversor sigue funcionando adecuadamente. Posteriormente ocurre una la célula Al durante el quinto ciclo (t=0.0752s) una falla en esta célula provoca que los niveles 2, 4, 8 (positivos y negativos) de voltaje desaparezcan por completo, aun así el inversor sigue operando con sólo 13 niveles de voltaje aunque la distorsión armónica aumenta considerablemente Tabla 4.3, debido a que el voltaje baja hasta O; si hay una fa11a en la célula Al podría ser posible mantener e] inversor en el nivel más cercano al de la falla para minimizar la distorsión armónica. Finalmente se puede observar que durante el séptimo ciclo ocurre una falla en el nivel Cl (t=O. ls) se observa que en esta ocasión la falla es en una célula de vital importancia para el inversor ya que los niveles más altos desaparecen provocando la fa11a total del inversor.

96

Conlig,nciOn de 19 ~ de saiclll con ba¡a t~noe e !alas -·· --··· ·------·-·r--------------- r -·-·-·····-- - •

ll\)•·

,,;

(a)

Conli~ciál de 19 riVeles de salde con baja toleranc,a a !alas

; ;jj~

(b)

Fig. 4.8. Resultados de la configuración de 19 niveles de salida con baja tolerancia a fallas. (a) Ciclos completos (b) amplificación del momento en que ocurre la falla.

Tabla 4.3. Distorsión armónica para la configuración de 19 niveles de salida con baja tolerancia a fallas.

: THD(% de la fundamental) Sin Falla I Falla A 1 7.58% , 6.60%

. Falla 86 ! 67.15%

I Falla CJi 1236.69%!

La Fig. 4.9 muestra los resultados de la distorsión armónica del inversor. es posible observar que el armónico número 5 es el que tiene el porcentaje de magnitud más alto con respecto a la frecuencia fundamental un (3.5%), mientras que el tercer armónico tiene una amplitud de menos del 1 % de la fundamental. siendo un porcentaje relativamente bajo.

S1gnal to analyze

•Dm¡uymedod- -FFT-Seiected s,gnal: B cydes FFT-,fow ¡., red) 1 cydes

Avallable signals- --· ]V J\/\JVV\ftj

Salp<Oa• .... ..... --FFT window

O 0.02 O 04 O iJ; O OB O 1 O 12 Time (s)

FFT aoalys1s

F undamen .. l (60Hz) = 120 7 . THO= 7 56%

35 = m e J

1 2.5

J 2 ~ 15 ~ "' 1 ;

05

o o 6CD Frequency (Hz)

St-1 üne c,:r 1.EO

·-~(112)

60

FFT senings [>spoy .. .,..

1COJ 10'.Xl

~¡~~,

97

¡-¡,._, -1-9 Resultados de la distorsión annónica para la configuración de 7 rmeks de salida con alta tolerancia a falla"

4.2.4 Configuración de 25 niveles de salida sin tolerancia a fallas

En la Fig. 4.1 O se pueden observar los resultados para la configuración de 25 niveles de salida, el número de niveles de esta configuración permite que se tenga prácticamente una onda sinusoidal sin la necesidad de un filtro el inconveniente es que prácticamente no tiene tolerancia a fallas, aunque hay algunos niveles que son relativamente tolerantes a fallas. En el tercer ciclo ocurre una falla en la célula A I es notoria una ligera distorsión con respecto a los primeros 2 ciclos aun así el inversor funciona correctamente, posteriormente ocurre una falla en la célula C l lo cual provoca la pérdida de los niveles 2, 9 y 12 (positivos y negativos) provocando la falla total del inversor. Finalmente ocurre una falla en 86 lo que hace más notoria la pérdida del inversor.

98

o ,)'.f:· ;:Ji;

tiempo (1)

Fig. 4.1 O. Resultados de la configuración de 25 niveles de salida sin tolerancia a fallas.

En la Tabla 4.4 se pueden observar las distorsiones armónicas del inversor para esta configuración cuando ocurren las distintas fallas, sin falla la distorsión armónica es muy pequeña. con una falla en A 1 la distorsión aumenta pero es relativamente baja, con las fallas en las células C I y 86 son notorias las distorsiones tan altas del inversor.

Tabla 4.4. Distorsión armónica para la configuración de 25 niveles de salida con alta tolerancia a fallas.

Sin Falla Falla Al i Falla CI j Falla 86 !

THD(% de la fundamental) 4.6% 10.67% : 99.05% J__l 32.42-213.96% __

La Fig. 4.11 muestra los resultados de la distorsión armónica del inversor. es posible observar que el armónico número 5 es el que tiene el porcentaje de magnitud más alto con respecto a la frecuencia fundamental un (2.5%). mientras que el tercer armónico tiene una amplitud de menos del 1 % de la fundamental, siendo un porcentaje relativamente ba_io.

-- Signa! to analyze· -

·--- [);oployrn-Selected s,gnat B cydes. FFT- (o, red) 1 cycies

O 0.02 O 04 O (I; 0.03 O 1 O 12 Tome (1)

FFT analys1s

Fundamenlal (60Hz) = 18:J 3. TliO= A.8)%

~5

-¡¡ 2 E

1 15

.... 'o 1 i. "' i 0.5

o o F requency (Hz)

Airallable signals--· -...... ..... --FFTwmdow

FFT senmgs

-"""

Mllx Fr-.-ry (HI}.

1000 1000

.···?!!*!/ :~

99

Fi~ 4 11. Resultados de la distorsión annónica para la configuración de 25 niveles de salida sin tolerancia a fallas

4.2.5 Conexión del inversor en cascada

Finalmente se realizó una conexión en cascada de dos inversores en configuración de 7 niveles de salida con alta tolerancia a fallas, de tal forma que se pudieran conseguir 13 niveles de salida con alta tolerancia a fallas. Los resultados para esta configuración se muestran en la Fig. 4.12.

-.aes en cascada ~ -- ---------··------.. -'.'"""··-----,- . ·- --- ·r -----,---------

1 11."' "' _,11 l

"" 1 ,.

Fig 4. 12. Inversores en cascada.

_J __ ()';'

En la Fig. 4.12 se puede apreciar que no se simularon las fallas para el inversor, también se observan algunos ligeros picos de voltaje los cuales se deben al cambio de rutas en los

100

semiconductores, es muy notorio que la forma de onda se asemeja bastante a una onda sinusoidal. Los resultados de esta conexión se ven afectados por el número de semiconductores en las trayectorias, ya que a mayor número de semiconductores mayor es la caída de voltaje. También es importante recordar que si el voltaje es demasiado alto los dispositivos semiconductores del puente H podrían requerir manejar potencias más elevadas.

La Fig. 4.13 muestra los resultados de la distorsión armónica para el inversor conectado en cascada, es apreciable que la distorsión armónica total sobre un periodo es de 9.8%, también es notorio que el tercer armónico tiene una magnitud del 7% de la magnitud de frecuencia fundamental, está podría ser reducida con un filtro pasa bajas pasivo.

S,gn•l lo an•lyze

·--.. .. - ~m-Selected si,¡nal 8 cycles FFT WWldow (,n red) 1 cycles

Awailable signals -· J\/ \CWWJ)J

FFTwmdow O 002 O 04 0(6 0.00 O 1 0.12

FFT analys,s

~6

" i 5 § 4 "-'o 3 !. "'2 i1

o

T,me (s)

Fund.,,_al (f,0-11) = H9 2 . ~ 9 !IO%

2(lJ

F req,,enc y (Hz)

~tffl!(s): 1.eJ

f'umel"ofc-,des: 1

F\l"ldammal rr~v (Hz)

60

FFT ssttongs _ ...... Bar (rdlliwe to fu1dsnerl") •

Me:o: Freque,cy (HZ)

1000 1000

L~

lig -i 1} Distorsión armornca para el inversor en cascada

4.3 Resultados de la propuesta II

En esta sección se mostrarán los resultados obtenidos para los ejemplos de las distintas configuraciones de la propuesta II que se presentaron en la sección 3.2. En la simulación se utilizaron cargas del tipo resistivo (2.0) y del tipo inductivo ( l 6mH) para observar el comportamiento de las ondas de voltaje y corriente. La implementación de la propuesta I1 se muestra en la Fig. 4.14.

101

U3 ~

~~ ! §Dt~ ~ t=~¡ ~ r':"1

f v: T'" y·n ~ va

~~~ l ~ ~:rl1:6:~ l 1~~ Ll

l 1~ -l 1--+ lmpk111cntac1011 de la propue."1~t 11 en S1mul111\,.

4.3.l Configuración de 4 fuentes de voltaje

La Fig. 4.15 muestra la salida de voltaje (negro) y corriente (azul) de esta configuración, se pueden apreciar los 13 niveles fonnando una onda sinusoidal escalonada para ambas señales cuando la carga conectada al inversor es una carga resistiva. En la Fig. 4.16 se aprecian los resultados al conectar una carga del tipo resistivo inductivo como pudiera ser un motor (R=20 y L=16mH), es notorio que la carga inductiva provoca la presencia de picos de voltaje, sin embargo la onda de corriente se asemeja bastante a una onda sinusoidal; también se observa un ligero desfase entre la onda de voltaje y la onda de corriente. El análisis de la distorsión armónica del voltaje para la carga resistiva se puede observar en la Fig. 4. l 7a, la THD fue de 7. 77% y es el mismo valor para la onda corriente. Mientras que el análisis de la distorsión armónica para la carga inductiva se muestra en la Fig. 4.17b, en este caso la distorsión armónica aumenta considerablemente debido a la presencia de los picos de voltaje, sin embargo la THD de la onda de corriente es de 3.48%.

A

~

f > ~·,.¡

1 1 . (~ ,J;.

l 1~ --+ I :" \·u11~1.1e: corriente de carga res1sti\ a en la conlígur;1c1ón de--+ l'ucntcs de !J rmipuc-;w 11

Prq,i.,nla 1 (MU 13 ""'91eS)

. -- -.i--· ... ,,; -.~ - - -~~ .i_ _ ...

--===.--:;-: ... ---;;-1 .-l.~-J .

102

Fig 416 Voltaje y comente de carga inductiva en la configuración de 4 fuentes de la propuesta 11.

s,gn .. ,o~zo

S•t«.t~ 1ign:al 2 cyclH FFT ~ í'" red) 1 C)'ClH

~r , \ /l O 0005 001 0015 002 0025 003

T1mt (IJ

FFT analySJI

200 800 1000 F~yiHZ'J

(a) Carga resistiva.

Sq,al 10 anilfyzt

• 0.0.-, MleOcd 1-9'91 ~ ,r: WftOO\fo

s.t.citd ,ira 8 cyclts FFT .ncto,,.w nn r•d) 1 cyc .. 1

200 !\

'\

-200

FFT ..,.Jfy,,1

:r O 5 ::1

!\ ( \ ('· !, T.-1 ', /1. i 1,

\

¡ \ / \ ! '1. ; \ '1

' \ ' j \ '¡ ' \

'! O 02 o o, O 06 O 08 O 1 O 12

Time (sj

F\61domo,.III (60Hzi = 297 J THO= 3~8%

1 200 800

(b) Carga induetiva.

Fig. 4.17 THD para la configuración de 4 fuentes de la propuesta 11

4.3.2 Configuración de 5 fuentes de voltaje

\ \:

1000

Los resultados de la propuesta II en su configuración de 5 fuentes de voltaje cuando se aplica una carga resistiva al inversor se pueden observar en la Fig. 4.18, las ondas de voltaje y corriente

103

forman una onda sinusoidal escalonada de 21 niveles. La Fig. 4.19 muestra los resultados para la carga inductiva es posible apreciar que los picos de voltaje provocados por la carga inductiva disminuyen su amplitud mientras que la onda de corriente se asemeja más a una onda sinusoidal, además se observa el defase correspondiente entre la onda de voltaje y corriente, también se observa que transcurre un poco de tiempo para que la onda de corriente llegue a su estado estable. En las Fig. 4.20a y Fig. 4.20b se pueden apreciar las distorsiones armónicas cuando se aplica la carga resistiva (4.77%) y la inductiva ( l.05%).

~··N....i~,. ........

. ' ; i___ -- ------- __ _i ___________ i.._ ________ -

~ a • ·.; : :. ~ ~ •1 r 11'1 • ·,

--.paf•I

1 1 !.! -t. l ~- Rc:-;ultados propuesta 11 cont'ígurac1011 ) f'ucntcc.; con carga resisll\ a

1 :e;. ....,,.,

!-1g -t JL) Resultados propuesta 11 conf'igurac1ón" fuentes con carga 111ductÍ\a.

104

s.g,., to onatyzt S.i,,al to onalyz•

·• ~•, Wltel:9d'9'&1 c.r., Fr ·•nao*

Sftcltd s,g,,ol 2 C)'(lN FFT - ¡., rod) 1 c)'(lo1 5tloctod "9"ai 6 <)'(IH FFT wa,dow (m rod) 1 C)'Clos

J~,~/. ZJ . . .

O 0005 001 0015 002 0025 003 T1rn.(sJ fone (s)

FFT an.íltys1s FFT analysos

I ;; O 5 i

F '°""tney (HZ I

(a) Carga resistiva. (b) C~a inductiva.

fig -+ ~() Resultados THD propuesta Il configuración 5 rucntcs.

4.4 Resultados de la propuesta 111

En esta secc1on se mostrarán los resultados obtenidos para los ejemplos de las distintas configuraciones de la propuesta III que se presentaron en la sección 3.3. En la simulación se utilizaron cargas del tipo resistivo y del tipo inductivo para observar el comportamiento de las ondas de voltaje y corriente. La implementación de la propuesta III se puede observar en la Fig. 4.21.

r

----- 1,· '----

r------ t••

Fig -1-:21. lmplemcntación de la propuesta !JI en simulink

105


La Fig. 4.22 muestra los resultados del inversor de 25 niveles de la propuesta III ( 4 fuentes de voltaje) para la carga resistiva, en ella se puede observar la forma escalonada de la onda; mientras la Fig. 4.23 muestra los resultados para la carga inductiva, en donde prácticamente ya no se observan los picos de voltaje y la onda de corriente es prácticamente sinusoidal. La distorsión armónica total para la onda de voltaje es 3.90/o (Fig. 4.24a), mientras que la distorsión armónica total para la onda de corriente es de 0.54% (Fig. 4.24b).

I::.:.__ .. -.. '"'"] -e-·

....,,.1

Fig -L22 Resttltados propuesta 111 confígurac1ón-+ f'uentes con carga resistiva

[-·,,, .. ¡ -i;:--,,

-· Fig -+ 2~ Resultados propuesta 111 configuración -4 f'uentes con carga inductl\ a

106

5'glol to anolyzt

Sf'lK:ted s.tgnm ~ C)'dtl FF'T eomdo'ill IN'I rfd) 1 cycln

Time tsJ

05 .. I o.t ! J OJ

¿ 02 .. ; 01

JOO 600 800 1000 200 JOO 600 800 1000 Fr•qu•ncy tHz) Frt<¡uoncy (Hz)

(a) Carga resistiva. (b) Carp inductiva.

Fig 4 24. Resultados THD propuesta 111 configuración 4 fuentes

4.4.2 Configuración de 5 fuentes de voltaje (31 y 50 niveles)

4.4.2.l 31 niveles

Los resultados de la propuesta III en su configuración de 5 fuentes de voltaje con 31 niveles de salida con carga resistiva se pueden observar en la Fig. 4.25, las ondas de voltaje y corriente forman una onda sinusoidal escalonada de 31 niveles. La Fig. 4.26 muestra los resultados para la carga inductiva donde es ¡x>sible apreciar que la onda de corriente está suavizada asemejándose más a una onda sinusoidal, también se observa el ángulo de defase entre el voltaje y la corriente. En las Fig. 4.27a y Fig. 4.27b se pueden apreciar las distorsiones armónicas cuando se aplica la carga resistiva (3.14%) y la inductiva (0.47%).

,.,....,ML.131 ..... , i ·,-¡ ;-e-.

Fig. 4 . .25. Resultados propuesta Jll configuración 5 fuentes con carga resistiva.

~ "'¡ 1 ¡ § ~ ! f : > ... ¡

1

' i

-¡

~Hl(Ml.131fl ....... l

-''A"i ~~~~~~~~~.~~~~---c=--~~~,':,--~~~.,-,,-~~~-,'c-~~

fig 4 . .26. Resultados propuesta 111 configuración 5 fuentes con carga inductiva

107

Soloctod '9"' • <ytln Fn ....- ,., •odJ 1 <ydo•

,rx./r( \ , . 1 \\\ )( \\ j ,o~r \; - -- -~

O 001 002 00] 0().1 ºº~ 006 T1mt (SJ

;;

~

j ' o

l 01

"' ;

1000


5'9nal !o anllyn i O.C,lsy Nll'oed NJ"# • ~ F~ •l'IOO-A-

5.-.Ct~ ~ .¡ c~IH FF"T ..-.dow- lin r1,c,f1 1 c.yct.s

200~- • 1

j \. ". / '\J

06

l 02 X' :1 o'

O O 01 O 02 O OJ O ().1 O~ O 06 T~(II

Fr~ncy1li.lJ

(b) Carp inducti,·a.

Fig --L~7 Resultados THD propuesta 111 configuración 5 fuentes

4.4.2.2 50 niveles

108

La Fig. 4.28 muestra los resultados para el inversor multinivel de 50 niveles de la propuesta III cuando se aplica la carga resistiva, es interesante notar que el nivel de - l 300V está ausente, sin embargo como puede obseivarse en la Fig. 4.30 la distorsión armónica es muy baja (2.06%) a pesar de la ausencia del nivel; está ausencia del nivel puede ser aprovechada para eliminar determinados armónicos. La Fig. 4.29 muestra los resultados para la carga inductiva, en donde se observa una onda de corriente bastante suaviz.ada y con su defase correspondiente. Finalmente la Fig. 4.30 muestra que la distorsión armónica para la onda de corriente fue de 0.41 % .

... ;~;-..,e, .. ,-::..-. .. ...,..

Fig 4 .28 Resultados propuesta 111 configuración 5 fuentes con carga resistiva

- v.a,-1• -~v .. r.,1

1 .¿ ;,>.:r

., .. -·,I:"!·-·--·---·-·· ..•• .1. : M ... ---:~~

-"" Fig ·-L29 . ResultaJos propuesta 111 configuración 5 fuentes con carga inJucti,a .

s..c.tl'd ~ 2 cyc-'H Ffi ...00• 1..i rf'd¡ t c¡-dH

~~:. 7'\ / . .1 2000• \_ / _

O OOó O 01 O 015 O 02 O 025 O OJ T1mtis \

Fund..l.,,.,.lll ¡60Hz¡ 0 252) THO• 2 06'1;

200 ~00 600 1000 Fr~y(Hzi

(a) Carp resistiva.

Sognol 10 ''"''fl• 5.-:i.d ~ .& cytlK FFl ..... ¡ir, r"td ¡ 1 CJ"dH

~r- \ \ . . 1 200f \ . _ 1 , _

O 001 002 OOJ OCM 005 006

FFT~1

; Ol

i ~ 02 'l;

~ :: o , :i;

JOO Fr-y lHzi

(b) Carp indUL'tin.

1000

Fig. 4 30 Rcsult1dos THD propuesta 111 conl'iguración 5 rucntes.

4.5 Resultados de la propuesta IV

109

En esta sección se muestran los resultados de las ondas de voltaje y corriente para la propuesta IV, en este caso sólo se ejemplificó con una configuración de 5 fuentes. La Fig. 4.31 muestra la implementación de esta propuesta en simulink.

110

EJ

Fig 4.31. Implementación de la propuesta IV en Simulink.


Los resultados de la configuración de 5 fuentes de voltaje para la topología IV con carga resistiva se pueden apreciar en ta Fig. 4.32, se aprecia una onda escalonada de voltaje y una de corriente muy semejantes a una onda sinusoidal. La Fig. 4.33 muestra los resultados de la configuración cuando la carga es del tipo inductivo observándose que prácticamente no hay picos de voltaje y la onda de corriente es sinusoidal. La THD para la onda de voltaje es 1.69% y se puede apreciar en la Fig. 4.34a, mientras que para la onda de corriente es de 0.4% (Fig. 4.34b).

Prcipue,aa rv t~ill 63 nlvel&!I)

Fig 4 32. Resultados propuesta IV configuración S fuentes con carga resistiva

_..,

F1g. -+ .3.3 Resultados propuesta IV configuracion 5 fuentes con carga inJucu,a

S91~1 to ill'lalyzt

• C~•Y ,na.: a,,v.i · t.Qlll' fr .vf">iJo"'

S~l•d Jtgn¡il 2 cyclf'S FFT .,,,dov. (., rtcl) 1 C)'ci.s

~( // \, 1··, ¡ \, ,,,,

2000~-·~/_·_~_~__,,'---'--~-~---'

06

] 05

i OJ

~ OJ

{,_ O 2

'" i O 1

O 0005 001 0015 002 0025 O 03

Funda-• t60Hl): )115 THJ: 1 69%

Frt<1,:ency (HZJ


5'gnal to anafyze

Stolt<lt<I ~ J c~ln FFT vnndow (11 rt<I) 1 cycJn

~¡~~-~·-~-~-~-~·---' O 001 002 003 01).1 005 006

FFT 1t1aly1,s

06

~ O 5 E f OJ

~ o) o {_ O 2

r º 1

T1m. íS)

F.nt.,,,..,. .. i60Hzi , J9J 1 THO• O JO"\,

(b) Carga inductiva.

i:ig -+ .3-1- Resultados TI ID propuesta IV configuración 5 l'uentes

4.6 Resumen de los resultados

111

En el capítulo 3 se describieron varias propuestas de inversor multinivel, cada una con caracteristicas diferentes. A lo largo de este capítulo se mostraron los resultados de las simulaciones para cada una de estas topologías.

Mediante simulaciones se demostró que la primera propuesta permite seleccionar el número de niveles o la tolerancia a fallas. Estás simulaciones fueron realizadas con el algoritmo propuesto en la sección 3.1.3. Debido a que las simulaciones requerian de un alto poder computacional sólo se pudieron simular algunos ciclos para observar el comportamiento del inversor, en está topología

112

tampoco se logró simular el comportamiento del inversor con una carga inductiva debido a que se requería un poder computacional más elevado.

Se determinó que la propuesta I era poco viable económicamente porque requería de un gran número de fuentes, sin embargo el desarrollo de está topología permitió concebir otras 3 topologías. Estas topologías fueron simuladas usando fuentes de voltaje en lugar de baterías. lo que permitió disminuir considerablemente el poder computacional requerido, y esto su vez provocó que se pudieran simular cargas tanto resistivas como inductivas.

En base a las simulaciones y a las características mencionadas se detem1inó que la topología más conveniente para la aplicación en sistemas de baja y media potencia era la propuesta número 11. Esto se debe a que utiliza menos componentes que las otras tres estructuras. también permite tener bajas pérdidas por conducción ya que hay pocos semiconductores activos en la generación de cada nivel haciéndolo altamente eficiente. otra característica es que sólo requiere de semiconductores unidireccionales para su operación.

113

5 Comparación con otras topologías.

En la sección anterior se presentaron varias propuestas de inversor multini\el. de estás propuestas se seleccionó la que ofrece mejores prestaciones en cuanto a eficiencia y número de componentes al aplicarse en sistemas de baja y media potencia. En esta sección se hará una comparación de las propuestas II y 111 con el inversor multinivel en cascada y otras topologías.

5.1 Comparación de la propuesta II con el inversor en cascada

El inversor en cascada es una de las topologías que más ventajas o prestaciones ofrece. siendo un excelente modelo de comparación.

En un inversor multinivel en cascada el número de puentes H utilizados para generar los niveles está determinado por:

No. puentes H = (niveles - 1)/2

Y el número de interruptores requeridos para este número de niveles está dado por:

No. interruptores= 4xNo. puentes H

La Tabla 5.1 muestra una comparación del inversor multinivel en cascada con la topología propuesta.

La primera comparación entre las dos topologías se puede hacer en términos del número de semiconductores. en la topología propuesta se usan 12 interruptores para generar 13 niveles comparado con los 24 interruptores que son usados por el CHB: el inversor multinivel propuesto usa 4 fuentes OC mientras que el CHB utiliza 6 fuentes de OC.

Otra de las principales diferencias entre ambas estructuras se puede obsenar en las pérdidas por conducción. Ya que en el CHB se necesitan que 12 semiconductores conduzcan simultáneamente

114

para generar una salida de 13 niveles. mientras que la topología propuesta sólo utiliza 4 semiconductores para obtener cualquier nivel.

Tabla 5.1. Comparación de la propuesta II con el inversor en cascada

r-----------r- ------------------------------- ············-······ ····---···· .. '

......

Topología No. No. No. No. No. No. Interruptores Fuentes Interruptores Fuentes Interruptores Fuentes

I para 13 para 13 para 21 para 21 para 29 para 29 niveles niveles niveles niveles niveles niveles

1 Cascada 24 6 40 10 56 ! 14 [ Propuesta -

---··--------------··-- 1-----~---- --···-----··--······- ·········--·· ······-········-- .................. ... -- ......

12 4 14 5 16 6

En la Tabla 5.1 se puede observar que a mayor número de niveles es más notoria la diferencia entre el número de componentes usados en la construcción del inversor.

5.2 Comparación de la propuesta 111 con el inversor en cascada

La Tabla 5.2 resume el número de componentes empleados por el inversor en cascada y la propuesta 111 para generar un distinto número de niveles. La primera comparación es que el inversor en cascada utiliza 48 interruptores para generar 25 niveles y 100 interruptores para generar 50 niveles. mientras que el inversor de la propuesta III utiliza 12 y 15 interruptores bidireccionales respectivamente. Esta diferencia en el número de componentes se ve reflejada directamente en el costo del inversor.

Tabla 5.2. Comparación de la propuesta III con el inversor en cascada

Topología No. Interruptores No. Fuentes No. Interruptores No. Fuentesl para 25 niveles para 25 niveles para 50 niveles para 50 niveles I

Cascada 48 12 100 25 i

Propuesta 12 4 15 5 i ----- -----·-···-···--·--·-·--······-·-----·

La otra comparación se puede hacer en cuanto al número de interruptores que se encuentran conduciendo simultáneamente. Por ejemplo para generar 25 niveles de salida el inversor en cascada requiere que 24 semiconductores conduzcan simultáneamente mientras que en el inversor de la propuesta III sólo 3 semiconductores conduzcan simultáneamente: está diferencia hace que el inversor de la propuesta III tenga una eficiencia mucho más alta que el inversor en cascada.

115

5.3 Comparación de las propuestas II y 111 con otras topologías

La propuesta II puede compararse con la estructura multinivel PUC en cuanto a la apariencia de sus conexiones. sin embargo se puede observar que la estructura propuesta requiere un puente 11 para generar la polaridad a diferencia de la PUC. Está característica le ofrece una ventaja a la estructura PUC ya que puede generar más niveles que la topología propuesta.

La propuesta III se asemeja en sus conexiones al inversor propuesto en [46] y al MU crisscross. al igual que el número de niveles que se pueden formar con el mismo número de fuentes. Sin embargo. la propuesta III tiene la ventaja de requerir un menor número de semiconductores conduciendo para formar cada nivel de voltaje, haciéndolo más eficiente que el MU crisscross o el MU propuesto en [46].

116

6 Implementación y resultados experimentales del prototipo.

6.1 Implementación

Se implementó un prototipo funcional de la topología de la propuesta II para demostrar el funcionamiento de la estructura (Fig. 3.lüd o Fig. 4.14).

La Fig. 6.1 muestra el diagrama a bloques del sistema completo. Los componentes internos del imersor para el prototipo fueron un micro-controlador arduino. drivers para IGBTs IR21 l O. interruptores IGBT FGPF4536. Cómo entradas al sistema se requirieron una fuente auxiliar para polarizar los drivers y \'arias fuentes de voltaje como fuentes de entrada del inversor.

IGBT

Se utilizó el IGBT FGPF4536 para el prototipo. debido a que es un semiconductor con bajas pérdidas por conducción y conmutación.

Driver para IGBT

Se utilizó el driver IR2 l l O que es un controlador de alta velocidad y alto mi taje con canales independientes de salida. una salida referenciada a tierra y la otra es un voltaje de salida llotado. Las señales de control del IR2 l l O son compatibles con niveles TTL.

Generación de nivel

La Fig. 6.2 muestra la configuración utilizada con el driver IR2 l l O para activar los semiconductores utilizados para la generación de los niveles de salida (interruptores denotados con la letra H y Len la Fig. 3 .1 Od).

r---------------~ 1 1 1 1 1 1 1 1

Microcontrolador

Fuente auxiliar para 1--1--1 ---'•\1

Drivers para IGBTs drivers

Baterías (fuentes de voltaje)

1

1 1 1 1 1

~ ~

1

V

Interruptores f------1\ generadores de nivel r,i

Interruptores L....!...J.. generadores de ~

polaridad (puente H) 1

1

~---------------J Fig. 6. 1. Diagrama a bloques del inversor implementado.

+",V

• 12V

C4 C3 P"~ "'

8 (.) ve (.) > > - 10 HIII -

vs U1

12 ~2110 HO

Ltl

HIN I>-----'

11 SO ~ ~ LO

01

UF 7

C1 22uF

R1 10R

UF-4•))7

C2 IOOnf' ·ce-rarnri:

R3 lk

Voltaje de salida

•300V

i I Q1

Fig. 6.2.. Configuración utilizada para activar los interruptores generadores de nivel

117

118

Generación de polaridad

La Fig. 6.3 muestra Ja configuración utilizada para controlar e) puente H que generara Ja polaridad de salida. El puente H está formado por cuatro IGBTs y para activar los semiconductores se utilizaron dos drivers IR2 l l O.

.,.

a, Q)

Ol

!·1g. 6 3 Conl'igurac1ón utilizada para el puente 11.

Fuentes de voltaje.

Se configuraron cuatro fuentes de voltaje en múltiplos de 4V para realizar el prototipo tal y como se muestra en la Fig. 6.4.

l·ig h --L Configuración de fuentes utilizada para la prucha

Carga

La carga conectada a la salida del inversor fue un foco de tipo automotriz (Fig. 6.5).

119

lig 6 :'i Carga conectada a la 5alida del inversor.

El prototipo completo se muestra en la Fig. 6.6.

hg 6 6 lmpkmentación del prototipo del inversor.

6.2 Resultados experimentales

Los niveles de voltaje se pudieron observar por medio del osciloscopio. Las imágenes del osciloscopio se muestran en las Fig. 6.7, Fig. 6.8 y Fig. 6.9. En las imágenes se aprecia que los niveles de voltaje no permanecen constantes, especialmente en los niveles más altos, esto se debe a dos razones, primero se utilizaron fuentes de voltaje (las cuales no operan en cuatro cuadrantes y por lo tanto no pueden recibir energía) y finalmente se usaron circuitos integrados para polarizar los IGBT' s, y estos no están optimizados para la topología propuesta. El prototipo se puede mejorar utilizando por lo tanto baterías y los circuitos de activación y protección conocidos como "Snubbers".

120

U 5.00\1 --~ 0 /25.4 ;1 < 10 Hz

Fig. 6.7. Niveles de salida del prototipo.

o s .:


121

o s.oo v 20.0rn5 , 11111,(1(1 > 0 .í 24.3 \1 23.3350 Hz


122

7 Conclusiones y trabajo futuro.

7.1 Conclusiones vs objetivos

A continuación se enumeran los principales logros obtenidos de acuerdo a los objetivos planteados en el trabajo:

• Se lograron proporcionar nuevas topologías de inversores multinivel. todas ellas con un menor número de componentes que las topologías tradicionales. Las topologías propuestas permiten tener una buena calidad en la onda de salida ya que presentan una buena relación entre el número de niveles y el número de componentes empleados.

• Se identificó un área de oportunidad dentro del arte del Smart Grid. en este caso el desarrollo de nuevas topologías de inversores multinivel con un número reducido de componentes.

• Se realizó una investigación profunda en el estado del arte de inversores multinivel. revisando una gran cantidad de topologías que aparecen en la literatura. La investigación incluyó un gran número de artículos. tesis e incluso algunas patentes.

• La revisión de la literatura permitió realizar una compilación de las distintas topologías de inversores multinivel con lo que se logró comparar las diferencias entre estas topologías. incluyendo sus ventajas y desventajas.

• Se lograron proponer varias topologías de inversores multinivel. y se logró simular el comportamiento del inversor cuando era sometido a distintas condiciones.

• Se logró proporcionar una técnica de control para las topologías propuestas. está técnica de control podría adaptarse a otro tipo de topologías.

• En general. con este trabajo de tesis se logró proporcionar una base para el desarrollo de tecnología nacional.

• Se logró realizar una publicación del trabajo realizado. además de que se tiene una patenk en proceso. [62]

• Se logró realizar un prototipo de una de las topologías propuestas. Con este prototipo se pudo demostrar el funcionamiento del inversor.

7.1.1 Conclusiones generales

1,, _.)

Los siguientes puntos muestran las conclusiones que aplican a las topologías de mwrsor propuestas:

• Las topologías propuestas tienen bajas pérdidas por conmutación y por conducción. ya que los semiconductores pueden operar a bajas frecuencias y hay un bajo número de dispositivos semiconductores conduciendo a la vez.

• Todas las topologías propuestas requieren de una configuración asimétrica de fuentes para formar los distintos niveles.

• Ninguna de las topologías propuestas permite implementar fuentes simétricas para su operación.

• Todas las topologías propuestas requieren de dispositivos semiconductores con diferentes características de potencia.

• Los picos de voltaje generados por las cargas inductivas desaparecen al incrementar d número de niveles del inversor, esto se puede traducir en una disminución de los esfuerzos eléctricos experimentados por los dispositivos semiconductores. esto permite incrementar el tiempo de vida del inversor.

• No fue posible verificar que se pudiera conseguir el balance de carga de las baterías (todas deberían contribuir con la misma potencia). sin embargo. el algoritmo para la descarga controlada de las baterías funcionó satisfactoriamente.

• El algoritmo para la descarga controlada de las baterías y el manejo de fallas es bastante robusto debido a que opera a nivel bit haciendo que el sistema de control pueda funcionar a altas velocidades.

• El algoritmo de control puede operar con cualquiera de las topologías propuestas. incluso podría funcionar con otro tipo de topologías.

7.1.2 Conclusiones de la primera topología propuesta

• La pnmera topología propuesta requiere de un menor número de interruptores o dispositivos de conmutación que las topologías clásicas para funcionar. sin embargo. requiere de un gran número de fuentes para operar. incrementando el costo del sistema.

• En esta topología es posible controlar el número de niveles o la tolerancia a fallas. cambiando el valor de las fuentes de alimentación.

124

7 .1.3 Conclusiones de la segunda topología propuesta

• La segunda topología propuesta requiere de un menor número de fuentes de voltaje y

dispositivos de conmutación que las topologías tradicionales para funcionar y permite lograr una buena relación entre el número de niveles e interruptores.

• Los dispositivos semiconductores de la segunda topología propuesta son unidireccionales lo cual puede ayudar a disminuir el costo del sistema.

7.1.4 Conclusiones de la tercera topología propuesta

• La tercera topología permite eliminar la necesidad de un puente 11 para generar la polaridad del inversor. sin embargo requiere que todos los semiconductores sean bidireccionales.

• En esta topología hay fuentes de voltaje tanto aisladas como no aisladas. Dos fuentes de \·oltaje no aisladas se pueden sustituir por una fuente de \Oltaje y dos capacitores para disminuir el costo del inversor.

7.1.5 Conclusiones de la cuarta topología propuesta

• En la propuesta III se observó que había combinaciones de fuentes que no proporcionaban una simetría en el número de niveles positivos y negativos. Esto sugirió la introducción de un puente H para lograr la simetría e incrementar a su vez el número de niveles en la propuesta IV.

7.2 Contribuciones más relevantes

Las contribuciones más relevantes de este trabajo son:

• Cuatro propuestas de topologías de inversor multinivel. • Un estudio muy amplio del estado del arte en inversores multinivel.

• Se están desarrollando herramientas auxiliares de software que permiten dise11ar inversores multinivel.

• Se propuso un algoritmo de control para el manejo de fallas y descargada de las haterías. • Se concibió una nueva forma de desarrollar topologías multinivel extendiéndolas a 3

dimensiones.

I r _)

• Se propuso una topología de inversor multinivel con un bajo número de componentes que no compromete la calidad de la energía eléctrica.

7.3 Trabajo futuro

Existen diversos temas de interés para investigación futura:

• Realizar un prototipo físico de las topologías propuestas. • Revisar la posibilidad de expandir las topologías a un sistema trifásico. • Implementar físicamente el algoritmo propuesto para la descarga controlada de las baterías

y el manejo de la tolerancia a fallas. • Probar las eficiencias de las distintas topologías de inversor propuestas. • Probar el algoritmo de control con otras topologías ya existentes. • Diseñar e implementar un filtro adecuado para cada topología. • Análisis de costos. • Someter el trabajo a publicaciones.

126

8 Referencias y bibliografía

[ l] T. Noguchi and S. Suroso. ··Rcvicv,· of novel multilcvcl current-source inverters with H-bridge and eommon-emiller based Lopologies."" in Proc. 201 O TITE Fnergy Conversion Congress :.111d Exposition ( ECCE). A ti anta. GA. USA. Sept. 201 O.

[2] P. Sotoodeh and R. Miller. ··A new multi-level inverter \\ith FACTS capabilities for wind appl ications."" in IEEE Green Tcchnologies Confcrcnce. 2013. pp. 271--276.

[3] K. Gupla. A. Ranjan. P. Bhatnagar. L. K. Sahu. ami S . .Jai11. ··Multilcvcl invcrter topologies with reduced device count: A review."" IEEE Trans. Power Electron .. vol. 31. no. 1. pp. 135-151. Jan. 2016.

[4] N. Youscfpoor. S. H. Fathi. N. Farokhnia. and H. A. Abyanch. ··THD minimization applicd directly on the line-to-line voltage of multilevel inverters.'" TEEE Trans. lnd. Electron .. vol. 59. no. l,pp. 373-380,Jan. 2012.

[5] Activity-and-Sustainable-Development-Report. ALSTOM. 2015.

[6] Smart Grid. Fundamentos. tecnologías y aplicaciones. Rommel A. Vicini. 2012.

[7] The advanced smart grid: edge power driving sustainability / Andres Carvallo . .lohn Cooper. 2011.

[8] Electrónica de Potencia. Circuitos. Dispositivos y Aplicaciones. Muhammad H. Rashid. Prentice Hall. 3ra edición 2004.

[9) Prospectiva del sector eléctrico. Secretaría de energía. 2014.

[ 1 O) Conteo de población y vivienda del Instituto Nacional de Estadística. Geografía e Informútica (INEGI). disponible en su página oficial: \vww.inegi.gob.mx . 2015.

[ 11] Scott Baron y George Weinmann. Case study: The energy context. Michigan Business School. Diciembre 2003.

[ 12] Power electronics: converters. applications and design. N. Mohan. T.M. Undeland. W.P.Robbins. Wiley & Sons. 1995.

127

[ 13] Análisis y desarrollo de un inversor multinivel. Ernesto Bárcenas Bárcenas. Centro nacional de investigación y desarrollo tecnológico CENIOET.

[14] Fang Z. Peng. A generalized multilevel inverter topology with self voltage halancing. Conference Record of the 2000 IEEE Industry Appl ications Society Annual Meeting. 2000. vo 1.3: 2024-203 1

[15] .1. Rodriguez . .1.-S. Lai. ami F. 7. Peng. ··Multilcwl imcrtcrs: ¡\ survcy oCtnpologics. cPntrnls. and applications.·· IEEE Trans. Ind. Electron .. vol. 49. no. 4. pp. 724-738. Aug. 2002.

[16] Y. Zhang. W. Fei and S. Wang. "Investigation of Topologies of Low Voltage Multikn:I Inverters." Power Electronics and D6ve Systems, 2007. PEDS '07. 7th lnternational Conference on. Bangkok. 2007. pp. 1523-1527.

f 17] E. Babaei. "A Cascade Multilevel Converter Topology With Reduced Numher of Switchcs." in IEEE Transactions on Power Electronics. vol. 23. no. 6. pp. 2657-2664. Nov. 2008.

[18] Gui-.Jia Su. "Multilevel OC-link inverter." in IEEE Transactions 011 lndust1y Applirntions. vol. 41. no. 3. pp. 848-854. May-.June 2005.

[19] Gui-.Jia Su. "Multilevel OC link inverter," lndustry Applications Conference. 200./. 39th IA5, Annual Meeting Con.ference Record qfthe 2004 IEEE. 2004. pp. 806-812 vol.2

[20] Y. Hinago and H. Koizumi. "A single phase multilevel inverter using switched series/parallel OC voltage sources." Energy Conversion Congress and Exposition. 2009. ECCE 2009. IEEE. San .Tose. CA. 2009. pp. 1962-1967.

[21] Y. Hinago and H. Koizumi. "A Single-Phase Multilevel lnverter Using Switchcd Series/Parallel OC Voltage Sources." in IEEE Transactio11s 011 Industrial E/ectronics. vol. 57. no. 8. pp. 2643-2650. Aug. 201 O.

[22] W. K. Choi and F. s. Kang. "H-bridge based multilevel inverter using PWM switching function." Te/ecommu11irntions E11ergy Conference. 2009. 11\TELEC 2009. 3 Jsr lnternarionu/. Incheon. 2009. pp. 1-5.

[23] Lee. S. H.: Kang. F. S.: "A new structure of H-bridge Multilevel inverter." in Proc. KIPE Conf.. 2008. pp. 388-390. 2008.

[24] .l. Ebrahimi. E. Babaei and G. B. Gharehpetian. "A New Multilevel Converter Topology \Vith Reduced Numher of Power Electronic Components." in IEEE Tronsacrions 011 Industrial Electronics. vol. 59. no. 2. pp. 655-667. Feb. 2012.

[25 J E. Najafi and A. H. M. Yatim. "Oesign and Implementation of a Nev.: Multilevel lnvcrtcr Topology." in IEEE Transactions 011 Industrial Elecrronics. vol. 59. no. 11. pp. 4148-4154. No\·. 2012.

[26] E. Najafi. A. H. M. Yatim and A. S. Samosir. "A new topology -Reversing Voltage (RV) - for multi leve! inverters." Pmrer and E11ergy Conference. 2008. PECon 2008. IEEE 211d lnrernotiono/ . .Johor Bahru. 2008. pp. 604-608.

128

[27] M. F. Kangarlu and E. Babaei. "A Generalized Cascaded Multilevel lnverter Using Series Connection of Submultilevel lnverters." in IEEE Transactions on Power Eleclronics. vol. 28. no. 2.pp. 625-636,Feb. 2013.

[28] M. F. Kangarlu, E. Babaei and S. Laali, "Symmetric multilevel inverter with reduced components based on non-insulated de voltage sources." in JET Power Electronics. vol. 5. no. 5. pp. 571-581, May 2012.

[29] M. Toupchi Khosroshahi, "Crisscross cascade multilevel inverter with reduction in number of components," in JET Power Electronics, vol. 7, no. 12, pp. 2914-2924. 12 2014.

[30] Z. Bayat and E. Babaei. "A new cascaded multilevel inverter with reduced number of switches." Power Electronics and Drive Systems TechnoloKJ! (PEDSTC). 20/ 2 3rd. Tehran. 2012. pp. 416-421.

[31] V. Singh, S. Gupta. S. Pattnaik and R. K. Dewangan. "New hybrid cascade multilevel inverter with less number of switches." Power India !nternationa/ Conf'erence (P//CON). 201-1 6th JEEE. Delhi.2014.pp. 1-6.

[32] S. P. Gautam, S. Gupta. S. Pattnaik and V. Singh, "New topology with reduced number of switches in asymmetrical cascaded multilevel inverter." Communirntion ond Com¡mting (ART( 'om 20/ 3). Fifih lnternationa/ Conf'erence on Advances in Recen/ Techno/ogies in. Bangalore. 2013. pp. 336-344.

[33] G. Ceglia. V. Guzman. C. Sanchez. F. lbanez. J. Walter and M. l. Gimenez. "A New Simplified Multilevel lnverter Topology for DC/AC Conversion." in JEEE Transactions on Pml'er E/ectronics. vol. 21. no. 5. pp. 131 1-1319. Sept. 2006.

[34] N. A. Rahim, K. Chaniago and J. Selvaraj. "Single-Phase Seven-Level Grid-Connected Inverter for Photovoltaic System," in IEEE Transactions on Industrial Electronics. vol. 58. no. 6. pp. 2435-2443 • .June 2011.

[35] G. M. Martins. J. A. Pomilio, S. Buso and G. Spiazzi. "Three-Phase Low-Frequency Commutation lnverter for Renewable Energy Systems." in IEEE Transactions on Industrio/ Electronics, vol. 53, no. 5. pp. 1522-1528, Oct. 2006.

[36] Y. Ounejjar and K. AI-Haddad, "A new high power efficiency cascaded U cells multilevel converter." Industrial Electronics. 2009. IS/E 2009. IEEE !nternational Symposium on. Seoul. 2009. pp. 483-488.

[37] Y. Ounejjar. K. AI-Haddad and L. A. Grégoire. "Novel three phase seven leve! PWM converter." Electrica/ Power & Energy Conference (EPEC). 2009 IEEE. Montreal. QC. 2009. pp. 1-6.

[38] Y. Ounejjar and K. Al-Haddad. "Multilevel hysteresis controller of the novel seven-le\'el packed U cells converter." Power Electronics Electrica/ Drin:s Automation ami Motion (5;PEEDAM). 20/0 lnternotionaf S'ymposium on, Pisa. 2010. pp. 186-191.

129

[39] Y. Ounejjar. K. Al-Haddad and L. A. Gregoire. "Packed U Cells Multilevel Coll\erter Topology: Theoretical Study and Experimental Validation," in IEEE Trunsllclions 011 lndustrilll Electronics. vol. 58. no. 4. pp. 1294-1306. April 2011.

[40] A. Chen. Chenghui Zhang. Hao Ma and Yan Deng. "A novel multilevel inverter topology with no clamping diodes and flying capacitors." lnduslrial Electronics. 2008. IECOX 2008. 3./.th Annuu/ Con(erence of!EEE. Orlando. FL 2008. pp. 3184-3187.

[ 41] M. F. Kangarlu, E. Babaei and M. Sabahi, "Cascaded cross-switched multilevel in verter in symmetric and asymmetric conditions." in JET Power Eleclronics. vol. 6. no. 6. pp. 1041-1050 . .luly2013.

[42] K. K. Gupta and S. Jain, ··comprehensive revie\v of a recently proposed rnultilevel Íll\uter:· IET Power Electron .. vol. 7, no. 3, pp. 467--479. Mar. 2014.

[43] Yi-Hung Liao and Ching-Ming Lai, "Newly-Constructed Simplified Single-Phase Multistring Multilevel lnverter Topology for Distributed Energy Resources." in IEEE Tran.rnctions 011 Power Eleclronics, vol. 26, no. 9, pp. 2386-2392, Sept. 2011.

[ 44] K. K. Gupta and S . .Jain, "Algorithm for asymmetric source configuration in a new ly constructed multistring multilevel inverter topology," Power Eleclronics. Machines und Drives (PEMD 2012). 6th JET lnternational Conference on, Bristol. 2012. pp. 1-6.

[45] .l. Han and T. Tang, "A Hybrid Cascade Asymmetrical Multilevel Converter with Isolated Voltage Source." Industrial Electronics Society, 2007. IECON 2007. 33rd Annuul Conference o/' rhe IEEE, Taipei, 2007, pp. 2119-2123.

[46] K. K. Gupta and S . .Jain. "Topology for multilevel inverters to attain maximum number of levels from given OC sources," in JET Power Electronics, vol. 5. no. 4. pp. 435-446. April 2012.

[47] A. Mokhberdoran and A. Ajami. "Symmetric and Asymmetric Design and lmplementation of New Cascaded Multilevel Inverter Topology," in IEEE Tran.wctions on P(mer Electronics. ,ol. 29. no. 12. pp. 6712-6724. Dec. 2014.

[48] S. Bahravar. E. Babaei and S. H. Hosseini, "New cascaded multilevel inverter topology with reduced variety ofmagnitudes of de voltage sources," Power Electronics (/!CPEj. 20/J. IEEE 5th lndiu !nternational Conference on. Delhi.2012, pp. 1-6.

[49] E. Zamiri. S. Hamkari. M. Moradzadeh and E. Babaei. "A new cascaded multilevel inverter structure with less number of switches." Power Electronics. Drive Systems ami Techno/ogies Conference (PEDSTC). 20/-l 5th, Tehran, 2014, pp. 199-204.

[50] L. Mohammadalibeigy and N. A. Azli, "A new symmetric multilevel inverter structure with less number of power switches," Energy Conversion (CENCON). 2014 1 EEE Conference on. Johor Bahru, 2014, pp. 321-324.

[51] L. M. A. Beigi, N. A. Azli, F. Khosravi, E. Najafi and A. Kaykhosravi. "A new multilevel inverter topology with reduced number of power switches," Power and Energy (PECon). 2012 IEEE Jnternational Conference on, Kota Kinabalu, 2012, pp. 55-59.

130

[52] P. S. Rani, K. V. S. Prasadarao and K. R. N. V. Subbarao. "Comparison of symmctrical and asymmetrical multilevel inve11er topologies with reduced numher of switches." Snwrr Elecrric Grid (/SEG). 20/./ lnternafional Conference on, Guntur, 2014. pp. 1-5.

[53] A. Chen, Chenghui Zhang, Hao Ma and Yan Deng. "A novel multilevel inverter topology with no clamping diodes and flying capacitors," Industrial Electronics. 200R. !ECON 200R. 3./rh Annual Conference o/1EEE, Orlando. FL. 2008, pp. 3184-3187.

[54) V. Sonti. S. Jain and V. Agarwal, "A new low cost and high efficiency cascaded half-hridge multilevel inverter with reduced number of switches." Power Electronics, Drives and Energy Systems (PEDES), 2014 IEEE lnternational Conference on, Mumbai, 2014, pp. 1-6.

[55] H. Jabir. S. Mekhilef, M. Nakaoka and K. Nishida. "Development of a transformer-based multilevel inverter topology for stand-alone photovoltaic system." Power Electronics ami App/ications (EPE), 2013 15th European Conference on. Lille. 2013. pp. 1-10.

[56) A. Rufer, M. Veenstra, K. Gopakumar. "Asyrnmctric Multilcvel Convcrtcr for l ligh Resolution Voltage Phasor Generation", 1999.

[57) S. H. Hosseini. A. Farakhor and S. K. Haghighian, "New cascaded multilevel inverter topology with reduced number of switches and sources," Electrical and Electronics Engineering (ELECO). 2013 8th lnternational Conference on. Bursa, 2013, pp. 97-1 O l.

[58) N. P. Sehibli. Tung Nguyen and A. C. Rufer, "A three-phase multilevel converter for highpower induction motors." in IEEE Transactions on Power Elecfronics. vol. 13. no. 5. pp. 978-986. Sep 1998.

[59] S. Boobalan and R. Dhanasekaran. "Hybrid topology or asymmetric cascaded multilevel in verter with renewable energy sources." Advanced ( 'ommunication ( 'ontrol ancl ( 'om¡mting Technologies (/CACCCT). 201./ lnternational Conference on. Ramanathapuram. 2014. pp. 1046-1051.

[60) E. Zamiri: N. Vosoughi: S. H. Hosseini; R. Barzegarkhoo: M. Sabahi. "A New Cascaded Switched-Capacitor Multilevel lnverter Based on Improved Series-Parallel Conversion with Less Number of Components." in IEEE Transactions on Industrial Electronics . 2015. pp.1-1.

[61) Y. Liu. H. Hong and A. Q. Huang, "Real-Time Algorithm for Minimizing THD in Multilevel lnverters With Unequal or Varying Voltage Steps Under Staircase Modulation." in IEEE Transactions on Industrial Electronics. vol. 56, no. 6, pp. 2249-2258 . .Tune 2009.

[62) Flores-González Aldo. "A new generalized asymmetric multilevel inverter topology based on polygonal prisms", International Journal of New Computer Architectures and their Applications (IJNCAA). vol. 6, no. 2. April 2016.

[63) Normas de interconexión CFE. 2007.

9 Anexos

9.1 Anexo A. Topologías similares a la estructura PUC.

SI s T T

Vnc1 '{

· V»ci .l. .t.

S2 S6

Estructura propuesta en [065 74816]

" l.fM,I)

Estructura propuesta en [05773091]

, "(t)

Estn1ctura propuesta en [06759716]

------~-~

~~

v, .• '.,~N ~A v.'~j'"' ~ ····~.

··············· ·.¡, ............ . I' j

V,, • ·h}:t' • .....

(Jll

]··"' \(

ln.iJ

Estn1ctura propuesta en [06242081 J

131

9.2 Anexo B. Tablas de conmutación de las distintas topologías de inversores MLI.

Tabla A 1. Posibles combinaciones para un inversor en cascada de 5 niveles

Estado de conmutación l

Salida 511 512 513 514 521 522 1 523 1 524 1

V 1 1

--·--·-

-2Vdc o 1 1 o o 1 1 o -lVdc o 1 1 o 1 1 o o

o 1 1 o o 1 1 1 o o lVdc 1 o o 1 1 1 o o 2Vdc 1 o o 1 l o o 1

···---· ---- -·-··-··----------- ·········------- ·---------··-· ...... ·······--·-·····-···--···-·······

Tabla A 2. Niveles de voltaje con diodo fijador y sus estados de conmutación.

Estado de conmutación ] Salida -----s:-----,------s;;---1-- s~-;-- ----s:~~--! . s1;;---1 5' a2 : S'(~; ; ---------- 51(~~ 1

V 1 • , 1 ,

f--3-~-ic-c/4---+--~----1----+-------+----~:, ---O- T-~ ~T-~- . Hl Vdc/2 O O 1 1 1 i O , O I

I Vdc/4 O O O 1 1 t-o--r------------0--------- _º ________ º ______ º ___ --4 __ º ____ e------1 -- t --------1---- ______ l ___ _

Tabla A 3. Una combinación posible de interruptores en el inversor con capacitares flotantes.

Salida V

Vdc 1 3Vdc/4 1 O Vdc/2 1 O O

S.,

• aZ

o o o

···················-·······

S,,

• a3 S.,

• C!4

o o o o o o

--------+-----+--------1------+-----+------+-------+------,1-·--·---·-·--.... -.

Vdc/4 1 O O O o -------+-----+-----+-----+----+-----+----------- ---------------------º o o o o

Tabla A 4. Una combinación posible de interruptores en la topología generalizada - ··-

Estado Voltaje en el bus Interruptores encendidos 1 o Snl, Sn2,Sn3, Sn4 2 lVnr SpL Sel, Sc5, Sel l .,

2Vor. Sp l, Sp2, Sc3, Sc9 ____ -' 4 3Vnr. 1 Sp L Sp2, Sp3, Sc7

j 5 4 !'.'n..c__ 1 Spl. Sp2. Sp3. Sp4

---

Tabla A 5. Estados de corunutación para la topología MLDCL

Estado Voltaje en el bus Interruptores encendidos 1 Voc 1 52, 53 , 55, 57

2 Voc2 51, 54, 55 , 57 .., Voc3 51, 53 , 56 , 57 .)

4 VDC4 51, 53 , 55 , 58 --,

5 Voc.1 + Vocz 52 , 54, 55 , 57

6 Voc1 + Voc3 52, 53 , 56 , 57 1

7 Voc 1 + Voc4 52, 53 , 55 , 58

8 Voe2 + Voc,3 51, 54, 56 , 57 --------····----·-------····----····-····-

9 Voc 2 + Voc4 51, 54, 55 , 58 ------

10 V DC,3 + Voc4 51, 53 , 56 , 5a 1 1 Voc 1 + Vocz + Voc3 52, 54, 56 , 57

12 Voc2+Voc3 + Voc.4 s] I 54, 56, 58 13 Voc 1 + V DC,3 + Voc.4 1

52, S3, 56, SR 14 Voc.1 + Voc2 + Voc• ~ S,,S,,Ss,Sa -------------··- ------------------=---=-=-------~----- • ··- ............... ···1 15 Voc1 + Vocz + Voc3 + Voc4 S2,54,S6,Ss -- ~ --· J___ --"···--··----·"-"'" ___ .:._ ___ ,,_,:_,,,_. ___________

16 __ _ o ------- ___ __§lL~3!§ __ 5!§ __ ] ______

Tabla A 6. Estados de conmutación para la topología SSPS-MLI

Estado Voltaje en el bus Interruptores encendidos 1 Voc 1

2 Voc2 3 Voc] 4 Voc4 5 Voc.1 + Voc 2

6 Voc1+Voc3 7 Voc1 + Voc4 8 Voc2 + Vor3 ------>-----

9 V DC,2 + V DC,4

10 Voc3 + Voc4 11 Voc1 + Vocz + Voc3 12 Voc2 + Voc3 + Voc4 13 Voc1 + Voc3 + Voc.4

15 Voc.1 + Voc,2 + Voc,]__+ Voc,4 ¡ _____________ Sz, 54,56,Ss I

_______ 1_~---- 1 ______________ Q__ _________________ J S1,S1,Ss,S7 ____ J

1 .., .., .) .)

134

Tabla A 7. Estados de conmutación para la topología SCSS-MLI.

Estado Voltaje en el bus Interruptores encendidos 1 Voc 1 52, 53 2 Voci + Vocz ___ 52 ,_54, 55 _______________

---------t---·-------:::..L---~ -- ,--····-·-·-··----....

Voc 1 + Vocz + VDC3 52, 54, 56, S7 .)

4 Voc.1 + Voc 2 + Voc 3 + Voc4 52, 54, 56, Su 5 o s,

Tabla A 8. Estados de conmutación para la topología MLM-MLI.

Estado Voltaje en el bus Interruptores encendidos 1 Voc 1 52 2 Voc 1 + Voc.2 53 ....

Voc3 + VDC4 51, 53, 55 .)

4 Voc 1 + Vocz + Voe3 54 --··--·--1------------~---~-~--------- .. -······-·······-····-·········- ················-·-·····-······-···-··- ········-·--····--·-······-·······

5 Voc 1 + Voc2 + Voe3 + VDC4 55 6 o s,

Tabla A 9. Estados de conmutación para la topología RV-MLI

__ Estado_ __ _ __ Voltaje en el _bus_____ _ _¡Jnterruptoresencendidos 1 Voc 1 51, 53, 54, Ss, S7

..... ___ .. ,,,,--,-·--···-- -···--- ················-·······-·····-··-···-·-···-···-··=..L.::·-----------------····-·····-·· .•......•.......

2 V DC,3 .... .) Voc.4 4 Voc,1 + Voc,2 5 Voc.2 + VocJ 6

7 Voc 1 + Voc4 8

9 Vocz + Von + Voc4 ,. '

10 Voc1 + Voc2 + Voc3 + Voc,4 1 1 o

135

Tabla A 1 O. Estados de conmutación para la topología 2SELG-MLI

Estado Voltaje en el bus Interruptores encendidos -1

1 Voc 1 51, 5/ ! >-----+----------~----------~---~----------i 2 Voc 1 + Vocz 52, 5/

4 · Voc1 + Voc2 + Voc3 + Voc4 ·-··-···-----··----··----~----.. ,, _______ ...::...t.::... ___ ·--·----.. -- ..... ·········~·-

53,Sz' ................................... , 1 5 Voc1 + Voc2 + Voc3 + Voc4 + Vocs S' S' I

' 3, • 3

6 Voc.1 + Voc 2 + Voc.3 + Voc 4 + Voc s + Voc.6 7 Voc 1 + Voc 2 + Voc.3 + Voc 4 + Voc.s + Voc,6 + Voc 7

Tabla A 11. Estados de conmutación para la topología Crisscross MU (2 módulos)

~ J~~ta_~g _ -- ___ _y~J1~.i~_!!:] __ ~_L!?_~---------·---- Jnterruptoresenc~ 1 Voc.1 Si 1, 532

...,

.) _______________ !P_s_3 __________ .. ____ ... S31,S12

Voc4 _ ---···----·------S31,S42 ___________ _ ----~·-··-------~------- -

4

5 Voc1+Vocz S2i,S32

11 Voc.1 + Voc 2 + Voc 3 _____________ S21.,_S12_. __________ . ----------~~-~~-~~---

12 V0 c 2 +V0 e3+Voc4 13 14 15 Voc,1 + Voc,2 + Voc,3 + Voc,4 16 o

Tabla A 12. Estados de conmutación para la estructura básica propuesta en [30]

Estado 1 Estados de conmutación v;)

i s, ' S-) S-~ ¡ i 1 1 o 1 o 1 o 2

1 o ' 1 o V, ¡

..., ! 1 1 o o V1 + V;., .)

136

Tabla A 13. Estados de conmutación para la estructura básica propuesta en [30]

Estados 1 2 .., ., ...

1 nstep 1

Su o o 1 1

! 1 : - i

! 1 -"O 52 1 o 1 o o

i Cll rJJ :-g ! (!)

53 1 1 o o 1 o ' ... e: 1 o =:i 1

....... o. ;:::l t: N 51,2 o o o 1

1

(!) ....... "O o o e: 52.2 o o ·- Cll 1

rJJ "O

1

o e: S:u 1 1 1 o i

11) =:i 1

"O rJJ ... ... ... ... ... .. . ... o '

"O S1J o o o

1 i 1 Cll ·-, _.

"O rJJ S2. o o o : o W..l Cll

"O ,] ·a s . 1 1 1 o =:i 3,J

... ... ... ... . .. ... . ..

V 0 (t) o V1,1 V1,1 + V2.1 n 2 ...

II vk.J }=1 k=1

Tabla A 14. MU propuesto en [31] configuración simétrica.

: Estados de conmutación ·---··----1

l ····················-·--·· ···-··--·-····---······-·-···-·····-··-·-···-··-·····-··-· ·····-·-·-·- ----······--·····- ··- ···········----···--··-· ········-······· .....

Estado Voltaje de salida D, D2 s, S2 S:~ 1 54 Sr Sr-. T, T7. .

T~ j r4 . 1 +lVdc o o 1 o o

1 1 o o 1 o i o 1 1

1 ~~--2 +2Vdc 1 o o o 1 1 o o 1 ~ !-- ~ .-- :

1

--.., +3Vdc o o o 1 o 1 o o 1 .,

··················-·---- --·------------·-· ··-·-·-·--1- ................ ·····················- ············-·- ······-····--····- ................................ • J ..........................

4 +4Vdc o 1 o 1 o I o o 1 1 o o 1 1 [ 1

5 +5Vdc o o o 1 o o 1 o 1 o . o i 1 6 o o o o o o ! o o o 1 1 o o i ' ~- -----+-----7 -1 Vdc o o 1 o o 1 o o o 1 i 1 1 O , _____ .,¡_ ____

8 -2Vdc 1 o o o 1 1 o o o 1 1 i o ' :

9 -3Vdc o o o 1 o 1 o o o 1 1 1 ! o ' ¡

10 -4Vdc o o o 1 o 1 o o 1 o 1 ! 1 1

o 1 1 -5Vdc o o o 1 ~--

O I O 1 O O ~----... -· - --·---- - ------ -

1 ¡ 1 1 o

137

Tabla A 15. MU propuesto en [31] configuración asimétrica. ·-

Estados de conmutación Estado Voltaje de salida D1 D2 S1 52 S:~ S4 Sr; sf, T1 T2 'f_3_ T f-___±__

1 +!Vdc o o 1 o o 1 o o 1 o o 1 2 +2Vdc 1 o o o 1 1 o o 1 o o

1 1

., +3Vdc o o o 1 o 1 o o 1 o o 1 1 .)

4 +4Vdc o 1 1 o o o o 1 1 o o 1 5 +5Vdc 1 1 o o 1 o o 1 1 o ¡ o 1

-·--·- ---- -···-···---· -·-··----·· -·--·· -· o I o ·······-······· 6 +6Vdc o 1 o 1 o o o 1 1 1

r-----7 ----- --- --- ----· ---·····-

O r O ---L---········· +7Vdc o o 1 o o 1 o 1 o 1 1 1

8 +8Vdc 1 o o o 1 o 1 o 1 o 1 o i 1 1

r--1o +9Vdc o o o 1 O I O 1 o 1 o o 1 __ :.___¡__ ---- ·············--······-· --··--·-······- -··

o o o o o o ! o o o 1 1 o o -1

---1-------· -- -··--·-···

11 -1 Vdc o o 1 o o 1 o o o 1 1 o 12 -2Vdc 1 o o o 1 1 o o o 1 1 1 o 1

13 -3Vdc o o o 1 o ¡ 1 o o o 1 i 1 o

1

¡ ____ 14 --- -4Vdc o 1 1 o o i o o 1 o 1 i 1 o !---·-----·

-i-¿---1--ó ......................... ··········- ........ -·-·-···

1 15 -5Vdc 1 1 1 o o o 1 o 1 1 o i ··········-·-··-·--~----------·- f-· ···-······

1 16 -6Vdc o 1 o 1 o 1 o 1 1 o

! 17 -7Vdc o o 1 o o 1

o 1 o j o 1 1 1 o 1

18 -8Vdc 1 o o o ! 1 i o 1 o o 1 1 1 O I i -·--····- -·--i r---º -········-···- ... ------··· ----· ······-- ···········•

L}_Q] 19 -9Vdc 1

o o o 1 o 1 o o 1 i

Tabla A 16. MU propuesto en [32].

Estado Voltaje de salida T1 T") T-i. Tt1 Tr:. Tf, r7 TA i Tq 1 o 1 o o 1 o 1 o o 1 1 2 El o o 1 o 1 1 o o 1 1 3 E2 1 o o o 1 1 o o 1 1 4 El+E2 o 1 o o 1 1 o o 1 1 5 EI-E2 o o 1 1 o 1 o -t----

O 1 1 --·- --· -r------6 -El o o 1 o 1 o 1 1 , O

7 -E2 1 o o o 1 o 1 1 i o 8 -(E 1 +E2) o 1 o o 1 o 1 1 i o 9 -(E 1-E2) o o 1 1 o o 1 1 1 o

138

Tabla A 17. Estados de conmutación para la topología MU tipo T -----------------~-·-----·---------

Interruptores encendidos~

51, Q4 J Estado Voltaje en el bus

1 -VDCl 2 Voc4 53, Q3 1

,, -(VDc.1 + V De 2) -' S' Q j

'2, 4 1

4 VDC,3 + VDC4 1

1------+---·----=-.c=-=----=-="--'---------+-·-·--··- ____ 52 '_ Q3 ____________ _ 5 -(V De 1 + VDC2 + VDc 3) 53, Q4 6 VDC2 + VDC3 + VDC4 7 -(VDc.1 + V De 2 + V De 3 + VDc,4) 8 Voc.1 + V De 2 + V De 3 + VDc,4 9 o Q,, Q-,, 10 o

Tabla A 18. Estados de conmutación para la topología CBSC MU

Estado Voltaje en el bus Interruptores encendidos

,____1_---+ ______ VD_C_l ______ ._~----··--- 5¡, 54 ---------2 V De 2 53, 56 1 f--------+------~-----·-r-----·-----. ----- í 3 VDc3 5s,5s i

.____6 _ __,_ _____ V_DC~·-2 _+_v_D_C~3 ______ ---··--·-··-·--- S3' .')s _______ ¡ l----7----+ _____ v~Dc~.3~+_v~D~c~4~-----+--·---5_,,,_5Jo __ . ___ J

8 VDc1+VDe2+VDc3 51,5u :

9 VDC2 + Voc 3 + VDc4 53, 510 i ~·-- -·----------~---,-·-····---···--····-······-··--···---·-····--·---··-·--···-·-···1

1 O Voc.1 + Voc.2 + VDc,3 + Voc.4 51, 510 1

1

~1 _ __,__ ________ -_V_D~C,_1 _____ -+- ·-·------ --52, 53 _____ .. ---- ... :

,_____1_2_--+---·------ _-_V_D~C~,2----------·- _ -·---5 4• .5 5 ________ ............. 1

13 -V0 c 3 56,57

15 -(V De 1 + Voc 2) 52, 5s

16 -(VDC,2 + VDC3) S4,S7 -~ 17 -(VDC3 + VDc 4 ) 56,59

20 -(Voc.1 + VDc2 + Voc3 + Voc.4) 52,59 21 O 5q,510

139

Tabla A 19. Estados de corunutación para la topología PUC.

Estado Voltaje en el bus Interruptores encendidos I

1 O 2 1 O

.. ___ !_? ___ ·-+-------·=.(Yº~,1-=Xº.rJ] __ +_~c.22__ ..... _ ¡ . ~1,§1,§0·~?'.~1v 17 i Voc 4 - Vocz i S2, S4, Ss, S7, S10

' ··- ...... J

1

1---_1 _8 _--+-----------'-C v_,o::.,c'-L. 4,__-_v_,,o=c=zc<_) ___ --+--: __ s~1o_c_,_S=3 ,_s__:c6c__, s_,fe_:_l ,_s~9 __ ! i . 52, 53, 56, 58, 510 19 i Vocz - Voc 1

20 1

-(Voc 2 - Voc 1) >--

21 Voc.4 - Voc,2 + Voc.1 22 1 -(Voc 4 - Voc 2 + Voc.1) ! l.,

1 Voc1 -Vocz + Voc3 -Voc:4 _.,

J S1 ,S4 ,S5 ,S7,.<;9 .

¡ ···-~·2,53 .56,58 ,S9 ·. 1--------'----~--~--~----r-- -------------, l---------->--------.O.---=-:~_--=:_:cc=__--=-.,:.c=:_ __ f--__ 5__.c1_, 5_4c_, _5.,,._s,_5_c_7_, 5~1'""0 __ ;

52 , 53 , 56 , 57, 510

24 1 -(Voc 1 - Vocz + Voc3 - Voc4)

25 Voc1 -Vocz + Voc3 26 -(Voc1 - Voc2 + Voc3) 27 Voc 1 - VoC3 28 -(Voc 1 - Voc3) 29 Voc 1 - Voe3 + Voc4 30 -(Voc 1 - VoC3 + Voc,4) 31 Voc1 -Voc4 32 -(Voc1 - Voc4)

140

Tabla A 20. Estados de conmutación convertidor multinivel asimétrico híbrido en cascada con fuentes de voltaje aisladas [ 45]

Voltaje en el bus Interruptores encendidos Estado

1 ··-············----····-------

2 3 4

7 8 9 10

Tabla A 21. Estados de conmutación MU propuesto en [46]

Estado Voltaje de salida Estados de conmutación J 51 52 Si 54 S'' • '1 s; s; S' 1

L'4 1

1 Voc1 1 o o o O I O 1 1 1 1

.. ··-1----~-ro--J 2 Vnr.1 1 o 1 1 o o --··---i-----··--

3 Vnn o o 1 o 1 O o 1 1

4 Vnn 1 1 o o o o o 1 1

5 Vor.1 - Von 1 o o 1 o o 1 o 1

6 Vnr.1 + Vnn 1 o 1 1 o o ! o o 1 1

7 o o o o i o 1 ! O 1 1 !

1

---------+--- o--i-o---: 8 o o o 1 1 1 ! O 9 o 1 1 o 1 o o o o

-·····- ······················- ········································- .................. -.............. .............. ,---·--

10 o ' 1 o o o o 1 o 1 11 1 -VDC1 o 1 1 o ; 1 1 o o o ; t

12 -Vor1 o o o ! o 1 1 o 1 :

13 -Vnn o o o 1 1 1 o 1 o --- --

14 -Vnn 1 o o i 1 o 1 o ___J__Q__ 15 Vnn - Vnr, o 1 o ! o 1 o o

1 1

16 -Vnr1 - Vnn o o o 1 1 1 o 1

o

Tabla A 22. Estados de conmutación MU propuesto en [47] operación simétrica.

Estado Estados de conmutación Salida de

S2m-1 5~m-1 Szm S~m 5m up

5m down voltaje

1 o 1 o o o +2Vdr 2 1 o o o 1 o +lVdc

o o 1 o o 1 3 o o o o 1 o

o o 1 1 o o 1 o o o o

4 o o o o 1 -lVdc ·-·-·····- ----·----···-·--

o o o 1 o --------p------··-··-----·· -----··-----·--··-····--·-·······

5 o o o o ................ -2VcLc ...... .___ _____________ ·······- ---·-··---··-··--- ---------··-~-·-·-~·---·

Tabla A 23. Estados de conmutación MU propuesto en [471 operación asimétrica.

Estado Estados de conmutación Salida de 5 ; 5' 2m-1 i 2m-1 52m S~m s·m

• U]J__ S'm

,__':_flo wn voltaje

1 1 1 o 1 o o o +3Vdr 2 1 ! o o o 1 o +2Vr1,. ., o o 1 o o 1 +lVdc .)

4 o o o o 1 1 o 5 o o 1 1 o o -1 Vr1r 6 1 1 o o o o -2V,1,.

7 o 1 o o o 1 -3Vrli'

Tabla A 24. MU propuesto en (48].

Estado 51 52 T1 T2 T~ .JL. Vn

1 o o 1 o 1 o o ·-

1 o o o 1 o 1 o 2 1 o 1 o o 1 V1 3 o 1 1 o o 1 V1 + V) 4 1 o o 1 1 o -V, 5 o 1 o 1 i 1 o -V, - V7

Tabla A 25. Inversor multinivel propuesto en [49] topología básica.

Estado Estados de conmutación

:~~-~::1.: :::t:~:so::::::L~=~lL:= .. ~=¿·::::::: 2 l O ! O 1 ., ; . o

. ·······-~·-· .......... ..l ....................................... !..... o

............... Yac o

!

1

141

142

Tabla A 26. Inversor multinivel propuesto en [49] topología generalizada.

Estados de conmutación Niveles de salida

··· San o o o 1 1 1 o o ... ¡ o Vdcl + Vdc2 + ··· + Vcfcn

. i ·---: :.: ...... - ... · ,· .:_:__ - . · ........... ··-·- ····-- - -------- ··-···---··- - ·.: . ->- ... _.: J .... ~: · ...... ) ...... : ·.:

1 O ! • • • O O 1 O O O i , 1 i -Vdc,1 + Vc1c 2 1

1-----+--+-[--+----+----+----+--+---+---+--+I[-.. -.--+--~!., ----="-=---~~~----j 1 • • • Vc1c 1 + Vc1c,2 1

o o ¡ ... Ü Ü 1 Ü Ü Vdc,2

o o ! --·-

o o 1 o o 1

1---+----+--º--+-J--+_Ü--+---+--Ü--+-_0__,_ __ 1 ~_!_-+------ Vdc.l _________ _

O O O O 1 i . . . [ 11=¡-··--------vº __ . ·----···········-·-····-

O O O O O 1 1 • • • _ dc.1 ___________ _

O O O O 1 O ! ... ! 1 -vdc 2 >----+-----+--+----+--+--+---+--+--+--º-~!, -+,-) i-- .

O O O O O ¡ ... ¡ 1 -Vc1c,1 - Vctc.2

o o i o o o o 1 ... i

Tabla A 27. Inversor multinivel propuesto en [50].

Estados de conmutación Niveles de salida s, s? S, ... Sn-·~ Sn-2 Sn-1 Sa sb Se sc1 o o o ... o o 1 o o o l VDC o o o ... o l o o o o 1 2VDC o o o ... 1 o o o o o l 3VDC

1..-------- .... _,_ ····---- ... __ -···-·-···--·-·-··-...

...

.. . o o 1 ... o o 1 o o o 1 (n - 3)VDC o l o ... o o 1 o o o 1 (n - 2)VDC

-····-···

l o o ... o o l o o o l (n-l)VDC o o o ... o o o l o o l nVDC - - - ... - - - o o l l o

1 - - - ... - - - l l o o o 1 o o ... o o o o o l

1 o -VDC 1 ----

1 o l 1 o o o o o o 1 1 o -2VDC 1 : ... 1

~--9-i--Y- o o o o o 1 o -3VDC 1 1 ...

- fo------- ------------- --------·------··----- -·--·----4

f . . 1 • . .. ----- ---- ------------··-------- J

1 i ...

.. . o l o ... l o o o o l o -(n - 3)VDC o o o ... o l o o o l o -(n - 2)VDC o o o ... o o l o o l o -(n - l)VDC o o o ... o o o o 1 l o -nVDC i

143

Tabla A 28. Inversor multinivel propuesto en [51 ].

Voltaje en el bus Interruptores encendidos

S ,S ,S ,S S ,S ,S ,S S ,S ,S ,S


Interruptores encendidos Voltaje en el_bus t--------------+---

s ,S ,S,S 12V f-----S-='-S=~,_S='-S~----+-- 11_~=2c_-__ ~

__ 5~2_, 5~4_, s.~' 5~7~----+- ______ 1 O V oc ______ _ f-----S='-S~,~S~, S~ _____ 9_V~o. ___ __j

S,S ,S ,S 8V I

S,S,S,S 6V ---~' S4, S z, S 1 o -·------ -- 5 V1u;

s ,s~,s ,s 4-V

-2V ······-·-············D.C -3V

-11V0

-12V



1 -2Vdc 52, S1J2, Sn2, S' a1

2 -·---·---~ __ -1Vctc ·- - S2, Sp2, Sn1, S' al

t---·---·····-··················· ·········-···············-·····-····················-· ····-···········-··· -,

-1Vdc 52, Sn2, 5112, Sa1 .)

4 o 51, Sp2, Sn1, S' a1

5 o S2, Sµ2, 5111, Sa1 6 1 Vc1c S1, Sµ1, 5111, S' a1

7 1Vctc 51, Sn2, Sn1, Sal 8 2Vdc S1,Sv1,Sn1,Sa1

Tabla A 31. Inversor multinivel para baja conversión de potencia [ 16 ]. ····----------··--


1 -3Uct 57 2 -2Ur1 sf, -,

-1Ur1 Se .)

4 o 54 5 1Ur1 S:~ 6 2Ur1 ~ ·---- ··--··-·------ -7 3Uc1 51

Tabla A 32. Inversor multinivel de medio puente en cascada propuesto en [54] operación simétrica.

Estado 51 5-~ Se, 57 Sq . __ V~·n __ _,

1 1 1 1 O 1 +V . >-------+---+--·--+-----r-~ ---------- ......... - ...... "i.t.C .............. .

2 O 1 1 O 1 +3/4Vr1r

- __ L ___ ~º----+-- 1 o º-- _ _l __ +_+l/2VdL 4 O 1 O 1 1 +1/4Vc1c 5 O O O 1 1 O

---·--·---····-··---------------- ---··----!---- ---- 1--·-------+ ......................... f ......................................................... ¡

6 O 1 O O O O

_______ __?_ _________ ---º---~º-- ~~-r __ Q ____ Q j __ -_1/-4--Vá_.c__. .... __ 8 O O O O -1/2Vdc 9 O O O -3/4Vríc 10 o o

144

Tabla A 33. Inversor multinivel de medio puente en cascada propuesto en [54] operación asimétrica.

~- Estado s, s._,, Sr:. 57 --_§~-~ ..................... va_ __ ' 1 1 1 1 o 1 ! +Vr1,

2 1 1 o o 1 J_±_?[§_!fJtL_ .., 1 1 o 1 1 ± +4/6Vc1c .)

4 o 1 o o 1 =t3L6Va,.--5 o o 1 o 1 +2/6Vr1r 6 o o o o 1 + 1/6Vdc 7 o o o o 1 o 8 o 1 o o o o 9 o 1 o o o ~1/6Vrlr 10 o 1 1 1 o -2/6Vr1r 11 o o o o o -3/6Vdc 12 o o 1 1 o -4/6Vr1,· 13 1 o o o o -5/6Vdr 14 1 o 1 1 o -Vr1r

Tabla A 34. Topología propuesta en [57]. ------1(----¡-- ------- ---~---r-------

___ ,,_, __ ...................... -····-··········--·······-··-····----------··········· Voltaje 1 51 52 51 54 5s 56 57 SR s/Jidircccirmal -4Vnr 1 o 1 o 1 o 1 o o -3Vnr ! 1 o 1 o 1 o o º+- 1 -2Voc 1 o 1 o 1 o o 1 1 o

1

-lVoc 1 1

o 1 o o 1 o o 1 1

O V nr 1 o 1 o o 1 o 1 o 1 Vnr o 1 o 1 1 o o o 1

2Vnr o 1 o 1 o 1 1 o o -- ---· ---··---------------···-····

3Voc o 1 o 1 o 1 o o 1 4Voc o 1 o 1 o 1 o o o

145

146

Tabla A 35. MU con convertidores CD/CD propuesto en [59]

Técnica binaria Estados de conmutación v;) 1 -(l.) Interruptor principal Interruptor complementario .:::

e:: t.,., t4 t-~ t2 t, Se-, S4 s' s' s' I s, _ .. _ S1 S7. SL _ .. 5. ... _ _ .."A_ _ ____ 3 _ rYz ...... o o o o o o o o o o o 1 1 1 1 1 O V de 1 o o o o 1 o o o o 1 1 1 1 1 o i IVdc 2 o o o 1 o o o o 1 o 1 1 1 1 o 1 i 2Vdc

--... o o o 1 1 o o o 1 1 1 1 1 o o i 3Vdc .) ·--·-

4 o o 1 o o o o 1 o o 1 1 o 1 1 ! 4Vdc ··---·-

5 o o 1 o 1 o o 1 o 1 1 1 o 1 o i 5Vdc 6 o o 1 1 o o o 1 1 o i 1 1 o o 1 1 6Vdc

¡7 o o 1 1 1 o o 1 1 1 1 1 1 o o o I 7Vdc 1

J8 o 1 o o o o 1 o o o 1 o 1 1 1 8Vdc ¡-······-··· --·--- f-·-·--··--···---· -------· ................ _. _______ --·--···--·--- ·-····--·-···· ~-·-- ... ···--·-····- ········-··----· ········--·-···--···-···

: 9Vdc ·9 o 1 o o 1 o 1 o o 1 1 o 1 1 o (··¡·º-----~-----i------ ----~-- ----r----- ------ ··-·······--------· --····-·-··-······· ··----··---·····

o 1 o 1 o o 1 o 1 o 1 o 1 o 1 : IOVdc 1 11 o 1 o 1 1 o 1 o 1 1 1 o 1 o o I IVdc

12 o 1 1 o o o 1 1 o o 1 o o 1 1 ! 12Vdc 13 o 1 1 o 1 o 1 1 o 1 1 o o 1 o 13Vdc 14 o 1 1 1 o o 1 1 1 o 1 1 o o o 1 : 14Vdc -- ¡ 15 o 1 1 1 1 o 1 1 1 1 1 o o o o i 15Vdc 16 1 o o o o 1 o o o o o 1 1 ! 1 1 i 16Vdc !

17 1 o o o 1 1 o o o 1 o 1 1 1 o 1 17Vdc 18 1 o o 1 o 1 o o 1 o o 1 1 o 1 18Vdc

---- ---- --···- -- -----· 19 1 o o 1 1 1 o o 1 1 o 1 1 o o 19Vdc

··- ....... _ ·-·-- -----.. ·-··--· 20 1 o 1 o o 1 o 1 o o o 1 o 1 1 20Vdc 21 1 o 1 o 1 1 o 1 o 1 o 1 o 1 o ¡ 21Vdc 22 1 o 1 1 o 1 o 1 1 o o 1 o o 1 ! 22Vdc ?'"' _.) 1 o 1 1 1 1 o 1 1 1 o 1 o o o i 23Vdc 24 1 1 o o o 1 1 o o o o o 1 1 1 24Vdc 25 1 1 o o 1 1 1 o o 1 'O o 1 1 _ O ______ l_ 25Vdc ·ta---· ··--·----- -~----26 1 1 o 1 o 1 1 o 1 o o I O I i 26Vdc 27 1 1 o 1 1 1 1 o 1 1 o o 1 o o 27Vdc

····--····-··---- ----------- ---··-----···· ......... ............... , .. ___ --····-····· ·--- -------.. ····-· --·----···-·· ·---·· ....... ...................... ..................

28 1 1 1 o o 1 1 1 o o o o o 1 1 28Vdc 29 1 1 1 o 1 1 1 1 o 1 o o o 1 o 29Vdc 30 1 1 1 1 o 1 1 1 1 o o o o o 1 30Vdc 31 1 1 1 1 1 1 1 1 1 1 o o 10 o o 31 Vdc

147

Tabla A 36. Inversor multinivel en cascada con capacitores conmutados. [60]

Estado i Interruptores Vo C1 Cz encendidos

1 T;, T2 , T~, 51, 52 4Vde + Ve 1 + Vc,2 o o 2 T;, T2, T~, S¡', 52 4Vde + Ve2 e o

-----·

3 Ti, T2, Tl, S{, 52 3Vde + Ve2 e o ---- ·--·--··-·-·

4 T;, T2, T~, s1, s~ 4Vde + Vel o e 5 T{, T2, T~,s;,s~ 4Vdc e e 6 T1, T2, T~.s,,s; 3Vttr e e

------------------ -------7 T;, T2, T3, 51, s~ Vde + Ve,1 o e 8 T;, T2, T::i, s~, s; Vr1r e e 9 1 Ti, T2, T3, s~, s; o e e 9 T{, T;, T~, s~, s~ o e e 10 T1, T;, r.;, s~, s; -vri,· e e 1 1 T1, T~, T~, 51, S~ -Vde - Vc,1 o e

-- --···---------- ----------·--·-·-·

12 l T;, T;, r.,.,s~.s; -3Vr1,. e e 13 T,, T;, r.{,s;,s; -4Vtt,- e e 14 Ti, T~, T3 , 51 , S~ -4Vde - Ve l o e 15 T' T' T S' S 1, 2, 3, 1, 2 -3Vde - Ve 2 e o

--

16 T1, T~, T3 , s;, 52 -4Vdc - Vc2 e o 17

1 T1, T~, T3 , 51, 52 -4Vde - Ve l - Ve 2 o o

148

9.3 Anexo C. Niveles de armónicas para alta tensión.

Tabla A 37. Niveles armónicas (pares) en la tensión para AT (%dela fundamental).

Orden de la Nivel de armónica (% de armónica la tensión fundamental)

2 1.4

4 0.8

6 0.4

8 0.4

10 0.35

12 0.32

14 0.3

16 0.28

18 0.27 1

20 0.26

22 0.25

24 0.24

26 0.23

28 0.23

30 0.22 ----·-----··-··· ·····----··-·--·······

32 0.22

34 0.22 >------ . -··-··········-·-·············-

36 0.21

38 0.21

40 0.21 --- ~--------------·-···-··---······--- ·······-·

42 0.21

44 0.2

46 0.2

48 0.2

50 0.2

149

Tabla A 38. Niveles armónicas (impares) en la tensión para AT (%dela fundamental).

Orden de la Nivel de armónica (% de armónica la tensión fundamental)

3 2

5 2 ···-··-···-·-·-·-·-··-

7 2

9 1 11 1.5

13 1.5 15 0.3 17 1.2 19 1.07

23 0.89 25 0.82

29 0.7

31 0.66

33 0.2

35 0.58

37 O.SS

39 0.2 ----

41 0.5 43 0.47

·----

45 0.2

47 0.43

49 0.42

Análisis y diseño de una topología de inversor multinivel ...

Documents

Transcript of Análisis y diseño de una topología de inversor multinivel ...