Arq. de Comp Unidad II
Transcript of Arq. de Comp Unidad II
-
8/19/2019 Arq. de Comp Unidad II
1/12
SISTEMAS OPERATIVO
Alumno: Manuel Alejandro Rodríguez Santoyo
UNIDAD II:Arqute!tura" de !#m$uto
Matr!ula: %&&'()'*
Pro+, Ing, -orge Ont.ero"
-
8/19/2019 Arq. de Comp Unidad II
2/12
/NDI0E• 2.1 Organización del procesador
• 2.2 Estructura de registros
• 2.2.1 Registros visibles para el usuario
• 2.2.2 Registros de control y de estados
• 2.3 El ciclo de instrucción
• 2.4 Casos de estudio de CPU reales
-
8/19/2019 Arq. de Comp Unidad II
3/12
1,% ESTRU0TURA DE
a co!putadora interact"a con el entorno e#terno pol&neas de co!unicación. Una co!putadora co!o ya 'aprecedente lo con$or!an 4co!ponentes estructurales
)Unidad Central de Procesa!iento( controla el $unciony lleva a cabo sus $unciones de procesa!iento de datolla!a !icroprocesador o si!ple!ente procesador.
)+e!oria principal( al!acena datos.
)E,-( transere datos entre la co!putadora y el entorn
)-iste!a de /ntercone#ión( es un !ecanis!o 0ue propentre la CPU* la !e!oria* y la E,-. En los "lti!os aos de varios procesadores en un solo siste!a* surgiendo !ultiprocesa!iento.
-
8/19/2019 Arq. de Comp Unidad II
4/12
Cada uno de los co!ponentes es i!portante* sin e!bargo %l !s co!pleo es la CPU. -u estructura bsica se !uest
-us principales co!ponentes estructurales son(
)Unidad rit!%tica y ógicas( lleva a cabo las $unciones de procesa!iento de datos de laco!putadora.
)Registros( proporciona al!acena!iento interno de la CPU.
)/ntercone#ión interna de la CPU( es el !ecanis!o 0ue proporciona co!unicación entre laUnidad de Control* la U y los
)Unidad de Control( controla el $unciona!iento de la CPU y por lo tanto* de la co!putadora.
-
8/19/2019 Arq. de Comp Unidad II
5/12
El repertorio 5set6 de instrucciones de !0uina contribuye en gran !edida a denir el procesador. -i conoce!os el repinstrucciones !0uina* lo 0ue incluye una co!prensión del e$ecto de cada código de operación y de los !odos de dire
se conoce el conunto de registros visibles por el usuario* entonces se conocen las $unciones 0ue puede realizar el procuna descripción co!pleta. -e necesita conocer las inter$aces e#ternas* por lo general* accesibles a trav%s de un bus* y!anean las interrupciones. -iguiendo esta l&nea de razona!iento* surge la siguiente lista de conceptos* necesarios pa$uncionalidad de un procesador(
1. Operaciones 5códigos de operación6
2. +odos de direcciona!iento
3. Registros
4. /nter$az con el !ódulo de E,-
9. /nter$az con el !ódulo de !e!oria
:. Estructura del procesa!iento de interrupciones
Esta lista* aun0ue general* es bastante co!pleta. os puntos del 1 al 3 0uedan denidos por el set de instrucciones. ovienen deter!inados t&pica!ente por el bus del siste!a. El punto : est denido parcial!ente por el bus del siste!a* el tipo de apoyo 0ue o$rece el procesador al siste!a operativo
-
8/19/2019 Arq. de Comp Unidad II
6/12
1,%,% 2A UNIDAD ARITM3TI0A 4
a U es la parte de la co!putadora 0ue realiza real!ente las operaciones arit!%ticas y ógica con los datos. El re
co!putador 5Unidad de Control* registros* !e!oria E,-6 estn principal!ente para su!inistrar datos a la U* a n para recuperar los resultados. a gura indica en t%r!inos generales* có!o se interconecta la U con el resto del ppresentan a la U en registros y en registros se al!acenan los resultados delas operaciones producidas por la U.posiciones de !e!oria te!poral interna al procesador 0ue estn conectados a la U. a U ta!bi%n puede activaresultado de una operación. Por ee!plo* un indicador de desborda!iento se pondr a 1 si el resultado de una operaregistro en donde este debe al!acenarse. os valores de los indicadores se al!acenan ta!bi%n en otros registros deunidad de control proporciona las seales 0ue gobiernan el $unciona!iento de la U y la trans$erencia de los datos
-
8/19/2019 Arq. de Comp Unidad II
7/12
1,%,1 2A UNIDAD DE 0a eecución de una instrucción i!plica la eecución de una secuencia de pasos !s pe0ueos* nor!al!ente lla!auna eecución puede constar de ciclos de captación* acceso indirecto a !e!oria* eecución e interrupción. de!s
una serie de operaciones !s ele!entales* lla!adas
-
8/19/2019 Arq. de Comp Unidad II
8/12
1,1 OR6ANI7A0I5N DE 2OS RE6
Un co!putador e!plea una erar0u&a de !e!oria. En los niveles !s
!e!oria es !s rpida* !s pe0uea y !s cara 5por bit6. @entro de de registros 0ue $unciona co!o un nivel de !e!oria* por enci!a de la la cac'% en la erar0u&a. os registros de la CPU son de dos tipos(
)Registros visibles para el usuario( Per!iten al progra!ador de lenguaensa!blador* !ini!izar las re$erencias a !e!oria principal cuando opregistros.
)Registros de control y de estado( -on utilizados por la unidad de contr$unciona!iento de la CPU* y por progra!as privilegiados del siste!a ocontrolar la eecución de progra!as. Ao 'ay una separación bien dende estas dos categor&as. Por ee!plo* en algunas !0uinas el contador
para el usuario 5por ee!plo* en el B6* pero en !uc'as no lo es.
-
8/19/2019 Arq. de Comp Unidad II
9/12
1,8 E2 0I02O DE INSTR
as tareas 0ue debe realizar un procesador son(
)Captar instrucción( a CPU lee una instrucción de la !e!oria.
)/nterpretar instrucción( a instrucción se decodica para deter!inar 0ue acción es necesaria.
)Captar datos( a eecución de una instrucción puede e#igir leer datos de la !e!oria o de un !ódulo de E,-.
)Procesar datos( a eecución de una instrucción puede e#igir llevar a cabo alguna operación arit!%tica o lógica con
)Escribir datos (os resultados de una eecución pueden e#igir escribir datos en la !e!oria o en un !ódulo de E,-.
Para 'acer esto* es obvio 0ue la CPU necesita al!acenar algunos datos te!poral!ente. @ebe recordar la posición de
$or!a 0ue pueda saber a donde ir a buscar la siguiente. Aecesita al!acenar instrucciones y datos te!poral!ente !est eecutndose. En otras palabras* la CPU necesita una pe0uea !e!oria interna. a ;igura siguiente presenta undetallada de la CPU. -e indican los ca!inos de trans$erencia de datos y de la lógica de control* 0ue incluyen un ele!einterno de la CPU. Este ele!ento es necesario para trans$erir datos entre los diversos registros y la U* ya 0uela Ucon datos dela !e!oria interna de la CPU. a gura !uestra ta!bi%n los ele!entos bsicos t&picos de la U. Observestructura interna de la co!putadora en su totalidad y la estructura interna de la CPU. En a!bos casos 'ay una pe0uele!entos principales5co!putadora( CPU* E,-* !e!oriaD CPU( unidad de control* U* registros6conectados por ca!in
-
8/19/2019 Arq. de Comp Unidad II
10/12
1,& SE6MENTA0I5N DE INSTRU0
!edida 0ue las co!putadoras evolucionan* se pueden conseguir !ayores prestaciones aprovec'ndolos progresos en la tecnolog&a* talerpida. os avances en la organización dela CPU ta!bi%n pueden !eorar las prestaciones. lgunos ee!plos pueden ser( el e!pleo de !"un "nico acu!ulador* y el uso de una !e!oria cac'%. Otra apro#i!ación re$erente la organización* 0ue es bastante co!"n* es la seg!en
1,&,% E"tratega de "egmenta!#n
a seg!entación de instrucciones es si!ilar al uso de una cadena de !ontae en una $brica de !anu$acturación. Una cadena de !ontae0ue el producto pasa a trav%s de varias etapas de producción. @isponiendo el proceso de producción co!o una cadena de !ontae* se puproductos en varias etapas si!ultnea!ente. este proceso se 'ace re$erencia co!o seg!entación de cauce 5pipelining6* por0ue* co!o 5pipeline6* en un e#tre!o se aceptan nuevas entradas antes de 0ue algunas entradas aceptadas con anterioridad aparezcan co!o salidasuna apro#i!ación sencilla* considere la subdivisión del procesa!iento de una instrucción en dos etapas( captación de instrucción y eecucper&odos en la eecución de una instrucción en los 0ue no se accede a !e!oria principal. Este tie!po podr&a utilizarse en captar la siguiencon la eecución de la actual. @eber&a estar claro 0ue este proceso acelerar la eecución de instrucciones. -i las etapas de captación y eeduración* el tie!po de ciclo de instrucción se podr&a reducir 'asta la !itad.
-in e!bargo* es poco probable por dos razones(
1. El tie!po de eecución ser general!ente !s largo 0ue el tie!po de captación. a eecución i!plicar la lectura y al!acena!iento dede alguna operación. s&* la etapa de captación puede tener 0ue esperar alg"n tie!po antes de 0ue pueda vaciar su buer.
2.Una instrucción de bi$urcación condicional 'ace 0ue la dirección de la siguiente instrucción a captar sea desconocida. @e este !odo* la eesperar 'asta 0ue reciba la dirección de la siguiente instrucción desde la etapa de eecución. a etapa de eecución puede entonces tenercapta la siguiente instrucción.
-
8/19/2019 Arq. de Comp Unidad II
11/12
1,& SE6MENTA0I5N DE INSTRU0
!edida 0ue las co!putadoras evolucionan* se pueden conseguir !ayores prestaciones aprovec'ndolos progresos en la tecnolog&a* talerpida. os avances en la organización dela CPU ta!bi%n pueden !eorar las prestaciones. lgunos ee!plos pueden ser( el e!pleo de !"un "nico acu!ulador* y el uso de una !e!oria cac'%. Otra apro#i!ación re$erente la organización* 0ue es bastante co!"n* es la seg!en
1,&,% E"tratega de "egmenta!#n
a seg!entación de instrucciones es si!ilar al uso de una cadena de !ontae en una $brica de !anu$acturación. Una cadena de !ontae0ue el producto pasa a trav%s de varias etapas de producción. @isponiendo el proceso de producción co!o una cadena de !ontae* se puproductos en varias etapas si!ultnea!ente. este proceso se 'ace re$erencia co!o seg!entación de cauce 5pipelining6* por0ue* co!o 5pipeline6* en un e#tre!o se aceptan nuevas entradas antes de 0ue algunas entradas aceptadas con anterioridad aparezcan co!o salidasuna apro#i!ación sencilla* considere la subdivisión del procesa!iento de una instrucción en dos etapas( captación de instrucción y eecucper&odos en la eecución de una instrucción en los 0ue no se accede a !e!oria principal. Este tie!po podr&a utilizarse en captar la siguiencon la eecución de la actual. @eber&a estar claro 0ue este proceso acelerar la eecución de instrucciones. -i las etapas de captación y eeduración* el tie!po de ciclo de instrucción se podr&a reducir 'asta la !itad.
-in e!bargo* es poco probable por dos razones(
1. El tie!po de eecución ser general!ente !s largo 0ue el tie!po de captación. a eecución i!plicar la lectura y al!acena!iento dede alguna operación. s&* la etapa de captación puede tener 0ue esperar alg"n tie!po antes de 0ue pueda vaciar su buer.
2.Una instrucción de bi$urcación condicional 'ace 0ue la dirección de la siguiente instrucción a captar sea desconocida. @e este !odo* la eesperar 'asta 0ue reciba la dirección de la siguiente instrucción desde la etapa de eecución. a etapa de eecución puede entonces tenercapta la siguiente instrucción.
-
8/19/2019 Arq. de Comp Unidad II
12/12
6RA0IAS POR SU ATEN0