ARQUITECTURAS

ARQUITECTURASVON NEUMANNHARVARDORTOGONAL PROCESADOR SEGMENTADO (PIPELINE)PROCESADOR RISCPROCESADOR CISCPROCESADOR SISC

VON NEUMANNArquitectura tradicional.Se basa en el esquema propuesto por John Von Neumann.El CPU est conectado a una memoria nica que contiene las instrucciones del programa y los datos.Sistema de Buses nico

LIMITACIONESLa longitud de las instrucciones est limitada por la unidad de longitud de los datos, por lo tanto el microprocesador debe hacer varios accesos a memoria para buscar instrucciones complejas.

La velocidad de operacin est limitada por el efecto de cuello de botella que significa un nico bus para datos e instrucciones, que impide suponer ambos tiempos de acceso.

HARVARDDispone de dos memorias independientes a las que se conecta mediante dos grupos de buses separados:

Memoria de Datos y Memoria de ProgramaCPUMemoria de Datos (RAM)

HARVARDAmbos buses son totalmente independientes y pueden ser de distintos anchos.

Esto permite que el CPU pueda acceder de forma independiente y simultnea a la memoria de datos y a la de instrucciones, consiguiendo que las instrucciones se ejecuten en menos ciclos de reloj.

VENTAJASEl tamao de las instrucciones no est relacionado con el de los datos , y por lo tanto, puede ser optimizado para que cualquier instruccin ocupe una sola posicin de memoria de programa. As se logra una mayor velocidad y una menor longitud de programa.

El tiempo de acceso a las instrucciones puede superponerse con el de los datos, logrando una mayor velocidad de operacin.

Los microcontroladores PIC utilizan una arquitectura Harvard.

PROCESADOR SEGMENTADO (PIPELINE)Realiza simultneamente la ejecucin de una instruccin y la bsqueda de cdigo de la siguiente, de esta manera, se puede ejecutar una instruccin en un ciclo.1 Ciclo de Mquina esta formado por 4 Ciclos de Reloj.

1er Ciclo2 Ciclo3 er Ciclo4 Ciclo5 CicloBsqueda 1Ejecuta 1Bsqueda 2Ejecuta 2Bsqueda 3Ejecuta 3Bsqueda 4Ejecuta 4

Programa1. bsf STATUS,RP02. clrf TRISB3. movlw 0XFF4. movw TRISA

PIPELINEEste sistema acompaado de una estructura Harvard permite que las instrucciones se ejecuten en un solo ciclo de mquina (4 ciclos de reloj).

Internamente, mientras se ejecuta la instruccin actual se carga la siguiente instruccin, alcanzando una alta velocidad de ejecucin.

LOS CPU ATENDIENDO AL TIPO DE INSTRUCCIONES QUE SE UTILIZAN PUEDEN CLASIFICARSE EN:CISC (Complex Instruction Set Computer)

RISC(Reduced Instruction Set Computer)

SISC (Specific Instruction Set computer)

CISCSon procesadores con un juego de instrucciones complejo, su repertorio de instrucciones es elevado y algunas de ellas son muy sofisticadas y potentes.

Su problema es que requieren de muchos ciclos de reloj para ejecutar las instrucciones complejas.

RISCSon microprocesadores con un repertorio de instrucciones reducido.

Las instrucciones son muy simples y suelen ejecutarse en un ciclo de mquina. Suelen tener una estructura pipeline y ejecutar casi todas las instrucciones en el mismo tiempo.

En los microprocesadores RISC las instrucciones complejas se obtienen ejecutando un conjunto de instrucciones disponibles, en lugar de ser una nica instruccin como en los CISC.

Los microcontroladores PIC estn diseados con procesador RISC.

SISCEstos procesadores poseen un juego de instrucciones especfico para cada aplicacin.

Estn destinados a aplicaciones muy concretas.

ORTOGONALEn un microprocesador con esta arquitectura, una instruccin puede utilizar cualquier elemento de la arquitectura como fuente o destino.

La principal diferencia entre un microprocesador tradicional y un microcontrolador PIC, radica en la ubicacin del registro de trabajo , que para los PIC es W ( Work Register) y para los tradicionales es el A (Acumulador)

VENTAJAPermite un gran ahorro de instrucciones ya que el resultado de cualquier instruccin que opere con la memoria puede dejarse en la misma posicin de memoria o en el registro W.