Aula 8 - Portas Lógicas CMOS

8/17/2019 Aula 8 - Portas Lógicas CMOS

1/12

EE610

Aula 8 – Portas Lógicas CMOS

Portas Lógicas CMOS

1


EE610



2

EE610


Portas Lógicas

3

Como construir uma porta lógica?

Analogia

Fonte

Registros (chaves)

Se A = aberto E B = aberto

C = águaSenão

C = sem água

Porta E

EE610


Portas Lógicas

4

Como construir uma porta lógica?

Analogia

Porta OU


2/12

EE610



5

nMOS

pMOS

Transistor de comando ou abaixador

(Pull – down)

Transistor de carga ou elevador

(Pull – up)

EE610


PDN: Off

PUN: Off


6

Representação de um inversor com três entradas.

VI = VDD

Vo = 0V

VI = 0V

Vo = VDD

EE610



7

Exemplos de redes PDN

EE610



8

Exemplos de redes PUN


3/12

EE610



9

PDN PUN

Sistemas PDN e PUN utilizam transistores em:

Paralelo para funções OR;

Y = 0

Y = VDD

EE610



10

Y = 0

Y = VDD

Sistemas PDN e PUN utilizam transistores em:

Série para funções AND.

PDN PUN

EE610



11

Junte as redes PDN e PUN para formar uma porta...NOR

EE610



12

CMOS NOR de duas entradas

A B Y

0 0 VDD

0 VDD 0

VDD 0 0

VDD VDD 0

Vamos avaliar?


4/12

EE610



13

A0

B0

YVDD


EE610



14

A0

BVDD

Y0


EE610



15

A

VDD

B

0

Y

0


EE610



16

A

VDD

B

VDD

Y

0



5/12

EE610



17

A B Y

0 0 1

0 1 0

1 0 0

1 1 0


EE610



18

CMOS NAND de duas entradas

A B Y

0 0 VDD

0 VDD VDD

VDD

0 VDD

VDD

VDD

0

EE610



19

A

0

B

0

Y

VDD


EE610



20

A

0

B

VDD

Y

VDD



6/12

EE610



21

A

VDD

B

0

Y

VDD


EE610



22

A

VDD

B

VDD

Y

0


EE610



23

A B Y

0 0 10 1 1

1 0 1

1 1 0


EE610



24

Portas lógicas só de duas entradas?

NOR de 2 entradas NOR de 4 entradas


7/12

EE610



25

O bloco PDN pode ser, na maioria

das vezes, construído a partir da

expressão de como função das

variáveis de entrada não negadas.Y

Caso contrário, é necessária a utilização

de inversores adicionais.

PDN

Obtenção de PDN e PUN

EE610



26

O bloco PUN pode ser construído a

partir da expressão Y como função

das variáveis de entrada negadas.


PUN

Caso contrário, é necessária a utilização

de inversores adicionais.

EE610



27

O bloco PDN pode ser obtido a

partir do bloco PUN e (vice-versa)

usando a propriedade da dualidade.


EE610



28

Portas Complexas: Obtenção dos blocos PDN e PUN

Exemplo 1: Encontrar os blocos PDN e PUN a partir de umaexpressão booleana:


8/12

EE610



29

Portas Complexas: Obtenção de PDN

Encontrar o bloco PDN a partir de uma expressão booleana:

PDN: como função das variáveis de entrada não negadas.Y

EE610



30

Portas Complexas: Obtenção de PDN

Encontrar o bloco PDN a partir de uma expressão booleana:


EE610



31

Portas Complexas: Obtenção de PUN

( )

( ) DC B AY CD B AY

CD B AY

CD B AY

++=

+=

++=

+=

Encontrar o bloco PUN a partir de uma expressão booleana:

DeMorgan

PUN: Y como função das variáveis de entrada negadas.

EE610



32





9/12

EE610



33




EE610



34

Portas Complexas: Resultado Final

EE610



35

Portas Complexas: Obtenção dos blocos PDN e PUN

B BY +=



Exemplo 2: Encontrar os blocos PDN e PUN a partir de umaexpressão booleana:

?

?

EE610



36

CMOS XOR (exclusivo OU)

Note que a saída Y não é função somente de variáveis negadas,

então, será necessário adicionar portas inversoras para

completar o bloco PDN.

B BY +=


10/12

EE610



37

BY +=

CMOS XOR - PUN

Nota-se a necessidade dautilização de inversores

adicionais.

EE610



38

Para construir o bloco PDN, basta obter um “bloco dual” do bloco PUN.Ou usar DeMorgan

CMOS XOR - PDN

B BY +=

EE610



39

BY +=

Note que a porta XOR de 2 entradas requer pelo menos 12 transistores (8 transistores +2 inversores CMOS), o que aumenta acomplexidade e o tamanho do circuito.

CMOS XOR

EE610



40

Dimensionamento dos transistores

É necessário o dimensionamento dos transistores utilizados no circuito para que as portas tenham capacidades idênticas de fornecer corrente

Usando (W/L) p= p e (W/L)

n= n;

...do inversor básico sabemos: p = ( n / P )n.

E sabendo que a obtenção da razão (W/L)eq está associada ao fato deque a resistência equivalente dos transistores é inversamente proporcional ao (W/L)


11/12

EE610



41

Para MOSFET’s conectados em série:


Série

EE610



42

Analogamente, para MOSFET’s em paralelo:

Paralelo

2 MOSFET idênticos com W/L=4:

Série: (W/L)eq = 2 Paralelo: (W/L)eq = 8


EE610



43

O “pior caso” (menor corrente) para PDN é

quando somente 1 nMOS está conduzindo.

Então, devemos tomar W/L de cada nMOSigual ao W/L deste “pior caso”, ou seja,

(W/L)eq = n.


EE610



44

Já para o bloco PUN é quando os 4 pMOS em

estão em série (maior resistência). Logo, cada

pMOS deve ter:(W/L) = 4p.


Lembrando que p = ( n / P )n.


12/12

EE610



45

Ex.1: Calcule os valores de W/L para os transistores do circuito ao lado.Considere n = 1.5, p = 5 e L = 0 . 2 5 µm.

EE610



46

Ex.1: Calcule os valores de W/L para os transistores do circuito ao lado.Considere n = 1.5, p = 5 e L = 0 . 2 5 µm.

EE610



47

Sugestão de Estudo:

- Sedra & Smith 5ed.

Cap. 10, item 10.3

- Razavi. 2ed.Cap. 15, item 15.3

Exercícios correspondentes.

Aula 8 - Portas Lógicas CMOS

Documents

Transcript of Aula 8 - Portas Lógicas CMOS