basado en Tecnología de Píxeles DEPFET para el...

UNIVERSIDAD POLITÉCNICA DE VALENCIADepartamento de Ingeniería Electrónica

Estudio de un Prototipo de Detector

basado en Tecnología de Píxeles

DEPFET para el Detector de

Vértices del futuro ILC.

Trabajo de Investigación

Indalecio Carbonell Pascual

12 de Junio de 2007

Dr. Carlos Lacasta Llácer, Cientí�co Titular del CSIC

CERTIFICA:

Que la presente memoria ESTUDIO DE UN PROTOTIPO DE DETECTOR BASADO EN TEC-NOLOGÍA DE PÍXELES DEPFET PARA EL DETECTOR DE VÉRTICES DEL FUTURO ILCha sido realizada bajo mi dirección en la Unidad de Física Experimental del Instituto de FísicaCorpuscular por D. Indalecio Carbonell Pascual y constituye su trabajo de investigación.

Y para que conste, en cumplimiento de la legislación vigente, �rmo el presente Certi�cado enBurjassot a 12 de Junio de 2007.

Carlos Lacasta Llácer

Índice

Índice 5

Índice de �guras 9

Índice de tablas 13

Agradecimientos 15

Prefacio 17

1. Introducción 19

1.1. Colisionadores de partículas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

1.2. Elementos de un detector de partículas . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

1.2.1. Sistema de rastreo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.2.1.1. Detector de Vértices . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.2.2. Calorímetro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

1.2.3. Región forward . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

2. El proyecto ILC en el marco actual de la física de partículas 27

2.1. LHC: Acelerar hasta la Terascale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2. El proyecto ILC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

2.2.1. Tecnología de superconducción en el acelerador del ILC . . . . . . . . . . . . . 29

2.2.2. Detectores para el ILC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

2.2.2.1. Detector de vértices para el ILC . . . . . . . . . . . . . . . . . . . . . 30

3. Detectores semiconductores de píxeles 33

3.1. Detectores CCD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3.1.1. Principio de funcionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

3.1.2. Lectura de la señal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

5

6 ÍNDICE

3.2. Detectores MAPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

3.2.1. Detectores de imagen basados en tecnología CMOS . . . . . . . . . . . . . . . . 36

3.2.1.1. Passive pixel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

3.2.1.2. Active pixel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.2.2. Principio de funcionamiento de los sensores MAPS . . . . . . . . . . . . . . . . 37

3.3. Detectores DEPFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

3.3.1. Deplexión lateral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

3.3.2. Principio de operación de un detector DEPFET . . . . . . . . . . . . . . . . . . 40

3.3.3. Operación de borrado del detector . . . . . . . . . . . . . . . . . . . . . . . . . 41

3.3.4. Estructura de doble-píxel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.3.5. Funcionamiento de una matriz de píxeles DEPFET . . . . . . . . . . . . . . . . 43

3.3.6. Consumo de potencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

4. Detector de Vértices para el ILC basado en DEPFET 47

4.1. Colaboración DEPFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

4.2. Sistema propuesto por la colaboración DEPFET . . . . . . . . . . . . . . . . . . . . . 47

4.2.1. Secuencia de lectura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

4.3. Chip de lectura CURO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

4.3.1. Arquitectura del chip de lectura CURO . . . . . . . . . . . . . . . . . . . . . . 50

4.3.2. Funcionamiento de una celda de memoria para corriente . . . . . . . . . . . . . 52

4.3.2.1. Celda de memoria de doble etapa . . . . . . . . . . . . . . . . . . . . 53

4.3.3. Comparador de corriente para detecctión de impactos . . . . . . . . . . . . . . 55

4.3.4. Detección de impactos y parte digital . . . . . . . . . . . . . . . . . . . . . . . . 56

4.3.5. Funcionalidades añadidas como ayuda al testeo . . . . . . . . . . . . . . . . . . 58

4.3.5.1. Fuentes de alimentación para emular el paso de partículas por unamatriz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

4.3.5.2. Funcionalidad para el testeo de la parte digital . . . . . . . . . . . . . 59

4.4. Ruido estimado en el detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

4.4.1. Ruido generado por el sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

4.4.1.1. Ruido 1/f . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

4.4.1.2. Ruido térmico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

4.4.1.3. Ruido shot debido a las corrientes de fuga . . . . . . . . . . . . . . . . 62

4.4.2. Ruido generado por el chip de lectura CURO II . . . . . . . . . . . . . . . . . . 63

4.4.3. Ruido generado por el chip de control SWITCHER II . . . . . . . . . . . . . . 64

4.4.4. Ruido total . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

ÍNDICE 7

5. Sistema de test para el Detector DEPFET 67

5.1. El sistema DEPFET para el ILC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

5.2. Recursos disponibles en el IFIC para el testeo del prototipo DEPFET . . . . . . . . . 68

5.3. Alimentación de los módulos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

5.4. Software de trabajo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

6. Medidas realizadas para caracterizar el prototipo 73

6.1. Caracterización del chip CURO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

6.1.1. Etapa de entrada del CURO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

6.1.2. Ganancia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

6.1.2.1. Determinación del nivel de una señal en el comparador . . . . . . . . 75

6.1.2.2. Cálculo de la ganancia . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

6.1.2.3. Comportamiento de la ganancia frente a cambios en la frecuencia delectura de �la, capacidad de entrada y temperatura ambiente . . . . . 78

6.1.2.4. Conclusiones sobre el estudio de la ganancia . . . . . . . . . . . . . . 80

6.1.3. Determinación del nivel de ruido presente en el comparador . . . . . . . . . . . 81

6.1.3.1. Variaciones del ruido frente a cambios en la frecuencia de lectura de�la, la capacidad de entrada y la temperatura ambiente . . . . . . . . 81

6.2. Medidas realizadas con una matriz DEPFET . . . . . . . . . . . . . . . . . . . . . . . 84

6.2.1. Procesado de la señal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

6.2.1.1. Cálculo y substracción del pedestal . . . . . . . . . . . . . . . . . . . . 84

6.2.1.2. Cálculo y reducción del ruido de modo común . . . . . . . . . . . . . 86

6.2.1.3. Búsqueda de impactos y localización de clusters . . . . . . . . . . . . 87

6.2.2. Resultados obtenidos con la matriz . . . . . . . . . . . . . . . . . . . . . . . . . 88

6.3. Colaboración en los Beam Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

6.3.1. Telescopio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

6.3.2. Resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

A. La función error complementaria 95

Conclusiones Generales 101

Bibliografía 103

8 ÍNDICE

Índice de �guras

1.1. Uno de los detectores propuesto para el ILC . . . . . . . . . . . . . . . . . . . . . . . . 21

1.2. Esquema de un sistema de rastreo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.3. Detector de vértices genérico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.4. Esquema de la región forward. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

2.1. Esquema de las instalaciones propuestas para el ILC. . . . . . . . . . . . . . . . . . . . 29

2.2. Esquema de diseño del detector de vértices para el ILC [5]. . . . . . . . . . . . . . . . . 31

2.3. Secuencia de tiempos del acelerador del ILC. . . . . . . . . . . . . . . . . . . . . . . . 32

3.1. Principio de funcionamiento de un MOS CCD . . . . . . . . . . . . . . . . . . . . . . . 34

3.2. Secuencia de transferencia de carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

3.3. Diagrama de la electrónica de lectura de un CCD . . . . . . . . . . . . . . . . . . . . . 36

3.4. Esquemático de un píxel pasivo (MAPS) . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.5. Photodiode-type Active Pixel Sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

3.6. Método propuesto en [16] para mejorar el �ll factor. . . . . . . . . . . . . . . . . . . . 38

3.7. Vista esquemática de una estructura MAPS. . . . . . . . . . . . . . . . . . . . . . . . . 39

3.8. Deplexión lateral. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

3.9. Sección transversal de un píxel DEPFET. Principio de funcionamiento. . . . . . . . . . 41

3.10. Sección transversal de un píxel DEPFET. Operación de borrado. . . . . . . . . . . . . 42

3.11. Estructura DEPFET de doble-píxel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

3.12. Esquema de lectura de una matriz DEPFET . . . . . . . . . . . . . . . . . . . . . . . . 44

4.1. Estructura del sistema DEPFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

4.2. Secuencia básica de lectura para una matriz DEPFET . . . . . . . . . . . . . . . . . . 49

4.3. Secuencia de lectura de una matriz DEPFET . . . . . . . . . . . . . . . . . . . . . . . 50

4.4. Esquema de la arquitectura del CURO. . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

4.5. Estructura básica de una celda de memoria . . . . . . . . . . . . . . . . . . . . . . . . 53

9

10 ÍNDICE DE FIGURAS

4.6. Esquema básico de una celda de memoria de doble etapa. . . . . . . . . . . . . . . . . 54

4.7. Esquema de la etapa comparadora . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

4.8. Proceso de búsqueda del detector de impactos . . . . . . . . . . . . . . . . . . . . . . . 57

4.9. Fuentes adicionales del chip CURO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

4.10. Ayudas para testear la parte digital del CURO . . . . . . . . . . . . . . . . . . . . . . 60

4.11. Conversión de ruido a ENC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

4.12. Fuentes de ruido en una celda de memoria . . . . . . . . . . . . . . . . . . . . . . . . . 63

4.13. Etapa de salida del SWITCHER II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

5.1. Fotografía del prototipo DEPFET para el ILC . . . . . . . . . . . . . . . . . . . . . . . 67

5.2. Esquema del Sistema DEPFET para el ILC . . . . . . . . . . . . . . . . . . . . . . . . 68

5.3. Fotografía del sistema DEPFET disponible actualmente en el IFIC. . . . . . . . . . . 69

5.4. Fotografía de las dos tarjetas híbridas disponibles en el IFIC. . . . . . . . . . . . . . . 69

5.5. Software de control del sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

6.1. Ejemplo de una recta de ganancia mediante ajuste de tres valores. . . . . . . . . . . . 75

6.2. Barrido del umbral para una señal de entrada ideal. . . . . . . . . . . . . . . . . . . . . 75

6.3. Barrido del umbral para una señal de entrada real. . . . . . . . . . . . . . . . . . . . . 76

6.4. Barrido del umbral realizando cien comparaciones para cada valor. . . . . . . . . . . . 77

6.5. Ajuste de los datos mediante la función erfc. . . . . . . . . . . . . . . . . . . . . . . . . 78

6.6. Ajuste de las S-curves y cálculo de la ganancia. . . . . . . . . . . . . . . . . . . . . . . 79

6.7. Variación de la ganancia en función de varios parámetros. . . . . . . . . . . . . . . . . 80

6.8. Variación del ruido en función de varios parámetros. . . . . . . . . . . . . . . . . . . . 83

6.9. Datos iniciales sin procesado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

6.10. Pedestales y ruido. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

6.11. Histogramas con y sin pedestales. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

6.12. Captura de una imagen de la matriz tras eliminar los pedestales. . . . . . . . . . . . . 86

6.13. Histogramas con y sin ruido de modo común. . . . . . . . . . . . . . . . . . . . . . . . 87

6.14. Histograma y captura tras el procesado. . . . . . . . . . . . . . . . . . . . . . . . . . . 87

6.15. Ejemplo de un cluster de 5×5 píxeles. . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

6.16. Histogramas obtenidos con la fuente de bario. . . . . . . . . . . . . . . . . . . . . . . . 88

6.17. Número de píxeles por cluster para una fuente de bario. . . . . . . . . . . . . . . . . . 89

6.18. Histogramas obtenidos con la fuente de estroncio. . . . . . . . . . . . . . . . . . . . . . 89

6.19. Número de píxeles por cluster para una fuente de estroncio. . . . . . . . . . . . . . . . 90

6.20. Esquema del telescopio utilizado durante los Beam test en el CERN. . . . . . . . . . . 91

ÍNDICE DE FIGURAS 11

6.21. Distribución energética de la señal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

6.22. Resolución del sistema DEPFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

A.1. Distribución de probabilidad del ruido superpuesto a la señal de entrada. . . . . . . . . 95

A.2. Señal de entrada junto con el umbral establecido . . . . . . . . . . . . . . . . . . . . . 96

A.3. Distintas probabilidades de que la señal de entrada sea superior al umbral . . . . . . . 97

A.4. Función erfc. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

A.5. Resultado de realizar un barrido del umbral. . . . . . . . . . . . . . . . . . . . . . . . . 98

A.6. Ajuste de los datos de la función erfc. . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

12 ÍNDICE DE FIGURAS

Índice de tablas

2.1. Parámetros principales del colisionador ILC . . . . . . . . . . . . . . . . . . . . . . . . 30

3.1. Consumo de potencia por capas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

4.1. Tabla de verdad de una hoja del detector de impactos . . . . . . . . . . . . . . . . . . 58

4.2. Contribuciones de ruido del sistema DEPFET . . . . . . . . . . . . . . . . . . . . . . . 65

5.1. Tabla de voltajes que necesita el sistema para funcionar. . . . . . . . . . . . . . . . . . 70

13

Agradecimientos

En primer lugar quería dar las gracias a Carlos Lacasta, por su ayuda, paciencia y consejo duranteestos dos años. También a Juan Fuster, por sus charlas motivadoras a pesar de su apretada agenda.

Muchas gracias a Carlos Escobar, por esas charlas en el despacho, para descargar un poco detensión. Y a Mercedes, Paola, Martín, Julia, Andreu, Pablo, Diego, Regina, Neus, Joan, Loli, Zahara,Emma, Roger, gracias a vosotros en estos dos años en el IFIC siempre me he sentido acompañado,aunque fuese un extraño en un mundo de físicos.

A mis compañeros de piso, Molines, Miguel Ángel, Luis y Crespo. Estos años de vida en piso deestudiantes han sido muy especiales y siempre tendrán un hueco en mi memoria y una sonrisa.

Finalmente muchas, muchas gracias a mi familia, a mis padres y a mis hermanos, y a mi noviaYuka. Estos dos años os he necesitado mucho y siempre habéis estado ahí para apoyarme. Por eso ypor otras tantas cosas, muchas gracias.

15

Prefacio

Actualmente, la atención del mundo de la física de altas energías está centrada en la inminentepuesta en marcha del LHC1, el acelerador de partículas de mayor energía construido hasta el momento.Pero ante este evento, la comunidad física internacional ya está planteándose el siguiente paso, que sellama ILC2. El ILC será un acelerador lineal e+e− que permitirá realizar medidas más precisas de losdescubrimientos realizados por el LHC. Para poder realizar estas medidas, será necesario contar conun detector capaz de observar lo sucedido tras las colisiones con un nivel de detalle mayor a cualquierdetector actual.

El IFIC (Instituto de Física Corpuscular) está contribuyendo al diseño del Detector de Vérticespara el ILC, dentro de la colaboración DEPFET. Esta colaboración propone un diseño del Detector deVértices que utiliza matrices de píxeles de silicio basados en tecnología DEPFET. En el IFIC se hanrealizado diversos test sobre el prototipo de detector de la colaboración y sus resultados se incluyenen este trabajo.

El primer capítulo es una introducción al mundo de los colisionadores de partículas, haciendohincapié en la estructura de un detector. Se explica brevemente la utilidad de las partes principalesde un detector de partículas para un colisionador.

En el segundo capítulo se comenta algunas de las expectativas que se tienen respecto del LHCy se justi�ca la necesidad de emprender el proyecto del ILC. También se dan detalles técnicos delproyecto ILC que condicionan los parámetros necesarios para el detector del ILC.

En el tercer capítulo, se comentan las tres tecnologías de píxeles de silicio candidatas a ser utili-zadas en el detector de vértices del ILC. Estas tecnologías son CCDs, MAPS y DEPFETs.

El capítulo cuatro ilustra la propuesta de Detector de Vértices para el ILC, realizada por lacolaboración DEPFET. Además se explica en detalle el funcionamiento del chip de lectura utilizadoen el prototipo, y se realiza un estudio teórico del ruido esperado en el sistema.

El capítulo cinco muestra el instrumental con el que se ha contado en el IFIC para realizar lostest del prototipo.

En el capítulo sexto se presentan los resultados de los test realizados al prototipo del detectorde la colaboración DEPFET. Principalmente se realizaron estudios de la ganancia del sistema yel ruido presente en el mismo, para diferentes condiciones de temperatura ambiente, frecuencia detrabajo y capacidad de entrada. También se realizaron medidas de señal utilizando fuentes radiactivas.Finalmente se presenta la colaboración del IFIC en los Beam Test realizados para testear el dispositivoen las condiciones más cercanas posibles a las de funcionamiento.

1Large Hadron Collider2International Linear Collider

17

Capítulo 1

Introducción

La física es la ciencia que nos permite entender el mundo que nos rodea, y gran parte de eseentendimiento proviene de la observación. Por ello la física intenta observarlo todo, desde los cuerposmás grandes, hasta los más pequeños, penetrando por ello en la estructura de la materia.

Las primeras observaciones sólo necesitaron de nuestros ojos como herramientas. El ojo humanopercibe el mundo gracias a su capacidad para detectar la luz visible que nos llega tras impactarsobre los objetos que nos rodean. El nivel de detalle con el que se puede distinguir un objeto estálimitado por dos factores, primero por las características del detector y segundo por la longitud deonda de la radiación incidente. La luz visible tiene una longitud de onda cuyo valor oscila alrededorde los 500 nm. Puesto que el ojo no está preparado para observar objetos tan pequeños, en estecaso la limitación está producida por las características del detector. Llegó un momento en el que labúsqueda de conocimiento que persigue la física, necesitaba observar objetos menores de los que sepodían observar simplemente con nuestros ojos. Gracias al desarrollo de los microscopios ópticos, fueposible aprovechar la reducida longitud de onda de la luz visible para observar detalles de cuerpostan pequeños como una célula.

Pero llegó un momento en el que la limitación ya no estaba producida por el detector utilizado parala observación, sino que el tamaño de los objetos que se quería observar empezaba a ser comparablea la longitud de onda de la luz visible. Para poder observar detalles dentro de la estructura de lamateria, la longitud de onda de la radiación incidente debía ser mucho menor que el tamaño de losobjetos a observar, y por lo tanto mucho menor que la longitud de onda de la luz visible. Todas laspartículas tienen propiedades ondulatorias (dualidad onda-partícula) y, según de Broglie, la longitudde onda de una partícula λ y su momento p son inversamente proporcionales, expresado en la fórmulaλ = h/p, donde h es la constante de Planck. Para espiar el interior de átomos y moléculas y entenderlas partes constituyentes de los átomos, es necesario el uso de radiación cuya longitud de onda seamuy inferior al tamaño de un átomo. Según la ecuación de de Broglie, para conseguir longitudes deonda tan pequeñas es necesario que la energía de la partícula sea muy elevada. Con el desarrollode los microscopios electrónicos actuales, que emplean electrones cuya energía alcanza las decenasde keV, se puede observar la estructura de las moléculas hasta escalas cercanas a las décimas denanómetro. Sin embargo, la física actual demanda un conocimiento mucho más profundo y exaustivode las profundidades de la materia, penetrando incluso en la estructura de los átomos, y para elloes necesaria una energía inmensamente mayor. Por esa razón los físicos construyen los aceleradores

19

20 1.1. Colisionadores de partículas

de partículas, capaces de aumentar el momento y la energía de las partículas hasta cientos e inclusomiles de GeV, obteniendo longitudes de onda verdaderamente pequeñas.

Los aceleradores de partículas, ademas de ser gigantescos microscopios con precisión subatómicadonde la información se obtiene analizando partículas a altas energías, también se usan para crearnuevas partículas mediante colisiones inelásticas de partículas aceleradas. Las nuevas partículas secrean convirtiendo el exceso de energía cinética existente en la colisión, en materia. Para la observaciónde todas estas nuevas partículas, es necesario el desarrollo de detectores capaces de observar conun nivel de detalle cada vez mayor. La investigación, para construir aceleradores que proporcionenmayores energías y detectores más precisos y �ables, es lo que permite que el avance de la física dehoy en día, pueda continuar su curso gracias a la observación.

1.1. Colisionadores de partículas

En los experimentos que se realizan actualmente en los colisionadores de partículas, las partículasse aceleran hasta alcanzar niveles muy elevados de energía para luego, hacerlas colisionar entre sío con un blanco estacionario. Cuando las partículas aceleradas colisionan con su�ciente energía, seforman las que hoy por hoy se consideran partículas elementales, leptones, quarks y bosones de gauge.Muchas de estas partículas son inestables y se desintegran. En particular los quarks hadronizan típi-camente a pocos fermis1 del punto de interacción, produciendo muchos hadrones. Todos las partículasque se producen a partir de los quarks y los leptones mantienen la dirección y la energía que teníanlas partículas fundamentales a partir de las cuales se crearon, produciendo haces de partículas quese alejan del punto de interacción. Las partículas que forman estos haces también se descomponen,generando a su vez nuevos haces de partículas, produciendose de esta manera una serie de descompo-siciones continuadas, hasta que se llega al estado �nal visible, únicamente constituído por partículasestables. La reconstrucción de los parámetros característicos de las partículas elementales iniciales,como el momento o la energía, se obtiene gracias a las medidas de las propiedades de los haces departículas cuyo origen son dichas partículas iniciales. Pero este proceso no es sencillo ya que muchosde las partículas creadas en primer momento, se han descompuesto inmediatamente en otras partícu-las, pudiendo detectarse únicamente los productos de dicha descomposición, algunos de los cuales sedesintegran tras atravesar cortas distancias, de varios cientos de micrómetros, a velocidades cercanasa la de la luz.

La distancia atravesada por una partícula desde el punto de su creación hasta el punto en elque se desintegra o se descompone depende principalmente de su tiempo de vida. Los tiempos devida de las partículas en las que se centra el interés de los físicos suelen ser muy cortos, por ejemplo1,548± 0,0032× 10−12 s para el meson bottom B0, por lo que sólo se pueden ver directamente graciasa los detectores de vértices más avanzados (ver apartado 1.2.1.1). Para poder averiguar si se ha creadouna de estas partículas, se estudian los productos de su descomposición, y siguiendo hacia atrás lastrazas de estos productos, se obtiene el punto en el que la partícula se descompuso. Para poderdiscernir qué productos corresponden a qué partícula descompuesta y cuál es el tipo de esa partícula,se mide el parámetro de impacto2 para las trazas de los productos creados en vértices secundariosy terciarios cercanos al punto de interacción. El método descrito está basado en la reconstrucción

11 fermi = 10−15m2El parámetro de impacto se de�ne como la menor distancia desde la traza de la partícula al punto de interacción

1. Introducción 21

de descomposiciones, y la detección del vértice de su descomposición permite la identi�cación de laspartículas origen de la descomposición.

Pero el problema aún es más complicado, puesto que en los actuales experimentos de física departículas ocurren millones de colisiones entre partículas cada segundo, y cualquiera de ellas puedeproporcionar información importante. Por ello, se necesitan so�sticados sistemas que permitan elseguimiento de todas esas partículas mientras éstas se separan del punto de interacción, así como elcálculo de las propiedades de las mismas. Las propiedades que interesa medir de una partícula sonla trayectoria de la traza, su carga, su energía, su momento y su masa y la identi�cación del �avour.Los diferentes detectores que se utilizan en los experimentos llevados a cabo en los colisionadores departículas son muy parecidos entre sí, puesto que llevan a cabo medidas similares. El detector típicoen los experimentos de colisión de haces es cilíndrico, ya que las partículas pueden radiar en todasdirecciones, y está compuesto por varias capas con diferentes funciones cada una. Como ejemplo, la�gura 1.1 muestra el corte transversal de un cuadrante de uno de los detectores propuestos para elfuturo ILC3. Todo el sistema de detección proporciona simetría angular ϕ alrededor de la línea delhaz desde el punto de interacción hacia ambos lados.

Figura 1.1: Un cuadrante de uno de los detectores propuestos para elILC (dimensiones en milímetros)

1.2. Elementos de un detector de partículas

El diseño de un detector de partículas no siempre sigue el mismo principio ya que se debe diseñarde manera especí�ca para obtener las mejores prestaciones, para la física concreta que se quieraanalizar y para el colisionador para el que se diseña. En concreto para el ILC se están estudiandocuatro conceptos distintos (LDC, SiD, GLD y 4th concept) para el detector. A continuación describiré

3International Linear Collider

22 1.2. Elementos de un detector de partículas

las partes de las que está compuesto un detector, basándome en el diseño del concepto LDC. Tomandocomo base el diseño de la �gura 1.1 se pueden destacar las regiones principales: el sistema de rastreo(tracking system) que determina la trayectoria de las partículas, el calorímetro que determina suenergía, y la región forward que permite detectar partículas cuyas trayectorias tienen ángulos muybajos.

1.2.1. Sistema de rastreo

Los diferentes componentes de un sistema de rastreo se muestran en la �gura 1.2.

Figura 1.2: Esquema de un sistema de rastreo.

La parte más interna del sistema de rastreo es el detector de vértices (VTX), que debe colocarselo más cercano posible al punto de interacción para obtener las mejores prestaciones. Puesto que eneste Trabajo de Investigación se contribuye al testeo del prototipo de una de las propuestas para eldetector de vértices del futuro ILC, más adelante (apartado 1.2.1.1) se realiza una descripción másdetallada del detector de vértices.

Más allá del radio del detector de vértices se sitúa una gran cámara de proyección de tiempos(TPC). La TPC es una cámara llena de gas y que se lee desde sus laterales. Las partículas queatraviesan el gas generan una señal eléctrica que se desplaza desde su punto de generación hasta ellateral de la cámara para poder leerla. El tiempo de desplazamiento desde que se produce la señalhasta que se lee nos proporciona la posición en 3D por la cuál atravesó la partícula. Además el tiempode desplazamiento es un parámtro importante, ya que debe ser lo su�cientemente rápido para queno se confundan señales de distintos paquetes del acelerador. Para mejorar la determinación de losmomentos en el sistema de rastreo, se introducen dos capas de detectores de silicio (SIT - SiliconIntermediate Tagger) en el hueco existente entre el detector de vértices y la TPC. Para mejorar elreconocimiento de las trazas con ángulos muy pequeños (y que por tanto podrían no atravesar la TPC)se utiliza el FTD, formado por discos de detectores de silicio que se situan en la misma dirección queel haz.

1. Introducción 23

1.2.1.1. Detector de Vértices

La parte más interna del detectector de la �gura 1.1 (VTX en las �guras 1.1 y 1.2) está constituídapor un detector de vértices, cuyo objetivo es el de reconstruir con alta precisión el vértice o puntode desintegración de las párticulas de corta vida que viajan sólo unos pocos cientos de micrómetrosdesde el punto de interacción antes de desintegrarse. Se sitúa lo más cercano posible al conducto queatraviesa el haz de partículas y normalmente se extiende desde radios de 2 cm a 20 cm. El detectorde vértices está formado por varias capas cilíndricas de detectores planos de alta granularidad. Cadacapa cilíndrica se forma uniendo varias láminas rectangulares de detectores, distribuidos envolviendoel conducto del haz hasta formar el cilindro. Las láminas están constituídas por sensores multicanal,que se conectan a la electrónica de lectura en sus extremos. La �gura 1.3 muestra el principio deun detector de vértices genérico instalado en un colisionador e+e−. Como el detector de vértices seconstruye lo más próximo posible al punto de interacción, es el encargado de la reconstrucción delos vértices primario, secundario y terciario, así como para topologías de haz complejas. Las trazasde las descomposiciones de partículas provienen de los vértices secundarios. En la �gura 1.3 tambiénse ilustra la de�nición de parámetro de impacto. La medida de los parámetros de impacto de lastrazas de las partículas permite correlacionar las trazas con los vértices de descomposición así comoidenti�car la partícula que dio origen a ese vértice.

Figura 1.3: Esquema del diseño de un detector de vértices genérico for-mado por varias capas de detectores de pixels o microstrips. La �guratambién muestra la de�nición de vértice primario y secundario.

Para poder determinar el parámetro de impacto de trazas originadas en vértices secundarios lastrayectorias se deben determinar de manera muy precisa en las tres dimesiones, por lo que la utilizaciónde varias capas compuestas por láminas de sensores es necesaria para realizar la extrapolación de lastrazas con gran precisión.

Los datos obtenidos por el detector de vértices se complementan con los obtenidos por el resto dedetectores mostrados en la �gura 1.1, permitiendo de esta manera una reconstrucción de lo sucedidotras el instante de la colisión, así como un estudio posterior de los datos obtenidos.


1.2.2. Calorímetro

El calorímetro se sitúa recubriendo al sistema de rastreo y su objetivo principal es el de reconstruirla energía de haces de partículas y de partículas individuales de la forma más precisa posible. En un hazde partículas típico, cerca del 65% de la energía proviene de partículas cargadas, aproximadamenteun 25% proviene de fotones, y el 10% restante proviene de hadrones neutros. El momento de laspartículas cargadas se mide en el sistema de rastreo. La energía de los fotones y de los electrones semide en el ECAL (calorímetro electromagnético, ver �gura 1.1) y la energía de los hadrones neutrosse mide usando a la vez el ECAL y el HCAL (calorímetro hadrónico). De esta manera, para conseguiruna reconstrucción e�ciente del haz es necesario combinar la información del sistema de rastreo y delcalorímetro.

1.2.3. Región forward

En la �gura 1.4 se muestra la estructura de la región forward. Uno de sus principales objetivoses proporcionar una mayor cobertura del detector para ángulos pequeños. Esto se consigue graciasa la introducción de algunos sistemas calorimétricos. Principalmente son dos, el LCAL y el LAT. ElLCAL (o calorímetro de luminosidad) cubre ángulos que van desde 27.5 mrad hasta 5 mrad. Estecalorímetro sirve para medir la luminosidad del haz. El sistema de producción del haz también utilizaeste calorímetro como sistema de monitorización. Como el LCAL se sitúa a ambos lados del conductodel haz, absorve una gran cantidad de la producción de fondo de pares e+e−. Puesto que el número depares e+e− producidos es muy sensible a variaciones en la luminosidad del haz, el LCAL monitorizaesas variaciones, y la señal obtenida se puede usar como realimentación para ajustar el sistema deproducción de haz. El LAT (Low Angle Tagger) cubre ángulos que van desde 83 mrad hasta 27.5 mrad,se sitúa en los extremos de la máscara de tungsteno y ayuda a completar las medidas realizadas porel sistema de rastreo.

Figura 1.4: Esquema de la región forward.

Además, la región forward también permite proteger al sistema de rastreo de aquellas partículasque, tras ser generadas en el área del cuadrupolo por procesos secundarios, sufren dispersión y puedenpropagarse hacia atrás, en dirección al sistema de rastreo. Para evitar este efecto se utilizan una serie

1. Introducción 25

de discos y cilindros, fabricados con tungsteno y carbono por su alta capacidad de absorción, que secolocan separando el sistema de rastreo de la región del cuadrupolo (en la �gura 1.4 se corresponderíancon las zonas marcadas como Inner Mask, Graphite y Tungsten shield).

Capítulo 2

El proyecto ILC en el marco actual de lafísica de partículas

Un amplio programa de investigación se está llevando a cabo hoy en día en todo el mundo parapoder contestar las preguntas clave de la física de partículas. En los próximos años, los físicos esperanque los datos de los observatorios astrofísicos, de los detectores subterráneos y de los experimentoscon aceleradores, proporcionen una visión más completa del universo y de sus leyes físicas.

Tanto la teoría como los experimentos sugieren que los descubrimientos clave aparecerán en unrango de energías extremadamente altas llamado Terascale, que se deriva de TeV (Teravoltios) deenergía. De hecho, desde los tiempos de Fermi en 1930, los físicos ya sabían que nuevas fuerzas dela naturaleza cobraban importancia en esta región. Durante los años siguientes, avances posteriores,desde medidas de precisión en los colisionadores de partículas hasta observaciones astrofísicas de lamateria oscura, han reforzado la necesidad de explorar la Terascale.

En la Terascale, los físicos esperan hacer descubrimientos que van desde encontrar nuevas fuerzas dela naturaleza a detectar nuevas dimensiones del espacio. Resolviendo contradicciones fundamentales,inherentes en las teorías actuales de la física de partículas, estos descubrimientos cambiarán el marcoactual con nuevas teorías, como la supersimetría o la teoría de cuerdas. El resultado podría ser unconcepto radicalmente nuevo de las preguntas, de qué está compuesto el universo y cómo funciona.

2.1. LHC: Acelerar hasta la Terascale

Los aceleradores de partículas van a jugar un papel muy importante en toda esta serie de futurosdescubrimientos. Ellos ofrecen la posibilidad única de observar la naturaleza a las mayores energíasalcanzables y en las menores distancias distinguibles, y además permiten reproducir estas condicio-nes en un laboratorio y de forma controlada. Es decir, nos permiten observar circunstancias que seprodujeron por última vez durante los primeros instantes del universo.

Hacia �nales de este año, el Large Hadron Collider, un nuevo acelerador protón-protón que se estáconstruyendo en este momento en el CERN, ofrecerá los primeros datos de la Terascale, alcanzandoenergías de hasta 14 TeV. El LHC generará muchísima información de una región energética que

27

28 2.2. El proyecto ILC

ahora mismo está más allá del alcance de cualquier acelerador actual. Mediante el análisis de billonesde colisiones, los físicos esperan que los experimentos del LHC permitan encontrar nuevas partículasque no se han podido observar hasta ahora. Algunas de las partículas que se podrían encontrar yahan recibido nombre: Higgs, superpartners, WIMPs, Z-primes. El detector de partículas de mayorsensibilidad y tamaño que se ha construído hasta la fecha será el encargado de registrar las trazas detodas estas posibles nuevas formas de la materia.

Sean cuales sean las nuevas partículas que se descubran, su existencia y su manera de interactuaraportará luz sobre los misterios actuales del universo cuántico. Los experimentos en el LHC puedenofrecer respuestas a un gran número de interrogantes, y de estas respuestas pueden derivarse distintosescenarios en los que se enmarcaría la física de los próximos años. De entre todos los posibles escenarios,se podrían destacar los siguientes:

La masa de la materia ordinaria proviene enteramente de las interacciones entre partículas.

Todas las partículas elementales tienen �superpartners�.

Partículas invisibles forman la materia oscura.

El espacio tiene dimensiones extra.

Nuevas fuerzas de la naturaleza aparecen en la Terascale.

Cualquiera de estos descubrimientos marcaría un cambio signi�cativo en la comprensión actualdel universo. Pero para poder entender las verdaderas implicaciones de estos descubrimientos en laTerascale será necesario utilizar herramientas con una precisión mayor que la que ofrece el LHC, porello la comunidad física internacional propone como próximo gran proyecto la construcción del ILC.

2.2. El proyecto ILC

Históricamente, los mayores progresos en física de partículas se obtuvieron gracias a la combina-ción de los resultados obtenidos por aceleradores de hadrones con los obtenidos por aceleradores deleptones. Un ejemplo claro de sinergia entre estos dos tipos de colisionadores es el que se produjocon la combinación del TeVatron, colisionador protón-antiprotón en Fermilab, y el Large ElectronPositron (LEP), colisionador de leptones en el CERN. Por ello, se propone el International LinearCollider (ILC) como compañero para el LHC. El ILC es un colisionador electrón-positrón con unaenergía del centro de masas que iría desde 90 GeV hasta 1 TeV. Diversos estudios han mostrado queel ILC podría aportar información detallada de nuevas partículas que podrían descubrirse, así comomediciones más detalladas de partículas ya conocidas del Modelo Estándar. La comunidad internaci-nal de la física de altas energías se ha convencido, gracias a la naturaleza complementaria del LHC ydel ILC, de que el ILC debe ser el próximo gran proyecto en la física de partículas y que idealmentedebería funcionar de forma paralela al LHC. Sin embargo, aún no se ha decidido construir el ILC, niexiste un acuerdo global sobre dónde construirlo.


2.2.1. Tecnología de superconducción en el acelerador del ILC

En el año 2004 se dio un importante avance hacia la realización del ILC, cuando el InternationalTechonology Review Panel recomendó el uso de tecnología de superconducción en RF para la ace-leración de electrones y positrones[1], en vez de la alternativa de conducción normal. La principalventaja de las cavidades superconductoras es la reducción de la resistencia super�cial por un factor106 gracias al uso de niobium, material superconductor, en vez de estructuras de cobre. Gracias aesto, se consigue una mayor e�ciencia energética incluso teniendo en cuenta la elaborada refrigeraciónnecesaria por los materiales superconductores. La recomendación fue aceptada por los laboratoriosde Física de Partículas Americanos, Asiáticos y Europeos que están trabajando juntos para construirel ILC.

En la �gura 2.1 se puede ver un esquema de las instalaciones propuestas para el ILC, de 33 km delongitud. Consisten en una fuente de electrones y una fuente de positrones y dos aceleradores linealesde 15 km de largo cada uno para electrones y positrones respectivamente. Se ha considerado un modode operación con electrones y positrones polarizados (hasta un 80% y 60% respectivamente). En laprimera fase de la construcción, se planea obtener una energía en el centro de masas de 500 GeV, quesería incrementada en una segunda fase.

Figura 2.1: Esquema de las instalaciones propuestas para el ILC.

El modo de operación de las cavidades superconductoras del acelerador impone la estructuratemporal del colisionador. En el caso del modo con una energía hasta 500 GeV, se combinan 2625paquetes con un intervalo entre paquetes de 369,2 ns, dentro de un tren de 970 µs de duración total.La tasa de repetición del tren de paquetes es de 5 Hz, por lo que existe una separación temporal entretrenes de 199 ms. El haz tiene forma elíptica con un tamaño de 5, 7× 639 nm2, por lo que se consigueuna elevada luminosidad de L = 2 ·1034cm−2s−1 a la vez que se mantiene el ruido de fondo producidopor el haz en unos niveles tolerables. Algunos parámetros del colisionador se resumen en la tabla 2.1.Para poder comparar, también se muestran parámetros de LEP1.

2.2.2. Detectores para el ILC

En el caso del ILC, el desarrollo del detector no está tan dominado por la resistencia a la radiacióncomo en el caso del LHC. Por el contrario, el diseño del detector está orientado a mejorar la precisión

1LEP fue el último gran colisionador de e+e−


Parámetro LEP ILC UnidadesEnergía del centro de masas 209 500 GeVLuminosidad ≈ 1032 2 · 1034 cm−2s−1

Número de paquetes por tren 4 2625Intervalo entre paquetes 22 · 103 369,2 nsFrecuencia de repetición de trenes 44000 5 HzTamaño del haz σ∗x 100 0.639 µmTamaño del haz σ∗y 10 0.0057 µmTamaño del haz σz 10 0.3 mmGradiente de aceleración 7 31,5 MV/m

Tabla 2.1: Parámetros principales del colisionador ILC para una energía del centro de masas de 500 GeV[17]comparados con los del colisionador LEP[3].

de las medidas, para explotar al máximo las capácidades del acelerador.

Existen cuatro conceptos principales para el detector, el SiD (Silicon Detector), el LDC (LargeDetector Concept), el GLD (Global Large Detector) y el denominado 4thConcept (que se ha propuestorecientemente). Los cuatro conceptos aún están en fase de desarrollo, y se espera que este año sepublique un informe de diseño. El concepto LDC es el más cercano a la propuesta original realizadapor el grupo TESLA [4] (ver la �gura 1.1 en la página 21). Este concepto cuenta con un sistemade seguimiento combinado (VTX/SIT y TPC), que forma la parte central del detector, y que estácompletamente cubierto por un calorímetro electromagnético (ECAL) y un calorímetro hadrónico(HCAL). Por encima de ellos se instala una bobina capaz de proporcionar un elevado campo magnético(3-4 T) para poder medir el momento de las partículas cargadas. Ambos calorímetros se sitúan pordebajo de la bobina para reducir la cantidad de material delante de los detectores. Por encima de labobina se ubicarán las cámaras de muones. En el diseño del detector se ha dado especial importanciaa la capacidad de reconstrucción de trazas de forma independiente que deben tener los diferentescomponentes del detector. Aunque en los análisis físicos se utilizará la información proporcionada portodas las partes del detector, la reconstrucción de trazas de forma independiente es muy ventajosapara el alineamiento mútuo de los componentes así como para reducir la ambigüedad en las trazas.A continuación se tratará con más detalle el detector de vértices, puesto que es el componente deldetector global para el que se han diseñado los chips testeados que se describen en este trabajo.

2.2.2.1. Detector de vértices para el ILC

El detector de vértices es la parte más interna del detector, y debe situarse tan cercano al punto deinteracción como sea posible para poder proporcionar la mejor resolución del parámetro de impactoposible.

La línea principal de diseño se muestra en la �gura 2.2 y es prácticamente independiente de latecnología usada para el detector (LDC, SiD, GLD, 4thConcept). Consiste en una serie de barrilescilíndricos anidados con 5 radios diferentes. Los soportes para las láminas detectoras cubren un radioangular de |cosθ| ≤ 0.96 para las capas 1 y 2 y |cosθ| ≤ 0.90 para las capas 3-5. Uno de los parámetrosclave que se ha estudiado con detalle es la resolución del parámetro de impacto del detector. Para un


Figura 2.2: Esquema de diseño del detector de vértices para el ILC [5].

detector formado por un conjunto de capas cilíndricas, la resolución del parámetro de impacto σ(d0)se puede expresar como:

σ(d0) =

√√√√a2 +

(b

p · sin32 θ

)2

(2.1)

La constante a depende de la resolución espacial y de la estabilidad geométrica del detector y brepresenta la degradación de la resolución debida a la dispersión múltiple, que varía con el momentode la traza p y con el ángulo θ. Aunque el parámetro de impacto típico de un hadrón-b es aproxima-damente 300 µm, lo que moderaría las exigencias hacia el detector, los parámetros de impacto típicosde otras partícula como tau o charm son 3 o 4 veces menores. Además, el detector debería permitirasignar correctamente prácticamente todas las trazas a los vértices primario, secundario y terciario.Por ello, la capa interna se sitúa lo más cercana al punto de interacción posible, justo en el exterior delconducto del haz, a un radio de 15 mm. Es necesario un tamaño de píxel inferior a 50× 50µm2 parapoder obtener una resolución espacial del orden de 3 o 4 µm y para poder distinguir trazas distintasen una zona del detector en el que se espera encontrar una elevada densidad de trazas; y todo ellodebe realizarse teniendo en cuenta la limitación de que la cantidad de material utilizado en una capadel detector no debería superar 0.1% de la longitud de radiación, para reducir la dispersión múltiple.En el caso del silicio un 0.1% de la longitud de radiación correspondería aproximadamente a un grosordel sensor de 100 µm; pero teniendo en cuenta las contribuciones de la electrónica de lectura y decontrol, así como el material para el rutado, el grosor del silicio no debe superar los 50 µm. Debidoa esta restricción en la cantidad de material por capa, no se puede realizar una refrigeración muyelaborada, por lo que se plantea usar refrigeración mediante aire (ver apartado 3.3.6).


Al situar la capa interna del detector a un radio de 15 mm, el nivel de ruido de fondo, debidoa la producción de pares e+e− producidos por bremsstrahlung2, es lo su�cientemente alta comopara afectar al esquema de lectura del detector. Puesto que se ha optado por utilizar tecnologíasemiconductora para la aceleración en el ILC, es muy probable que la estructura temporal de lospaquetes sea la que hasta el momento se ha establecido para el acelerador[17]. Como se muestra en la�gura 2.3 los paquetes están divididas en trenes de 969 µs, que contienen 2625 cruces de ráfagas cadauno, separados entre sí por intervalos de 199 ms. Con un intervalo de solo 369,2 ns entre cruces no esposible adaptar la tasa de lectura del detector sin introducir un sensor híbrido para procesar ciertonúmero de píxeles en paralelo, debido a la gran cantidad de información que va a generarse. Por otrolado, el integrar los datos recogidos durante un tren de paquetes completo implicaría una ocupanciatan elevada que di�cultaría mucho la búsqueda de trazas. Con una densidad de ruido de fondo de 0.05trazas por cruce de ráfagas y por mm2 en la capa interna, la ocupancia una vez integrada sería del26% asumiendo un tamaño de pixel de 25×25µm2 y un cluster medio de 3 pixels por traza de ruido defondo. Para mantener la ocupancia a un nivel razonable de aproximadamente 1%, que es lo requeridopara permitir una búsqueda de trazas robusta, la capa interna del detector se debe leer al menos 20veces por tren de paquetes, lo que implica un tiempo de lectura de 50 µs. Teniendo en cuenta que lacapa más interna del detector de vértices estará formada por 8 láminas de detectores de 4000×500píxeles por lámina, y utilizando ADCs de 14 bits, esto supone un total de 2,8 GB de informacióngenerada cada segundo en la capa más interna (para una frecuencia de lectura de imagen de 20 kHz,y teniendo en cuenta la estructura de lectura de la �gura 2.3). Estas cifras son inmanejables tantopor razones de almacenamiento como de transmisión, por lo que se hace necesaria la implementaciónde un proceso de supresión de ceros para reducir la cantidad de información. Utilizando supresión deceros, la tasa de generación de información se reduciría aproximadamente a 1 MB/s, para un tamañode píxel de 25×25 µm2, una frecuencia de lectura de imagen de 20 kHz y una densidad de ruido defondo de 0.05 trazas por cruce de ráfagas.

Figura 2.3: Secuencia de tiempos del acelerador del ILC.

Tras la capa más interna del detector se sitúan otras cuatro capas, donde el ruido de fondoes mucho menor y por lo tanto se pueden leer cada 250 µs. Gracias a que la ocupancia en estascapas es despreciable (gracias a la supresión de ceros, que es imprescindible), es posible realizar unareconstrucción de trazas en el detector de vértices de forma independiente. Esto es muy ventajosopara el alineamiento interno del detector de vértices y además ofrece una monitorización e�ciente delproceso de alineamiento de otros componentes del detector.

2Bremsstrahlung es el proceso de pérdida de energía de las partículas por radiación

Capítulo 3

Detectores semiconductores de píxeles

La tecnología de detectores basados en materiales semiconductores ha demostrado su utilidad enmuchos experimentos de física de partículas y ha ido cobrando gran importancia para el funciona-miento de los detectores más modernos y avanzados.

Inicialmente los detectores semiconductores estaban basados en dispositivos con estructuras enstrip, diseñándose gran variedad de alternativas. Puesto que se necesitaban dos coordenadas paraubicar el paso de la partícula en el plano, se utilizaron distintas soluciones, como los detectores dearrastre (�drift detectors�), los detectores strip de doble cara o los �hybrid pixels�[11].

La aparición de los detectores CCD, basados en estructuras matriciales de píxeles de silicio, permi-tieron el alcance de mayor granuralidad así como una reducción signi�cativa en la cantidad de materialnecesaria para cada plano del detector. La tecnología CCD ha evolucionado mucho, y a su vez hanaparecido nuevas tecnologías de píxeles de silicio, que plantean nuevas alternativas y posibilidadespara los futuros detectores que se planea construir.

En el caso del detector de vértices del ILC, hay tres posibles tecnologías que se podrían utilizarpara su construcción, CCDs, MAPS y DEPFETs. Estas tres tecnologías van a ser descritas en lossiguientes apartados.

3.1. Detectores CCD

Los detectores CCD1 se han utilizado durante mucho tiempo como elementos electrónicos paraalmacenar y transportar carga, y como sensores ópticos, principalmente como receptores de la imagenen las cámaras de vídeo. Posteriormente también han sido utilizados como detectores de partículas enel campo de la física de altas energías, utilizándose para construir detectores para la medición de trazasen experimentos de colisión entre electrones y positrones [7]. Los detectores CCDs convencionalestambién se llaman MOS CCDs.

1Charge Coupled Devices

33

34 3.1. Detectores CCD

3.1.1. Principio de funcionamiento

La estructura de un detector MOS CCD (también llamado MOS CCD de tres fases) deriva dela estructura de un simple MOS, dividiendo el electrodo de metal en strips. El bulk2 dispone de uncontacto óhmico en la parte inferior. A esta con�guración se le añade un diodo en strip (n+ sobresustrato p−) para utilizarlo como sumidero para los portadores minoritarios. En la �gura 3.1 se puedever un corte transversal de un detector MOS CCD.

Figura 3.1: Principio de funcionamiento de un MOSCCD convencional o MOS CCD de tres fases: esque-mático y secuencia de transferencia de carga.

A los electrodos de metal de la parte superior se les aplica tres potenciales distintos φ1, φ2 y φ3,de manera que cada tres electrodos se aplica el mismo potencial. El bulk por su parte se mantiene apotencial negativo (-Vbias) para que el detector funcione en modo sobredeplexionado. Al mantener loselectrodos a distintos potenciales se genera, de forma local, mínimos de energía para los electrones enla interfaz de Si-SiO2, justo debajo de los electrodos a los que se aplica el mayor potencial (φ1 en la�gura 3.1). Los electrones que se producen en la región deplexionada, debidos por ejemplo al paso dela luz o de una partícula ionizante, se moveran hacia la capa de óxido y acabarán juntándose bajo loselectrodos a mayor potencial. El llenado parcial de este mínimo potencial para los electrones provocaráque la anchura de la capa de deplexión debajo de estos electrodos se encoja localmente y por lo tanto,la profundidad del mínimo potencial para los electrones se reducirá (ver secuencia de transferenciade carga en la �gura 3.1). En estas condiciones la carga se puede mover hacia el electrodo de lecturamediante un cambio periódico de los voltajes φ1, φ2 y φ3. Primero φ2 se incrementa hasta llegar almismo nivel que φ1 y por lo tanto la carga se reparte entre φ1 y φ2. Al reducir en ese momento φ1 lacarga se trans�ere hasta situarse debajo de los electrodos con voltaje φ2. Siguiendo este procedimiento

2Semiconductor con dopado p o n que forma el sustrato del sensor.


para φ2 y φ3 y repitiéndolo de nuevo para φ3 y φ1, la carga se ha transferido a lo largo de toda lalongitud de una celda. Tras varios ciclos la carga llegará �nalmente al diodo, donde se puede medir.

Hasta aquí se ha descrito el funcionamiento de una estructura lineal. Situando muchas de estasestructuras una al lado de la otra de forma vertical se puede construir una matriz CCD. Normalmentese combina con una última estructura lineal CCD, que se sitúa en la parte inferior a la matriz, deforma perpendicular al resto de columnas CCD. Con esta distribución, la carga se trans�ere �la a �lade forma vertical a través de las columnas CCD, hasta llegar a la estructura CCD horizontal, desdela que se puede transportar la carga hasta un único electrodo de salida (�gura 3.2).

Figura 3.2: Secuencia de transferencia de carga.

3.1.2. Lectura de la señal

Una de las propiedades que destaca de los CCDs es que la carga llega al electrodo de salidaen paquetes completamente independientes. Sea cual sea el ruido que haya en los electrodos, éste noin�uirá en la cantidad de carga que �nalmente llega al electrodo de salida. El tamaño de este electrodose puede reducir mucho, para que la capacidad que vea la electrónica de lectura conectada al detectorsea muy pequeña (típicamente de 10-100 fF). Para poder aprovechar esta reducidad capacidad yreducir así la cantidad de ruido producida por el detector, es necesario integrar al menos parte de laelectrónica en el detector para evitar así el efecto de las capacidades parásitas (varios pF) producidaspor las conexiones.

En el caso más simple, la electrónica de lectura está formada únicamente por un transistor deentrada, usado como seguidor de fuente, junto con una fuente de corriente externa y un transistorutilizado como interruptor de reset (Fig.3.3).

36 3.2. Detectores MAPS

Figura 3.3: Diagrama de la electrónica de lectura,donde el electrodo de lectura del detector está sim-bólicamente representado por un diodo polarizado eninversa en paralelo con un condensador.

3.2. Detectores MAPS

CMOS Monolithic Active Pixel Sensors (MAPS) fueron desarrollados en los años 90. Gracias alreconocimiento de su gran potencial como sensores de detección de imágenes, el número de aplicacionesque se ha desarrollado desde entonces ha crecido constantemente. A �nales de la década de los 90, losMAPS se propusieron como detectores para experimentos de física de partículas.

3.2.1. Detectores de imagen basados en tecnología CMOS

Desde principios de los 90, ha habido un interés creciente hacia los sensores CMOS para detecciónde imagen. La razón principal es la búsqueda de mayor miniaturización y reducción de costes. Esto esdebido a que los sensores de detección de imagen basados en CMOS ofrecen la posibilidad de integraruna cantidad considerable de electrónica VLSI (Very Large Scale Integration) en el propio chip yreducir así el coste de componentes y encapsulado.

Existen dos tendencias principales en la implementación de píxeles con tecnología CMOS: passivepixel y active pixel. A continuación se comentan brevemente estas dos tendencias.

3.2.1.1. Passive pixel

El concepto de píxel pasivo se muestra en la �gura 3.4. Consiste en un fotodiodo y un transistor deacceso. El paso de una partícula a través del fotodiodo genera carga que se va almacenando. Cuandose activa el transistor de acceso, el fotodiodo queda conectado al bus de lectura. Cuando se conectanel fotodiodo y el bus de lectura, el voltaje del fotodiodo pasa a ser el mismo que el del bus de lectura,transmitiéndose la carga almacenada (debida al paso de una partícula) desde el fotodiodo hasta unampli�cador de integración de carga, que se encuentra al �nal del bus de lectura. El concepto de píxel


passivo con un único transistor permite el diseño con mayor super�cie sensible a la radiación (�llfactor) para un tamaño de píxel �jo. Algunas veces se implementa un segundo transistor de selecciónpara poder permitir un direccionamiento X-Y (selección �la-columna).

Figura 3.4: Esquemático de un píxel pasivo. Cuan-do a la gate del transistor se le aplica un potencialpulsado, la carga integrada en el fotodiodo pasa albus.

El concepto de píxel pasivo tiene principalmente dos problemas destacados, su elevado ruido delectura y su difícil escalabilidad. No es recomendable escalar los píxeles pasivos a matrices de grantamaño, o con velocidades de lectura mayores, porque tanto incrementando la capacidad del bus delectura (para matrices de mayor tamaño), o incrementando la velocidad de lectura, siempre se produceun incremento del ruido.

3.2.1.2. Active pixel

Un sensor con un ampli�cador (elemento activo) en cada píxel se suele llamar Active Pixel Sensoro APS. Puesto que los ampli�cadores sólo se activan durante la lectura de la carga almacenada en elchip, el consumo de potencia es mínimo.

Los APS basados en CMOS compensan la pérdida de �ll factor, al ocupar mayor super�cie debidoa la implementación del ampli�cador en el píxel, con una mejora en el rendimiento gracias a laampli�cación temprana. Estos píxeles normalmente se diseñan para un �ll factor del 20-30%. Lapérdida de señal debido a ello está más que compensado por la reducción del ruido de lectura obtenido,lo que permite un incremento de la relación S/N (señal-ruido) y del rango dinámico.

Un ejemplo de active pixel se muestra en la �gura 3.5. Este diseño se denomina Photodiode-Type

APS, incluye tres transistores y un fotodiodo. Un transistor de reset devuelve al fotodiodo a su estadoinicial, y un seguidor de fuente permite transmitir la carga almacenada en el fotodiodo hacia el busde lectura.

3.2.2. Principio de funcionamiento de los sensores MAPS

El principal problema que presentan los sensores de imagen que incorporan circuitería CMOS essu reducido �ll factor. Cuanta más electrónica integren para aumentar la ampli�cación y mejorar

38 3.2. Detectores MAPS

Figura 3.5: Photodiode-type Active Pixel Sensor. Elvoltaje en el fotodiodo es conducido hacia el bus delectura mediante un seguidor de fuente. La seleccióndel píxel se realiza mediante el RS (row select) y elreset se realiza por el transistor RST

así la relación S/N, menor �ll factor y por lo tanto menor e�ciencia en la detección de radiaciónincidente (la señal que se genere cerca de las regiones de circuitería es recogida por las uniones dedicha circuitería y por lo tanto no llegan hasta la unión formada por el diodo de lectura).

Figura 3.6: Método propuesto en [16] para mejorar el �llfactor.

El método que utilizan los MAPS para aumentar el �ll factor hasta casi el 100% fue propuestoinicialmente en [16]. La �gura 3.6 muestra el método propuesto, que se basa en crear una barreraelectroestática entre el volumen sensible al paso de las partículas y las uniones pertenecientes a lacircuitería. Esta barrera electroestática se consigue mediante una estructura en forma de sandwich

formada por dos capas altamente dopadas (el substrato y la capa que envuelve la circuitería) entrelas que se sitúa una capa menos dopada, llamada epitaxial layer, que no está deplexionada. De estamanera los electrones generadas en la epitaxial layer son cargas minoritarias en una región libre decampo que se mueven por difusión, pero que están con�nadas debido a las barreras electroestáticas.Cuando las cargas se acerquen a las proximidades de la unión del diodo de lectura experimentaránun campo que las atraerán hacia el nodo de lectura. En la �gura 3.7 se pueden observar las barrerasde potencial. Este método permite a los MAPS aprovecharse de la mejora en la relación S/N queconsiguen los APS sin el inconveniente debido a la reducción del �ll factor.


Figura 3.7: Vista esquemática de una estruc-tura MAPS.

3.3. Detectores DEPFET

El detector DEPFET3 fue propuesto por J.Kemmer y G.Lutz [9] y posteriormente con�rmadoexperimentalmente [10]. Consiste en un sensor de silicio deplexionado lateralmente con un ampli�cadorintegrado realizado con un Transistor de Efecto de Campo (FET). El principio básico de operaciónde este tipo de detectores se discutirá a continuación.

3.3.1. Deplexión lateral

El concepto de la deplexión lateral es muy importante para la comprensión del funcionamientode la tecnología DEPFET, por ello merece la pena realizar una breve explicación antes de pasar a latecnología DEPFET en sí misma.

El principio de la deplexión lateral se muestra en la �gura 3.8. En esta �gura puede verse que elsensor no es simplmente una unión pn sino una especie de sandwich formado por una región n entredos regiones p (pnp). Aplicando voltajes negativos respecto al sustrato a ambas regiones p, el volumendel detector queda deplexionado desde ambas uniones pn. Una vez que el volumen del detector haquedado completamente deplexionado, se produce un plano de mínimo potencial para los electronesque queda paralelo a la dirección horizontal del detector. Resolviendo la ecuación de Poisson para unadimensión, con las condiciones de contorno dadas en la �gura 3.8 (ϕ(0) = Vu, ϕ(d) = Vd), se obtienela distribución de potencial ϕ como función de la profundidad z en el sustrato del detector

ϕ(z) =qND

2εsz(d− z) +

z

d(Vd − Vu) + Vu (3.1)

donde q es la carga elemental, ND es la concentración de dopado del sustrato, d es el grosor totalde la oblea, εs es la constante dieléctrica del semiconductor y Vd, Vu son los voltajes aplicados a lacara inferior y superior del detector, respectivamente. Por lo tanto la profundidad zmin a la que seencuentra el mínimo del potencial es

zmin =d

2+

εs

qNDd(Vd − Vu) (3.2)

3DEPleted Field E�ect Transistor

40 3.3. Detectores DEPFET

Si se hace coincidir ambos voltajes, el mínimo del potencial se sitúa en el centro del detector. Aplicandovoltajes asimétricos, el mínimo del potencial se puede desplazar en el eje z arbitrariamente. El principiode la deplexión lateral se usa normalmente en cámaras de deriva semiconductoras.

Figura 3.8: Principio de la deplexión lateral (izquierda). Distribución delcampo eléctrico resultante (derecha) y el potencial (centro) en el sustratodel detector para diferentes condiciones de polarización

3.3.2. Principio de operación de un detector DEPFET

El detector DEPFET pertenece a la familia de los detectores de píxel activo. Esto signi�ca que laprimera etapa de ampli�cación de la carga generada en el sustrato se realiza en el propio detector. Enel caso del detector DEPFET, esta etapa de ampli�cación está realizada por un FET incrustado enel sustrato de silicio. La �gura 3.9 muestra la sección transversal de un pixel de DEPFET usando unMOSFET 4para la ampli�cación. El sustrato del detector está completamente deplexionado debido ala utilización de la deplexión lateral (ver �gura 3.8). La utilización de la depelxión lateral es esencialen el caso de los DEPFET para poder producir una acumulación local de la carga generada en elsustrato del detector.

4Metal Oxide Semiconductor Field E�ect Transistor


Figura 3.9: Sección transversal de un pixel basado en DEPFET, cortandoel canal del transistor. La �gura ilustra el principio de funcionamiento.

Debido al uso de voltajes asimétricos entre el canal del transistor (≈ -5V) y el plano posterior deldetector (≈ -100V), el plano de potencial mínimo para los electrones se desplaza hasta situarse muycerca de la super�cie del detector, justo donde está el transistor incrustado. Añadiendo implantes-nadicionales justo debajo del transistor, el potencial mínimo queda con�nado lateralmente, y por lotanto, un mínimo local se forma directamente en la parte inferior del canal del transistor, justo en laposición simétrica a la que ocupa la puerta externa del transistor en la cara superior del canal. Estepunto de potencial mínimo se puede considerar como una puerta interna del transistor. En cuantose genere una pareja electrón-hueco debido al paso de una partícula a través del sustrato, los huecosserán atraídos hacie el plano posterior del detector y los electrones se acumularán en la puerta interna.Como el mecanismo de acumulación de carga está basado en la existencia de un campo eléctrico, éstase realiza intrínsecamente de forma rápida y completa. La carga acumulada cambia el potencial de lapuerta interna, de manera que este cambio modula el canal del transistor. Para un voltaje constanteentre drenador y fuente, esta modulación se re�eja en una variación de la corriente que circula por eltransistor. Si se muestrea la corriente del transistor en dos momentos diferentes, la carga acumuladadurante el período transcurrido entre las dos muestras puede obtenerse restando ambas corrientes.

3.3.3. Operación de borrado del detector

El sensor DEPFET tiene un mecanismo de �borrado� para extraer la carga, acumulada en lapuerta interna del transistor, y preparar así al detector para una nueva operación de lectura. En la�gura 3.10 se puede ver una sección transversal de un pixel del detector DEPFET, esta vez cortadode forma perpendicular al canal del transistor. La �gura ilustra la operación de borrado.

El proceso de borrado se lleva a cabo aplicando un elevado potencial positivo al contacto deborrado (�clear�), consiguiendo que el punto de potencial mínimo de los electrones se mueva desde lapuerta interna hasta el propio contacto de borrado, que está situado a uno de los lados del transistor.Con este cambio en la posición del potencial mínimo, se consigue que los electrones se desplacen desdela puerta interna hasta el contacto de borrado, desde donde son extraídos. La región implantada quese encuentra bajo el contacto de borrado debe tener un dopado n (n+) muy elevado, de manera quela región atrae a los electrones más intensamente y proporciona un mejor contacto óhmico con elelectrodo de borrado. La región dopada n+ está incrustada en un pozo p, formando una unión pnpolarizada a la inversa. Debido al alto voltaje aplicado al contacto durante la operación de borrado,


Figura 3.10: Sección transversal de un pixel basado en DEPFET, cortadode forma perpendicular al canal del transistor (visto desde drenadorhacia fuente). La �gura ilustra el principio de la operación de borrado.

la barrera pn es superada y la carga almacenada en la puerta interna se extrae al exterior a travésdel contacto de borrado. Sin embargo,al aplicarse bajo voltaje durante el proceso de acumulaciónde carga en la puerta interna, la región dopada-n+ queda completamente aislada por el pozo-p y sepreviene así la pérdida de carga a través del contacto de borrado.

Para mejorar el proceso de borrado se implementa una puerta de borrado adicional (�cleargate�),cuya ubicación se muestra en la �gura 3.10. La cleargate es una estructura MOS que controla ladistribución del potencial a lo largo del sustrato entre el contacto de borrado y la puerta interna. Tantoa la cleargate como al contacto de borrado se les puede aplicar un potencial pulsado, de manera quesería posible aplicar un voltaje distinto para el proceso de borrado y para el proceso de acumulaciónde carga. Sin embargo, para un funcionamiento rápido (como se requiere en el ILC), lo deseable seríaque el voltaje aplicado a la cleargate se mantuviese constante, para no añadir más señales de control.El hecho de mantener el voltaje constante, presenta serias di�cultades puesto que se deben cumplirdos requerimientos opuestos durante la acumulación de carga y el proceso de borrado. Si se elige unpotencial de cleargate demasiado bajo, el proceso de borrado sería ine�ciente y la extracción de cargasquedaría incompleta. Si el potencial de cleargate se elige demasiado alto, el sustrato que hay debajode la cleargate atraería electrones y por lo tanto competiría con la atracción realizada por la puertainterna del transistor, por lo que la acumulación de cargas sería incompleta.

La extracción de toda la carga de la puerta interna se conoce como borrado completo. Tener laposibilidad de realizar un borrado completo resulta muy atractivo ya que un dispositivo con estacaracterística siempre se inicializa al mismo nivel de corriente inicial (pedestal) y por lo tanto nopresenta ruido de inicialización. Además, como la corriente de pedestal es estable se puede muestrearcomo referencia después de una operación de borrado, lo que permite un sistema de lectura muye�ciente para el ILC (ver apartado 4.2.1).

La e�ciencia de los procesos de borrado con respecto a diferentes voltajes de clear y cleargate paravarias opciones de diseño se ha estudiado con detalle en [6]. Además, se ha demostrado que es posiblerealizar un borrado completo en un intervalo de tiempo muy reducido, 10 ns, usando un potencial decleargate estático [6].


3.3.4. Estructura de doble-píxel

Para conseguir mayor densidad de integración, las matrices de píxeles DEPFET se han distribuidoen estructuras de doble-píxel que comparten los implantes de fuente (ver �gura 3.11 (izquierda)). Deesta manera al aplicar el potencial de lectura al gate de una �la, en la estructura en doble-píxel, seobtienen dos corrientes de drenador (drain) en paralelo.

Figura 3.11: Geometría simpli�cada de una estructura DEPFET de doble-píxel (izquier-da). Circuito que muestra las líneas de control y de lectura de una estructura doble-píxel(derecha).

Para aumentar aún más la densidad de integración los contactos de borrado (clear), situados aambos lados del píxel, son compartidos entre estructuras doble-píxel contiguas de la misma �la. Loscontactos de drenador (drain) también se comparten entre píxeles contiguos de la misma columna.Como sólo se activa para lectura una doble-�la cada vez, las corrientes de drenador de los dos píxelesque comparten drenador en una misma columna no inter�eren entre sí. Los dos transistores de laestructura en doble-píxel están controlados por la misma línea de clear y gate, como se muestra enla �gura 3.11 (derecha).

3.3.5. Funcionamiento de una matriz de píxeles DEPFET

En principio, se puede leer una matriz de píxeles DEPFET completamente en paralelo, uniendoun chip de lectura al sensor mediante la utilización de técnicas de bump bonding. En este tipo dediseño híbrido se utiliza un canal del chip electrónico para leer cada píxel de manera individual. Estediseño puede ser ventajoso en caso de estar trabajando con matrices pequeñas o con la posibilidad deusar un refrigerado bastante elaborado puesto se podrían conseguir mayores velocidades de lectura.Sin embargo, con un total de 510 MPíxeles necesarios en el detector de vértices del ILC, este modode lectura deja de ser viable puesto que supondría un consumo de potencia inaceptable. Además,no se puede utilizar un refrigerado e�ciente en el área sensible puesto que es necesario minimizar lacantidad de material para reducir los efectos del �multiple scattering�.


Puesto que no es necesario activar el transistor de un pixel DEPFET durante el proceso deacumulación de carga en la puerta interna, es posible leer la matriz �la tras �la activando cada píxelúnicamente durante la fase de lectura de su �la conrrespondiente. El modo de lectura por �las de unamatriz de píxeles DEPFET puede verse en la �gura 3.12. La matriz se organiza de manera que todaslas �puertas externas� (external gates) y los �contactos de borrado� (clear contacts) que pertenezcana una misma �la estén conectados entre sí. Sin embargo, los contactos de drenador del transistor decada píxel están conectados entre sí por columnas. Los chips de control situados a ambos lados dela matriz nos permiten seleccionar la �la que se quiere leer o �borrar� en cada momento, mientrasque el chip de lectura que se encuentra debajo de la matriz permite leer las corrientes de salida delos transistores de los pixels, leyendo todos los pixels de una �la en paralelo. Leyendo �la tras �la sepuede realizar la lectura completa de la matriz.

Figura 3.12: Esquema de lectura por �las de una matriz de píxeles DEP-FET con chips de control a los lados y el chip de lectura debajo.

En el caso del detector de vértices del ILC, en la capa más interna del detector, cada lámina desensores está formada por una matriz de 4096×512 píxeles, por lo que es necesario un tiempo delectura de toda la matriz de 50µs, que se traduce en una frecuencia de lectura por �la de 20 MHz.

3.3.6. Consumo de potencia

Los píxeles DEPFET tienen la propiedad de que sólo consumen potencia durante el ciclo delectura. Entre ciclos de lectura el consumo de potencia es prácticamente cero a la vez que el píxelsigue siendo sensible a partículas ionizantes. Combinando esta propiedad con la estrategia de leer lamatriz por �las, el consumo de potencia se puede reducir signi�cativamente, teniendo únicamente una�la consumiendo potencia cada vez.

El consumo de potencia de un píxel activo es de 500 µW. En un módulo de la capa interna deldetector, sólo se activan 2×1024 píxeles cada vez (dos �las dobles, ver apartado 3.3.4), consumiendo


un total de 1W por módulo en la capa interna. Los chips de control consumen un total de 0.85 W.Los dos chips de lectura (uno a cada extremo del módulo) de 1024 canales cada uno, consumen untotal de 10.2W, que es la contribución dominante. Por lo tanto, el consumo total de un módulo dela capa interna es de 12 W. Los módulos de las capas exteriores son un poco mayores, por lo queconsumen cerca de 21 W. La tabla 3.1 muestra un desglose del consumo total por capa para el diseñodel detector basado en DEPFET para el ILC.

capa módulos �las activas columnas potencia/módulo potencia/capa1 8 2 1024 12W 96W2 8 2 1535 21W 168W3 12 2 1536 21W 252W4 16 2 1536 21W 336W5 20 2 1536 21W 420Wall 1272W

Tabla 3.1: Consumo de potencia por capas.

El conjunto total del detector consumiría un total de 1272W. Sin embargo, la mayoría de laelectrónica se puede apagar en las pausas entre paquetes (ver �gura 2.3). De esta manera se reduciríala potencia consumida por un factor 1/200, y el detector de vértices en su conjunto no disiparía másde 6.4W. De esta forma sólo sería necesaria refrigeración por aire.

Capítulo 4

Detector de Vértices para el ILC basadoen DEPFET

4.1. Colaboración DEPFET

La colaboración DEPFET está formada por varias Universidades e Institutos Cientí�cos de Ale-mania, la República Checa y España, que proponen utilizar la tecnología DEPFET para construir eldetector de vértices que se utilizará en el futuro �International Linear Collider� (ILC). Existen otraspropuestas basadas en CCDs y en MAPS, que también están siendo consideradas, y distintos gruposde investigación de varios países las están desarrollando.

Los requerimientos que debe cumplir el Detector de Vértices del ILC están lejos de lo que se puedeconsiguir hoy en día con cualquiera de las tres tecnologías propuestas (MAPS, CCDs o DEPFETs) porlo que aún queda mucho trabajo de investigación y desarrollo para poder llevar a cabo el proyecto.A continuación se explica el funcionamiento del sistema detector desarrollado por la colaboraciónDEPFET, realizando especial hincapié en el chip de lectura (CURO), cuyo testeo ha sido el principalobjetivo de este trabajo.

4.2. Sistema propuesto por la colaboración DEPFET

La estructura del sistema detector propuesto por la colaboración DEPFET puede verse en la �gura4.1. Se propone una estrategia de lectura de la matriz por �las, cuya selección se lleva a cabo graciasa los chips de control (Switcher A y Switcher B), que se encargan de activar los transistores de la �lade píxeles que se quiere leer, así como de realizar el proceso de borrado de la señal almacenada en lospíxeles una vez se ha terminado de leer la �la. El CURO II es el chip de lectura que permite leer lasseñales almacenadas en los píxeles de la matriz. Cuando los Switchers activan una �la para lectura,las corrientes que provienen de los píxeles DEPFET de la �la activada llegan hasta el chip CURO IIdonde se procesan. A su salida, el CURO II proporciona corrientes, que son convertidas a tensionespor ampli�cadores de transimpedancia (indicados en la �gura 4.1 como I2U) de manera que a partirde este punto se pueda trabajar con tensiones en vez de con corrientes.

47

48 4.2. Sistema propuesto por la colaboración DEPFET

Figura 4.1: Estructura del sistema DEPFET.

4.2.1. Secuencia de lectura

La secuencia básica de lectura para una matriz DEPFET se muestra en la �gura 4.2. La matrizse lee por �las, quedando la integración de la señal en los siguientes pasos:

Se realiza un borrado (ver apartado 3.3.3) completo de una �la de píxeles (devolviendo a todoslos píxeles DEPFET de esa �la a su estado inicial). Tras realizar el borrado, se muestrea lacorriente de pedestal Iped,i

1 y se inicia la integración de señal en esta �la.

Tras un período completo de integración durante el cual se han procesado las demás �las de lamatriz (y que por lo tanto coincide con el período de lectura de una imagen), la �la se seleccionade nuevo y se lee la corriente proporcionada por los píxeles de la �la (que estará formada porla señal integrada más la corriente de pedestal Isig,i + Iped,i).

Restando las dos corrientes indicadas arriba se obtiene la señal integrada durante un períodode lectura Isig,i = (Isig,i + Iped,i)− Iped,i

Para la mayoría de las aplicaciones la resta de las dos corrientes puede ser realizad o�-line. Peropara modos de operación sin trigger y con velocidades de lecturas elevadas, como es el caso del ILC, esimprescindible realizar un preprocesado de supresión de ceros y por lo tanto la supresión del pedestaldebe ser realizada por el propio chip. Sin embargo, con el esquema planteado antes sería necesario

1La corriente de pedestal Iped,i es un nivel base de corriente que emiten todos los píxeles cuando no han sido cruzadospor una partícula


disponer de una memoria capaz de almacenar todos los pedestales de una matriz completa, puestoque debemos esperar todo un período de lectura de la matriz antes de poder realizar la supresión depedestal.

Figura 4.2: Secuencia básica de lectura para una matriz DEPFET

Para evitar esto, y asumiendo que el pedestal es estable (Iped,i = Iped,i+1) ya que se está realizandoun borrado completo[6], el valor de pedestal de la imagen siguiente se puede tomar como referencia yla supresión de pedestal se puede realizar en un único ciclo de lectura de una �la. De esta forma, elvalor de la señal que se obtendría en una imagen sería

Isig,i = (Isig,i + Iped,i)− Iped,i+1 (4.1)

Este esquema de lectura necesita un �borrado completo� de los píxeles para garantizar que el niveldel pedestal es estable. De no ser así se estaría añadiendo ruido (conocido como ruido de reset) debidoa la carga que se haya quedado en la puerta interna del DEPFET tras el proceso de borrado. Se hademostrado que es posible realizar un borrado completo para varios diseños de matrices DEPFET [6].

Por lo tanto, el esquema temporal de la secuencia de lectura de una �la de una matriz DEPFETquedaría como se muestra en la �gura 4.3. El tiempo de proceso necesario para el ciclo completo deuna �la, que consiste en tomar dos muestras intercalando un �borrado�, es de ∆T=1.1µs. Este tiempode proceso corresponde a una frecuencia de lectura por �la de 0.9 MHz. Aunque todos los componentesdel sistema son capaces de operar a frecuencias mucho mayores, la coordinación temporal entre estoscomponentes aún no ha sido optimizada, por lo que de momento, se ha preferido trabajar a unafrecuencia de lectura inferior.

50 4.3. Chip de lectura CURO

Figura 4.3: Esquema temporal de la secuencia de lectura de una �la de una matrizDEPFET. La lectura de las dos muestras con el período de �borrado� entre ellas serealiza en paralelo para todos los píxeles de la �la.

4.3. Chip de lectura CURO

4.3.1. Arquitectura del chip de lectura CURO

El sistema de lectura del chip CURO2 está diseñado para leer las corrientes que proporcionanlos píxeles DEPFET. Tras la lectura realiza el procesado necesario de las señales en modo corriente,restando el pedestal a la señal y realizando la comparación de dicha señal con un umbral previamenteestablecido, de manera que si la corriente leída desde un píxel es superior a dicho umbral se podráa�rmar que una partícula ha atravesado dicho píxel.

El esquema de funcionamiento de la arquitectura del CURO se muestra en la �gura 4.4. Estáformado por tres partes principales. Una parte analógica, un FIFO de señal mixta (analógico ydigital) y una parte digital. Por motivos de claridad, en la �gura 4.4 solo se muestra un canal de laparte analógica y de la parte del FIFO, pero debe entenderse que estas estructuras están repetidasen el chip CURO tantas veces como columnas tiene la matriz DEPFET que se quiera leer (en el casodel prototipo bajo estudio son 128 columnas). También se han omitido, por simplicidad en el dibujo,los interruptores utilizados para el rutado de las diversas corrientes en las uniones.

La primera etapa de la parte analógica es una estructura en cascodo regulado. La lectura de una�la de la matriz se lleva a cabo de la siguiente manera:

Tras seleccionar una �la de la matriz para la lectura, la corriente formada por señal más pedestal(Isig +Iped) �uye hacia el CURO, donde se almacena en una celda de memoria ubicada justo trasel cascodo. El funcionamiento de la celda de memoria para corriente se explica en el apartado4.3.2.

Tras esta lectura, se vacían las puertas internas de los DEPFET de la misma �la mediante elproceso de borado (ver apartado 3.3.3), de manera que la corriente de entrada que �uye en elCURO se reduce hasta ser sólo la corriente de pedestal (Iped). En este momento se cuenta conambos valores de corriente disponibles, corriente de señal más pedestal almacenado en la celdade memoria, y corriente de pedestal entrando en el CURO proporcionada por la matriz, por loque se procede a realizar la resta en la primera celda de memoria, indicada en la �gura 4.4 comostorage.

La corriente de señal resultante (Isig) se almacena alternativamente en una de las dos celdas dememoria posteriores, indicadas en la �gura 4.4 como current bu�er A y current bu�er B.

2CUrrent ReadOut


Figura 4.4: Esquema de la arquitectura del CURO.

Gracias a almacenar alternativamente la señal en dos celdas de memoria diferentes, se consiguedisponer de tres ciclos de lectura3 para el procesado de la señal. Una vez se tiene la señal almacenadaen una de las dos celdas de memoria secundarias, los tres ciclos de lectura de los que se disponepara su proceso se corresponden con los siguientes: se almacena la nueva señal en la primera celdade memoria (storage) para sustraer el pedestal, se almacena la señal sin pedestal en la otra celdade memoria secundaria y de nuevo, se almacena una nueva señal en la primera celda de memoria(storage) para sustraer el pedestal. Tras estos tres ciclos de almacenamiento la celda secundaria en laque estaba almacenada nuestra señal tiene que estar disponible para la siguiente señal.

El procesado que debe llevarso a cabo en estos tres ciclos de almacenamiento está formado por

3Un ciclo de lectura es el tiempo necesario para leer la señal más pedestal (Isig + Iped), realizar el vaciado de la �lay leer el valor de la corriente de pedestal, y �nalmente realizar la resta ((Isig + Iped)− Iped) para obtener el valor �nalIsig en la celda de memoria


la detección de impacto (realizada por el comparador) y el amacenamiento de la señal de corrienteanalógica en el FIFO. Se usa uno de los tres ciclos para la detección del impacto y los otros dos ciclosrestantes para el almacenamiento analógico en el FIFO. Como detección de impacto se entiende lacomparación de la señal leída (Isig) con un umbral previamente establecido, considerando que si laseñal es mayor que el umbral, una partícula ha atravesado el píxel del que proviene dicha señal Isig.En el caso del chip CURO, para realizar la detección de impacto se compara el nivel de señal dela corriente (sin pedestal) con un umbral programable. El resultado de la comparación (uno si hasuperado el umbral y cero en el caso contrario) se almacena en el FIFO junto al valor analógico de laseñal. El FIFO permite absorber las variaciones en la tasa de impactos, convirtiendo la tasa constantede información a su entrada en una tasa variable a su salida permitiendo así la búsqueda de impactosy la realización de la supresión de ceros (ver apartado 4.3.4). El FIFO contará con entre 4 y 8 �las,que serán su�cientes para poder absorber las variaciones producidas por la ocupancia que se esperaen el ILC [15]. En aquellos casos en los que el valor de la comparación ha sido cero (señal inferior alumbral), el valor analógico de la corriente no es importante, y por ello se utiliza la información digitaldel FIFO (el resultado digital de las comparaciones) para desconectar las celdas correspondientes enla parte analógica del FIFO y así reducir el consumo.

El FIFO se vacía a medida que se utiliza la información almacenada para buscar impactos. Labúsqueda de impactos se realiza en paralelo para todos los canales del chip (cada canal corresponde auna columna de la matriz), analizando el patrón de impactos en valor digital. El proceso de búsquedaes capaz de encontrar hasta dos impactos por ciclo del reloj de búsqueda (que es más rápido que elreloj de escritura en el FIFO). Las direcciones de los píxeles con impacto (�la, columna y �frame�en la que se detectó el impacto) se guardan en la Hit-RAM y sus valores analógicos se multiplexanhacia los dos nodos de salida donde son digitalizados por dos ADCs externos. En principio los ADCstambién se podrían integrar en el propio chip. La capacidad de la Hit-RAM debe ser su�ciente comopara almacenar todos los impactos que se produczcan durante un tren de paquetes, de forma que sepueda leer de manera adecuada durante las largas pausas entre los trenes. La cantidad de datos quese espera para un tren completo y con un chip de 128 canales está por debajo de los 100kB para lacapa más interna, teniendo en cuenta que se realiza supresión de ceros en el mismo chip (ver apartado4.3.4). La incorporación de una RAM de este tamaño al chip no presenta grandes di�cultades. Unavez se ha leído la RAM, las coordenadas de los impactos se pueden asociar con los valores digitalizadospor los ADCs.

4.3.2. Funcionamiento de una celda de memoria para corriente

La aquitectura de lectura que se ha implementado en el CURO requiere un alamacenamientotemporal de la corriente. La celda de memoria necesita un ancho de banda de 40 MHz (frecuencia delectura de �la de 20 MHz incluyendo dos muestras por �la para realizar la sustracción del pedestal).

La estructura básica de una celda de memoria (tal como se propone en [12]) se muestra en la �gura4.5. El circuito consiste en utilizar un transistor (M1) como memoria, en este caso un transistor nMOScon capacidad de puerta (gate) CG, corriente de polarización IB e interruptores S1, S2 y S3. Parael caso general de una celda de memoria para almacenar una corriente, la corriente de polarizaciónIB es prescindible y por lo tanto se ha dibujado en gris. En el caso del CURO se añade por dosmotivos. Primero, para permitir el �ujo de corrientes de entrada negativas, ya que un nMOS por símismo no puede proporcionar corriente. Segundo, para mejorar la linealidad del circuito al modular


una pequeña corriente de entrada sobre una corriente de polarización mucho mayor.

Figura 4.5: Estructura básica de una celda de memo-ria [12]. La fuente de corriente (IB) se dibuja en grisporque no es imprescindible.

El proceso de muestreo y almacenamiento de la señal está dividido en tres fases:

1. En el estado inicial S1 y S2 están cerrados y S3 está abierto. La capacidad de puerta (CG) deltransistor M1 se carga hasta que la corriente que pasa por el transistor es la misma que la sumade las corrientes de entrada a la celda de memoria y de polarización (IM1 = Iin + IB).

2. S2 se abre. La tensión que ve la puerta del transitor y por lo tanto la corriente que pasa a travésdel transistor permanecen idealmente constantes.

3. Una vez realizado el proceso de muestreo (puntos 1 y 2), S1 se abre y S3 se cierra. Puesto que lacorriente de entrada al transistor M1 todavía debe ser igual a IM1 = Iin + IB y puesto que IB

aún proviene de la fuente de corriente, la corriente Iin que falta debe entrar a través del nodode salida, para cumplir así con las leyes de Kirchho�.

De esta manera, y en el caso ideal, la corriente de salida es una copia invertida de la corriente deentrada: Iout = −Iin.

4.3.2.1. Celda de memoria de doble etapa

En el caso no ideal de una celda de memoria, se podría dividir la contibución de ruido que seproduce en esa celda en un o�set constante y una parte de señal dependiente de la corriente deentrada: δI = δIconst + δIsig. El o�set constante puede compensarse cambiando el nivel del umbralen el circuito comparador. Sin embargo, el nivel de ruido que depende de la señal de entrada δIsig

puede causar no linealidades en la función de transferencia de la celda de memoria.


En [13] se propone una celda de memoria de n etapas para reducir la contribución de ruidodependiente de la señal de entrada δIsig. En el chip CURO, para implementar las celdas de memoriade corriete, se utiliza una estructura de n etapas muy similar a la propuesta en [13], con n = 2 etapas.En la �gura 4.6 puede verse el esquema básico de una celda de doble etapa. Consiste en dos celdasde memoria consecutivas, la primera etapa también se llama de �ajuste inicial� (coarse stage) y lasegunda etapa se llama de �ajuste �no� (�ne stage).

Figura 4.6: Esquema básico de una celda de memoria dedoble etapa.

En todo momento, los interruptores S2 y S3 así como los interruptores S4 y S5 deben encontrarseen estados complementarios, como se indica en la �gura 4.6. El estado inicial de los interruptores es:S1, S2 y S4 cerrados. Una vez completada la carga de la capacidad CG de M1 (al igual que para elcaso de una celda de memoria de una sola etapa), S2 se abre y por lo tanto S3 se cierra, siendo lacorriente total a través del transistor M1 igual a:

IM1 = Iin + IB − δIc (4.2)

donde δIc = δIconstc + δIsig

c indica el error total producido en la etapa �coarse stage�. Como lacorriente de entrada aún está conectada al circuito, la corriente que circula hacia el nodo de salida esδIc, por lo que se convierte en la corriente de entrada de la segunda etapa. Una vez que la capacidadCG de M2 se ha cargado completamente debido a la corriente δIc, S4 se abre y S5 se cierra, por loque la corriente a través de M2 es:

IM2 = δIc + IB − δIf (4.3)

donde δIf = δIconstf + δIsig

f indica el error total producido en la etapa ��ne stage�.

Finalmente, cuando se abre S1, la corriente que atraviesa el nodo de salida es:

Iout = −Iin + δIf (4.4)


El error producido en la etapa �coarse stage� δIc no está presente en la corriente de salida. Elo�set constante de los errores δIc y δIf son similares, pero el nivel de ruido dependiente del rango dela señal de entrada es mucho menor en δIf que en δIc, ya que para la etapa �coarse stage� la entradaera Iin mientras que para la etapa ��ne stage� la entrada era δIc, que es mucho menor que Iin. Deesta manera, la contribución total de ruido generado en la celda de memoria se reduce.

Debido a que la celda de memoria produce una inversión en el sentido de la corriente, se puedeconseguir una cancelación total de la aportación de ruido si se utiliza un número par de celdas dememoria de doble etapa de forma consecutiva, como es el caso de la estructura diseñada en el chipCURO. La corriente de salida tras pasar por dos celdas de memoria de doble etapa es:

Iout = −(−Iin + δIf1) + δIf2 (4.5)

Asumiendo que la contribución de ruido de ambas etapas ��ne stage� son iguales (δIf1 = δIf2),ambas se cancelan entre sí. Esta cancelación es posible ya que la contribución de ruido producida enla etapa ��ne stage� está dominada por el o�set constante, que debe ser similar en ambas celdas dememoria, y no por la parte dependiente de la señal de entrada. Sin embargo, una cancelación totalno es posible, aunque tampoco necesaria puesto que se puede corregir con variaciones en el umbraldel comparador.

El uso de celdas de memoria de doble etapa aporta otra ventaja, que está basada en que laduración de los dos procesos de muestreo que se deben llevar a cabo en una celda de memoria notiene porque ser la misma. La etapa �coarse stage� debe tener un ancho de banda elevado para podermonitorizar la señal de entrada rápidamente. Por ello, el ruido producido en esta etapa será elevado.Sin embargo, gracias a la presencia de la etapa ��ne stage�, el ruido producido en la etapa �coarsestage� no contribuye a la salida, como se muestra en la ecuación 4.4. La etapa ��ne stage� no tieneque funcionar tan rápidamente y por lo tanto el ruido con el que contribuye se puede reducir.

4.3.3. Comparador de corriente para detecctión de impactos

La etapa comparadora identi�ca los canales en los que la señal está por encima de cierto umbralpreviamente establecido. Al realizar una comparación de corrientes para todas las columnas de lamatriz en paralelo, se está generando un patron de impactos binario una vez cada ciclo de reloj. Estepatrón pasa a la parte digital y se utiliza para realizar la supresión de ceros. La �gura 4.7 muestraun esquema de la etapa comparadora que se usa en el chip CURO II.

El comparador está implementado por una etapa inversora formada por la pareja de transistoresM1 y M2. Si la corriente de entrada resultante Iin es positiva (lo que implica que la corriente queproviene de las celdas de memoria es superior al umbral), la capacidad presente en las puertas de lostransistores del inversor se cargará a potencial positivo y por lo tanto la salida del inversor será unnivel bajo. Si por el contrario la corriente es negativa, lo que implica que la corriente que provienede las celdas de memoria es inferior al umbral, la capacidad de los transistores se descarga hastapotencial cero y la salida del inversor es un nivel alto. En la �gura 4.7 se observa que tras el inversorhay un �ip-�op que sirve para almacenar la salida del inversor para hacerla más estable. La salidadel comparador se obtiene desde la salida negada de este �ip-�op (Q), por lo que si la correinte Iin

es superior al umbral la salida del comparador será 1 y en caso contrario será 0. Para acelerar la


Figura 4.7: Esquema básico de la etapa comparadora (repetida encada uno de los 128 canales).

comparación se aplica una realimentación positiva al inversor durante la primera mitad de un ciclode reloj; esta realimentación se lleva a cabo cerrando el interruptor de �precharge�. De esta manera,durante la precarga, la capacidad presente en las puertas de los transistores se carga hasta el punto dein�exión justo cuando el inversor cambiaría de nivel alto a nivel bajo o viceversa. Durante la segundamitad del ciclo de reloj, el interruptor de precarga se abre y se realiza la comparación en función delsigno de Iin. Puesto que se ha realizado la precarga, la comparación posterior es muy rápida inclusopara corrientes de entrada muy cercanas a la corriente umbral (lo que implicaría Iin muy pequeñas).

La corriente umbral se �ja mediante un DAC de 8 bits y es única para todo el chip. Para compensardispersiones entre canales de un mismo chip, los umbrales pueden ser ajustados mediante un DAC de 5bits implementado de manera independiente para cada canal. Para poder realizar pruebas de la etapacomparadora se ha implementado un interruptor (�comp_in�) que permite separar el comparador dela parte analógica. La fuente de corriente Itest se ha implementado para poder inyectar corrientesdurante las pruebas de la etapa comparadora.

4.3.4. Detección de impactos y parte digital

Para no almacenar todo el patrón binario generado por el comparador de corriente, el detectorde impactos implementado en el CURO realiza una supresión de ceros y sólo se almacenan aquellospíxeles que presenten un impacto (resultado de la comparación = 1). La información referente a estospíxeles se almacena en la �Hit-RAM� para poder leerla más tarde. Gracias a la supresión de ceros eltamaño de esta �Hit-RAM� puede ser reducido. Con una RAM de 100 kB es su�ciente para almacenartodos los impactos que se espera por tren de paquetes en el ILC.

La supresión de ceros es llevada a cabo por un detector de impactos que debe ser lo su�cientementerápido para mantener la tasa de lectura de �las de la parte analógica. Para ello, el patrón completocon 128 bits debe estar completamente analizado en 50 ns (20 MHz). Si esta detección se llevase acabo de forma lineal, a lo largo de 128 bits en 50 ns, supondría la utilización de un reloj de 2.56 GHz.Para reducir esta frecuencia de reloj el chip CURO divide el patrón realizando búsquedas en paralelo.En concreto utiliza la arquitectura en arbol binario propuesta en [14] para la lectura de detectores demicrostrips.


Figura 4.8: Principio de funcionamiento de la arquitectura del detector de impactos.La imagen se ha limitado a 4 entradas (izquierda). A la derecha se muestra el esque-ma de una hoja de detección (leaf ). Solo se muestra una de las dos direcciones depropagación hacia atrás.

El principio de funcionamiento del detector de impactos se muestra en la �gura 4.8 (izquierda)para un patrón de entrada de 4 bits. Es imprescindible el análisis de la �gura 4.8 (derecha) y de latabla de verdad del esquemático (tabla 4.1) para entender el funcionamiento del detector de impactos.La estructura de la �gura 4.8 (izq.) es capaz de detectar un impacto por ciclo de reloj de entre todoslos existentes en el patrón de bits a su entrada, teniendo como prioridad detectar el impacto que seencuentre más hacia abajo en la �gura (down en el esquema).

Primero el patrón de bits se carga en el registro de entrada (formado en la �gura 4.8 por unacolumna de �ip-�ops). A cada una de las �hojas� (leafs) le llegan 2 bits, entre los cuales realiza unacomparación OR (en caso de que alguna de las dos entradas sea 1, se transmitirá un 1). De estamanera los bits se propagan a través del árbol rápidamente, ya que el retardo de una puerta OR esdespreciable. Si la salida de la última �hoja� es 1, esto implica que se ha encontrado algún impactoactivándose la propagación hacia atrás (si la salida es 0, ya no quedan impactos en el patrón debits). La propagación hacia atrás funciona de la siguiente manera, si la última �hoja� tiene un 1 a susalida implica que se ha detectado como mínimo un impacto y al menos una de sus entradas es 1. Sisólo una de sus entradas es 1, se activa la señal de propagación hacia atrás correspondiente (UpBacko DownBack). En el caso de que ambas señales de entrada sean 1, se prioriza a la señal inferior,activándose la señal Downback. Esto se repite en todas las hojas para las que se haya activado laseñal de entrada hacia atrás (back). De esta manera, una vez se termine la propagación hacia atrásse habrá detectado la ubicación exacta de un impacto dentro de todo el patrón de bits. En el chipCURO se implementa además otro árbol de hojas igual al descrito anteriormente, pero cuya prioridadse establece hacia arriba (en el caso de que ambas entradas sean 1, se activa UpBack en lugar deDownBack). Gracias a esto se pueden detectar dos impactos por ciclo de reloj para un mismo patrónde bits.

Una vez que los impactos se han detectado correctamente, sus direcciones se codi�can de formabinaria y se almacenan en la Hit-RAM. Puede que en el patrón de bits haya más de dos impactos,


Up Down back out UpBack DownBack Comentario0 0 1 0 0 1 imposible0 1 1 1 0 1 impacto inferior1 0 1 1 1 0 impacto superior1 1 1 1 1 0 impacto superior e inferior0 0 0 0 0 0 sin propagación hacia atrás0 1 0 1 0 0 sin propagación hacia atrás1 0 0 1 0 0 sin propagación hacia atrás1 1 0 1 0 0 sin propagación hacia atrás

Tabla 4.1: Tabla de verdad del esquema de una hoja del detector de impactos mostrado en la �gura 4.8(derecha)

por lo que el siguiente paso es poner a 0 los registros de entrada de los impactos ya detectados y en elsiguiente ciclo de reloj volver a realizar una búsqueda en el mismo patrón sin los impactos anteriorespara detectar otros posibles impactos. Este proceso se repite hasta que no queden impactos en elpatrón de bits y por lo tanto todos los registros del patrón valgan 0, por lo que la salida de la última�hoja� será 0, y en el siguiente ciclo de reloj se cargará un nuevo patrón de bits. Para evitar que�uctuaciones en el nivel de ocupancia puedan generar impactos a una tasa mayor que la capacidad dedetección, el chip CURO implementa unos registros FIFO (ver apartado 4.3.1) antes de los registrosdel detector de impactos. El FIFO implementado en el chip CURO tiene 4 �las, ya que tal y como seha estudiado en [15] 4 �las es su�ciente para absorber las �uctuaciones producidas por la ocupanciaen el ILC.

4.3.5. Funcionalidades añadidas como ayuda al testeo

El chip CURO presenta algunas funcionalidades añadidas que permiten la realización de pruebassin la necesidad de tener una matriz de píxeles conectada ni de que una partícula impacte en uno delos píxeles de la matriz para poder detectar señal.

4.3.5.1. Fuentes de alimentación para emular el paso de partículas por una matriz

La primera de estas facilidades es la existencia de fuentes de alimentación independientes que sepueden conectar a la entrada de los canales del chip para emular la existencia de señal en alguno de lospíxeles de la matriz. En la �gura 4.9 se puede ver un esquema que representa las fuentes de corrienteque se han implementado en el chip, distinguiéndose una fuente global (global current source) únicapara todo el chip, y una fuente local (local current source) replicada en cada canal de lectura del chip.

La fuente global es única para todo el chip y se puede conectar a cualquier número de canalesdel chip que se desee, pero hay que tener en cuenta que la corriente proporcionada se repartirá entreel número de canales a los que se haya conectado. La fuente global está a su vez formada por dosfuentes de corriente, llamadas Isig e Iped. Iped emula el pedestal (o�set) presente en los píxeles de lamatriz mientras que Isig emula el posible paso de una partícula por alguno de los píxeles. La principalutilidad de esta fuente global es la de realizar pruebas con un único canal cada vez para tener la


Figura 4.9: Esquema de las fuentes adicionales que presenta el chip CURO, ycuyo objetivo es facilitar la labor de testeo.

certeza de que la corriente que se introduce en cada canal es siempre la misma, evitando así posibleserrores debido a imperfecciones en la fabricación del chip.

Hay una fuente local para cada canal del chip y su estructura es similar a la de la fuente global,aunque su señal sólo se puede leer desde su canal correspondiente del chip CURO. La señal quele llegue al CURO puede provenir de una fuente local, de la fuente global o de ambas, dando laposibilidad de realizar múltiples tests.

El chip CURO también implementa un pad (�Mon Out� en la �gura 4.9) hacia el cual se puedenredirigir las corrientes proporcionadas por todas las fuentes implementadas en el chip, y así medirexternamente el valor real de la corriente.

4.3.5.2. Funcionalidad para el testeo de la parte digital

Para testear la parte digital, detección de impactos y supresión de ceros, es necesario poderproporcionar patrones binarios que emulen la presencia de varios impactos en distintos píxeles de unamisma �la. En la �gura 4.10 se muestran las funcionalidades que proporciona el CURO.

Gracias a la presencia del multiplexor se puede obviar la salida del comparador, leyendo los datosdirectamente de un patrón digital con�gurable por software. Además el CURO permite elegir entreutilizar el FIFO o no. Esto es especialmente útil para aquellos casos en los que no queremos realizarsupresión de ceros, sino que queremos leer toda la información que proporciona la matriz para realizarel procesado o�ine.

60 4.4. Ruido estimado en el detector

Figura 4.10: Imagen explicativa de lasfuncionalidades para el testeo de la par-te digital del CURO.

4.4. Ruido estimado en el detector

Para estimar el ruido introducido por un sistema DEPFET que funcione según el esquema temporalestablecido para el ILC, es necesario tener en cuenta las siguientes fuentes de ruido:

Ruido del sensor tras realizar el correlated double sampling (CDS, ver apartado 4.4.1) en el chipde lectura.

Ruido generado en el chip de lectura, CURO II.

Ruido generado por el chip de control, SWITCHER II.

A continuación se demuestra que una fuente de ruido en la puerta del transistor del DEPFET sepuede traducir en una carga de ruido equivalente (Equivalent Noise Charge, ENC ). En la �gura 4.11se muestra el proceso de conversión de una tensión de ruido 〈V 2

G〉 a ENC. La tensión de ruido 〈V 2G〉 se

puede convertir a corriente de ruido 〈I2D〉 utilizando la transconductancia externa del transistor (gm):

〈I2D〉 = g2

m · 〈V 2G〉 (4.6)

Para obtener el valor cuadrático medio del ENC, 〈ENC2〉, hay que dividir la corriente de ruido〈I2

D〉 por el valor de la ampli�cación de la puerta interna del transistor DEPFET al cuadrado gq:

〈ENC2〉 = 〈q2〉 =〈I2

D〉g2q

(4.7)


Figura 4.11: Conversión del ruido en la puerta deltransistor de un píxel DEPFET, de tensión a corrien-te, y de ahí a ENC.

Usando la ecuación 4.6 en 4.7 se obtiene:

〈ENC2〉 =g2m

g2q

〈V 2G〉 (4.8)

donde queda demostrado que una tensión de ruido en la puerta se puede traducir a carga de ruidoequivalente (ENC) usando la transconductancia externa gm y la ampli�cación de la puerta internagq. Este resultado se usa a continuación para el estudio de las distintas fuentes de ruido.

4.4.1. Ruido generado por el sensor

En el sensor se tienen en cuenta el ruido 1/f, el ruido térmico y el ruido shot debido a las corrientesde fuga.

4.4.1.1. Ruido 1/f

El ruido 1/f es una de las contribuciones más importantes de ruido en el sensor si no se limita elancho de banda para las bajas frecuencias. Para reducir su in�uencia, en el chip de lectura CUROII se realiza un proceso de Correlated Double Sampling (CDS). CDS es una técnica que se desarrollóoriginalmente para reducir el ruido en la lectura de los sensores CCDs, pero de la que se han bene�ciadola mayoría de los sensores de imagen basados en integración de señal. Se basa en muestrear dos vecesla señal de salida del sensor, la primera para medir la señal y la segunda, tras haber realizado un�borrado� o reset, para determinar el nivel de pedestal del sensor. Restando ambas contribuciones seobtiene el valor neto de señal sin pedestal. De esta manera, las variaciones del nivel de pedestal (tantoespaciales como temporales) se suprimen y se consigue reducir signi�cativamente el nivel de ruido.

La densidad espectral de ruido 1/f en un sensor DEPFET se expresa como:

s21/f = a1/f

g2m

g2q

(4.9)


donde a1/f es el coe�ciente de ruido 1/f. En [15] se estudia el efecto del CDS sobre las distintasfuentes de ruido de los píxeles DEPFET, donde se indica que la densidad espectral del ruido 1/f trasaplicar CDS se puede expresar como:

〈ENC21/f 〉 = a1/f

g2m

g2q

· 2∫ ∞

0

1− cos(2πνcτ · x)x(1 + x2)

dx (4.10)

donde:

Coe�ciente de ruido 1/f a1/f = 1,8 · 10−11V 2 [15].

Ancho de banda del sistema νc = 50 MHz.

Intervalo entre muestras cosecutivas τ = 50ns (que corresponde a una frecuencia de lectura de�las de 20 MHz).

Si se resuelve la integral numéricamente para los valores anteriores, se obtiene una contribuciónde ruido 1/f de ENC1/f ≈ 1,6e− a temperatura ambiente.

4.4.1.2. Ruido térmico

El ruido térmico apenas se ve afectado por el CDS. En un sensor DEPFET la densidad espectralde potencia de ruido térmico está descrita por la expresión:

s2th = 4kT

23gm

g2m

g2q

(4.11)

donde la densidad espectral de potencia de tensión de ruido del transistor DEPFET es V 2th =

4kT 23gm

. Según [15], la contribución del ruido térmico del DEPFET tras el CDS es:

〈ENC2th〉 = 4kT

23

gm

g2q

νcπ(1− e−2πνcτ ) (4.12)

Usando νc = 50MHz y τ = 50ns se obtiene una contribución del ruido térmico de ENCth ≈ 29e−

a temperatura ambiente.

4.4.1.3. Ruido shot debido a las corrientes de fuga

La integración de una corriente de fuga de 0.178pA/píxel (medido en [15]) a temperatura ambierte,durante un tiempo de 50 µs, produce una contribución de ENCshot ≈ 8e−.

Puesto que los sensores DEPFET se pueden �borrar� completamente [40], el proceso de borradose puede despreciar en el análisis del ruido. En los casos en los que el �borrado� no es completo,la contribución al ruido debida a la �uctuación de carga en la puerta internta también debe serconsiderada.


4.4.2. Ruido generado por el chip de lectura CURO II

El ruido dominante en el chip CURO II está producido por la celdas de memoria de corriente. Elruido es debido a una �uctuación en la tensión de puerta (gate) del transistor de memoria durantela fase de muestreo. Esta �uctuación está originada por diferentes fuentes de ruido en el circuito. Al�nal de la fase de muestreo, esta tensión de ruido queda almacenada en la capacidad de puerta (CG),produciendo una corriente de ruido a la salida de la celda de memoria. En la �gura 4.12 se muestranlas distintas fuentes de ruido que se consideran en el análisis de una celda de memoria.

Figura 4.12: Fuentes de ruido consideradas en el aná-lisis de una celda de memoria de corriente.

El ruido del propio transistor de memoria se modela mediante la fuente de tensión VM y el ruido deltransistor que hace de interruptor mediante VR. La impedancia de drenador (drain) es ZD, obtenidamediante el paralelo de la capacidad de drenador CD y la resistencia de salida RD:

ZD =RD

1 + sRDCD(4.13)

De [15] sabemos que la contribución de ruido debida al transistor que hace de interruptor es:

〈υ2G〉R ≈ kT

CG

CD

CD + CG(4.14)

y que la contribución de ruido debida al transistor de memoria es:

〈υ2G〉M ≈ 2

3kT

CD + CG(4.15)

La raíz cuadrada de la suma de las diferentes fuentes de ruido en la puerta del transistor dememoria se puede convertir en una corriente de ruido utilizando la transconductancia del transistorgm, lo que nos lleva a una corriente de ruido total:

iRMS = gm

√〈υ2

G〉M + 〈υ2G〉R = gm

√kT

CG

(CD + 2/3CG

CD + CG

)= gm

√kT

Cg· α (4.16)


El factor α en la ecuación 4.16 está entre 1 y√

2/3 para cualquier combinación de valores de lascapacidades de puerta y drenador; por lo tanto, el caso peor sería aquel para el que α fuese 1, siendoel ruido total i∗RMS igual a:

i∗RMS = gm

√kT

CG(4.17)

De [15] se obtiene que para toda la cadena de lecura formada por las celdas de memoria en el chipCURO II, se espera una contribución total de ruido de iRMS = 45± 1 nA. Para un valor de gananciainterna del transistor de gq = 282,6 ± 3,3pA/e−, la contribución de ruido del chip de lectura seríaENCCURO = 159± 5e−.

4.4.3. Ruido generado por el chip de control SWITCHER II

En la �gura 4.13 se muestra el esquema simpli�cado de la etapa de salida de un canal del SWIT-CHER II. El voltaje de puerta Vgate se multiplexa hacia una de las �las de la matriz mediante untransistor de paso Mpass. La resistencia de interruptor producida por el transistor de paso se indicacomo RS . La contribución dominante en el chip de control proviene del ruido térmico del transistorde paso. Su potencia de ruido es:

V 2R = 4kTRS (4.18)

y por lo tanto su densidad espectral de potencia, usando (4.8), es:

s2steer = 4kTRS

g2m

g2q

(4.19)

Figura 4.13: Esquema simpli�cado de la etapa de salida deun canal del SWITCHER II.

De [15] sabemos que la contribución del ruido térmico producido por el chip de control tras utilizarCDS es:

〈ENC2steer〉 = 4kTRS

g2m

g2q

ωc

2(1− e−ωcτ ) (4.20)


La resistencia RS y la capacidad total de una �la de la matrix Crow forman un �ltro paso bajoque �ltra la tensión de ruido en la puerta del DEPFET. Asumiendo que el polo de dicho �ltro es eldominante en el sistema, la frecuencia de corte viene dada por ωc = (RSCrow)−1 y por lo tanto laecuación 4.20 pasa a ser:

〈ENC2steer〉 = 2 · kT

Crow

g2m

g2q

(1− e−τ/RSCrow)

≈ 2 · kT

Crow

g2m

g2q

para τ ≥ 2πRSCrow (4.21)

donde se asume que el intervalo de muestreo τ es mucho mayor que la constante temporal del�ltro paso bajo4. Para valores típicos de Crow ≈ 15pF (para una �la de 64 píxeles), gm ≈ 40µS ygq = 282,6 ± 3,3pA/e− de los dispositivos DEPFET actuales, la contribución al ruido total sería deENCsteer ≈ 3,3e− a temperatura ambiente.

4.4.4. Ruido total

Las contribuciones de ruido calculadas hasta ahora se resumen en la tabla 4.2. Sumando todaslas contribuciones se obtiene un ruido total de ENC ≈ 162e− para una tasa de lectura comparablea la necesaria para el ILC y para los sensores actuales que presentan una ganancia interna de gq ≈283pA/e−. El ruido total está claramente dominado por la contribución del chip de lectura. Se podríaintentar mejorar esta �gura de ruido mediante:

el uso de sensores con mayor ampli�cación interna. Para los dispositivos propuestos con unaganancia interna de gq = 1nA/e− [18] el ruido sería aproximadamente 48e−.

haciendo funcionar al sistema a temperaturas mucho más bajas, que es posible que sean ne-cesarias para operar el ILC. Por ejemplo, reduciendo la temperatura a 100K, el ruido seríaaproximadamente de 95e− con los dispositivos actuales.

fuente de ruido ENCruido debido al chip de control ≈3.3e−ruido debido al chip de lectura 159±5e−ruido 1/f debido al sensor ≈1.6e−ruido térmico debido al sensor ≈29e−ruido shot debido al sensor ≈8e−ruido total ≈162e−

Tabla 4.2: Contribuciones de ruido calculadas para el sistema de detección DEPFET para el ILC.

Si se usan sensores DEPFET muy delgados (50 µm) con una señal MIP de 4000e−, estos valoresde ruido entre 50-100e− suponen una excelente relación señal/ruido de 40-80.

4Es una suposición razonable, ya que si no fuese así la lectura de la matriz no sería lo su�cientemente rápida

Capítulo 5

Sistema de test para el DetectorDEPFET

5.1. El sistema DEPFET para el ILC

La colaboración DEPFET ha desarrollado un prototipo para la lectura de una matriz de 64 x 128píxeles DEPFET. Este prototipo es un paso intermedio hacia el desarrollo del detector de vértices delILC. El sistema utiliza dos tipos de chips, el SWITCHER II que se encarga del control de selecciónde �las de la matriz y el CURO II que se encarga de la lectura y procesado básico de las señales.En la �gura 5.1 se muestran dos fotografías del sistema DEPFET y en la �gura 5.2 se muestra unesquemático simpli�cado.

Figura 5.1: Fotografía del prototipo DEPFET para el ILC. (Izquierda) La matriz deldetector junto con el sensor híbrido están protegidos por una cobertura de plástico.(Derecha) Microfotografía (área total ≈ 23× 16 mm2) de la posición de los chips y lamatriz (64×128 píxeles DEPFET). Los dos chips de control (SWITCHER II) están aambos lados de la matriz, mientras que el chip de lectura (CURO II) está a la debajo.

Como se ve en la �gura 5.2 el sistema está formado por tres partes principales: una tarjeta decomunicación por USB, una tarjeta de adquisición de datos (S3A-DAQ) y un híbrido. Las tarjetasUSB-Board y S3A-Board están en el mismo soporte. El híbrido alberga la matriz de píxeles DEPFET,los dos chips de control SWITCHER II y el chip de lectura CURO II. Las dos salidas de corriente del

67

68 5.2. Recursos disponibles en el IFIC para el testeo del prototipo DEPFET

chip CURO se convierten a tensiones diferenciales gracias a dos ampli�cadores de transimpedancia(TIA). Las tensiones proporcionadas por los ampli�cadores de transimpedancia se digitalizan utili-zando dos ADCs de 14 bits que se encuentran en la S3A-Board y se almacenan en una SRAM para sulectura posterior. La parte principal de la S3A-Board es una FPGA XILINX SPARTAN3 que realizala con�guración de todos los chips y se encarga de la sincronización entre los componentes durantela adquisición de datos. La tarjeta USB permite la comunicación con un PC usando el estándar USB2.0. Una tarjeta de protección, que se conecta a la tarjeta S3A controla que las tensiones con que sealimenta el híbrido estén dentro de los rangos adecuados.

Figura 5.2: Esquema del Sistema DEPFET para el ILC

5.2. Recursos disponibles en el IFIC para el testeo del prototipo

DEPFET

El IFIC (Instituto de Física Corpuscular de Valencia) es miembro de la colaboración DEPFET yparticipa en el desarrollo de un futuro detector de píxeles basado en DEPFET para el ILC. Principal-mente contribuye relizando tests del chip de lectura (CURO) para poder caracterizarlo y mejorarloen futuros diseños.

Hasta el momento en el IFIC hay disponible para la realización de las pruebas el siguiente material:

- Una tarjeta S3A, que contiene la FPGA y la tarjeta para la interfaz USB 2.0 (ver �gura 5.3).

- Una tarjeta de protección para prevenir que posibles fallos en la alimentación de los módulospuedan dañar los chips (ver �gura 5.3).

- Un híbrido sin matriz, con el que se han realizado la mayoría de los tests presentados en estetrabajo (ver �gura 5.4).

- Un híbrido con matriz con el que se ha probado el funcionamiento del sistema completo, queincluye dos SWITCHERS, un CURO y una matriz de 64 x 128 píxeles DEPFET (ver �gura 5.4).


Figura 5.3: Fotografía del sistema DEPFET disponible actualmente enel IFIC.

Figura 5.4: Fotografía de las dos tarjetas híbridas disponibles en el IFIC.La tarjeta de la derecha no tiene matriz y se ha utilizado para realizarpruebas con el chip de lectura, en una de estas pruebas se bondarona la entrada del CURO los condensadores que se ven en la imagen. Latarjeta de la izquierda muestra el conjunto completo de matriz de píxelesDEPFET, dos chips Switchers y un chip CURO.

70 5.3. Alimentación de los módulos

5.3. Alimentación de los módulos

Puesto que el sistema aún se encuentra en fase de desarrollo, se quiere dotar a los investigadoresdel mayor número posible de opciones para reducir el ruido producido en el sistema. Una de lasposibilidades que puede permitir reducir el ruido es modi�car la alimentación tanto de los chips comode la matriz de píxeles hasta encontrar un punto óptimo en el que se minimice el ruido. Por ello lacantidad de voltajes necesarios por el sistema es muy grande y además todos deben ser proporcionadosdesde el exterior, para poder tener libertad de modi�cación. Esto también hace que sea delicado elorden en el que se aplican los voltajes para no dañar ninguno de los componentes. En la tabla 5.1 semuestran todas las tensiones necesarias para hacer funcionar un sistema completo.

chip nombre valor comentario referencia

CUROAVDD_C 2.5 alimentación analógica AGNDDVDD_C 2.5 alimentación digital DGND

SWITCHER

AVDD_S* 5V - 25V alimentación analógica pos. AGNDAVSS_S* -20V - 0V alimentación analógica neg. AGNDDVDD_S 5V alimentación digital DGNDVahigh/Vbhigh* ≤ AVDD_S alimentación para

gate/clear/clear-gate on/o�AGND

Valow/Vblow* ≥ AVSS_S

MatrizVsource 7V potencial de fuente AGNDVbulk 8V - 10V potencial de bulk AGNDVbackplane -100V - -200V voltaje de deplexión AGND

Ampli�cador deTI

VTIA+ 2.8V alimentación analógica pos. AGNDVTIA- -2V - -0.5V alimentación analógica neg. AGND

Tarjeta S3A 5V 5V alim. del sistema (dig./ana.) DGND

*Alimentación independiente para Switcher1 (S1) y Switcher2 (S2).

Tabla 5.1: Tabla de voltajes que necesita el sistema para funcionar.

Para los tests iniciales, que se realizaron con el híbrido sin matriz, las tensiones necesarias paraalimentar tanto la matriz como los switchers no se utilizaron, ya que al no haber matriz, no eranecesario utilizar los switchers (que sirven para seleccionar distintas �las de la matriz para ser leídaspor el CURO).

Para poder realizar pruebas con el sistema completo, que incluye el híbrido con matriz se necesi-taron 5 fuentes de alimentación con tres salidas cada una, más una fuente de alto voltaje.

5.4. Software de trabajo

El software que permite controlar todas las posibilidades ofrecidas por los chips CURO y SWIT-CHERS ha sido desarrollado en la Universidad de Bonn y sigue en fase de desarrollo continuo, adap-tándose a las necesidades que van surgiendo.

La �gura 5.5 muestra el aspecto del interfaz grá�co del software de control del sistema. El menúprincipal se ve a la izquierda de la imagen. Este menú permite seleccionar la tarjeta que contiene


la FPGA, el �chero con los datos iniciales de con�guración (Init-File), control por software de laalimentación del módulo, indicadores por colores del test inicial del sistema (si alguno de los recuadrosverdes estuviese en rojo indicaría que ha habido un error durante el test incial) y botones de accesoa distintos menús de control de diferentes partes del sistema.

Figura 5.5: Aspecto del interfaz grá�co del software de control del sistema, conel menú de control del CURO desplegado.

La �gura 5.5 también muestra el menú de control del CURO que permite controlar y con�gu-rar distintos aspectos del funcionamiento de dicho chip. Este menú es uno de los más complejos,permitiendo controlar funciones básicas como el nivel del umbral establecido para cada canal o máscomplejas y que necesitan un mayor conocimiento del sistema, como puede ser la con�guración de lascorrientes de polarización de los transistores que forman las celdas de memoria o la selección del valoren corriente del LSB1 de ciertas fuentes de corriente con�gurables en el sistema. También existenotros menús similares al anterior para el control de distintos aspectos del sistema, como puede ser elmenú de control de los switchers, o el menú sequencer que permite programar ciertas ordenes en laFPGA así como controlar la con�guración de ciertas señales de reloj.

1Less Signi�cant Bit

72 5.4. Software de trabajo

Capítulo 6

Medidas realizadas para caracterizar elprototipo

6.1. Caracterización del chip CURO

La realización de test para la caracterización del chip CURO, ha sido una de las principalescontribuciones del IFIC (Instituto de Física Corpuscular de Valencia) como parte de la colaboraciónDEPFET. Estos test tenían como objetivo el estudio de la etapa de entrada del CURO, entendiendocomo tal la parte del chip que va desde el pad de entrada hasta el comparador. En concreto se estudióla ganancia1 y el nivel de ruido introducido en la etapa de entrada. También se estudió la in�uenciaque tenían, sobre estos parámetros, variaciones en la capacidad de entrada, la frecuencia de trabajoy la temperatura ambiente.

A continaución se detallan ciertos aspectos importantes sobre la etapa de entrada del CURO, yposteriormente se describen los test realizados y los resultados obtenidos.

6.1.1. Etapa de entrada del CURO

La etapa de entrada del CURO está formada por el pad de entrada y un transistor en con�guracióncascodo, las celdas de memoria y el comparador (ver �gura 4.4 en la página 51).

La señal de entrada al CURO, que debe ser comparada con un umbral previamente establecido,es la corriente generada por el paso de una partícula a través de la matriz de píxeles. Esta corrientees conducida hacia los pads de entrada del chip de lectura para poder procesarla. El valor total dela corriente que llega al comparador está formado por contribuciones de varias fuentes además de lacorriente producida por el paso de la partícula:

Itotal = Iped + Isig + Iruido (6.1)

1Como ganancia se entiende la relación existente entre el valor de corriente en el comparador y el valor de corrientede entrada al chip.

73

74 6.1. Caracterización del chip CURO

Isig representa la corriente generada por el paso de la partícula en la matriz de píxeles DEPFET.Es el valor de corriente en el que estamos interesados.

Iped representa un valor de corriente llamado pedestal que proviene directamente de los píxelesde la matriz. Un píxel por el que no haya pasado ninguna partícula (y haya sido convenien-temente �borrado� para que no queden cargas acumuladas en la puerta interna del transistor)proporcionará un valor de corriente igual a Iped. En la cadena de lectura del chip CURO elprimer paso que se realiza es la eliminación del pedestal mediante la utilización de una celda dememoria, por lo que esta contribución a la señal total no se tendrá en cuenta a partir de estemomento.

Iruido esta contribución es en realidad una suma de contribuciones que provienen de diversasfuentes como puede ser la cadena de lectura, las celdas de memoria, el comparador, o el propiopíxel. El ruido presente en la señal leída por el CURO determina la precisión y exactitud denuestra lectura, así como también determinará el nivel mínimo del umbral y por lo tanto nuestrae�ciencia; esto es así porque si el ruido es alto, el umbral deberá crecer de manera proporcional,por lo que si la carga producida por el paso de la partícula se reparte entre varios píxeles, sepuede llegar a desechar debido a tener un umbral demasiado alto y por lo tanto se reduciríanuestra e�ciencia. Por ello uno de los principales objetivos de diseño es minimizar el ruido.

6.1.2. Ganancia

La señal de interés Isig, que proviene de aquellos píxeles de la matriz que han sido atravesadospor alguna partícula, es débil, por lo que una de las principales tareas del chip de lectura CURO esprocesar esta señal introduciendo el menor ruido posible, de forma que a la salida del chip se obtengael valor de la señal Isig y que además mantenga una relación señal-ruido (S/N) lo menos deterioradaposible, lo que permitirá hacer cálculos más precisos de las trazas de las partículas (la resoluciónespacial es inversamente proporcional a

√S/N).

Para el cálculo de la ganancia se mide el valor de la corriente en el comparador para distintosvalores de la corriente a la entrada y luego se ajustan dichos datos mediante una función lineal. Enla �gura 6.1 se muestra un ajuste realizado utilizando datos obtenidos para tres valores distintos dela corriente de entrada. Se puede observar en la �gura que los puntos obtenidos experimentalmentese ajustan perfectamente a la función lineal. De esta manera se puede calcular la ganancia como lapendiente de la función lineal.

Sin embargo, para realizar dicho proceso es necesario conocer el nivel de la corriente a la entrada yen el comparador. Idealmente la corriente a la entrada debería provenir de una matriz de píxeles DEP-FET que hubiese detectado el paso de alguna partícula, método que requeriría realizar una búsquedaentre todos los píxeles de la matriz para encontrar la localización y el instante en el que la partículacruza la matriz. Sin embargo, el CURO ha sido diseñado con fuentes de corriente programables parapoder simular impactos de partículas en una matriz (ver apartado 4.3.5), lo que facilita mucho elproceso para realizar este tipo de pruebas.

El procedimiento para el cálculo del nivel de señal en el comprarador es un poco más complejo yse describe a continuación.


Figura 6.1: Ejemplo de una recta de ganancia medianteajuste de tres valores.

6.1.2.1. Determinación del nivel de una señal en el comparador

El comparador implementado en el chip CURO nos permite comparar el nivel de la señal deentrada con el nivel de una corriente cuyo valor ha sido previamente con�gurado y que nos sirve deumbral. El comparador devuelve 1 en caso de que la señal de entrada esté por encima del umbraly 0 en caso contrario. Para poder conocer con exactitud el valor de la señal de entrada es necesariorealizar un barrido con el umbral, esto es ir variando el valor del umbral desde el valor mínimo hastael valor máximo, y para cada valor del umbral realizar la comparación con el valor de entrada. Elvalor del umbral puede variar desde 0 µA hasta 13.67 µA. El resultado de este barrido debería seruna señal como la que se ve en la �gura 6.2.

Figura 6.2: Resultado de un barrido del umbral para cono-cer el valor de la señal de entrada (suponiendo el caso idealde que no haya ruido presente en la señal de entrada).

Al iniciar el barrido el resultado de la comparación es uno porque el umbral está por debajo de lacorriente de entrada. Desde el momento en que el umbral crece por encima de la corriente de entrada,el resultado de la comparación pasa de valer uno a valer cero, obteniéndose la función �escalón� que seve en la �gura 6.2. El valor de la corriente de entrada viene dado por el valor del umbral para el cualel resultado de la comparación pasa de valer uno a valer cero (es decir, la señal de entrada pasa de ser


superior al umbral a ser inferior al mismo). En el caso de la �gura 6.2 este valor es aproximadamente6.85 µA.

La imagen de la �gura 6.2 representa el caso ideal en el que la señal de entrada no esté contaminadacon ruido. En el caso real, la señal de entrada al comparador siempre tendrá cierto nivel de ruidopresente, lo que la convierte en una señal aleatoria, y por lo tanto su valor variará dentro de ciertomargen. Es decir, la señal de entrada estaría formada en este caso por la señal Isig = 6, 88µA juntocon una señal aleatoria Iruido con anchura de la distribución σ = 0,13µA. La presencia del ruidoaleatorio provocará que haya veces que para un valor de umbral menor de 6,88 µA el resultado dela comparación sea cero, y viceversa. El resultado de realizar sobre esta señal real, el mismo procesode barrido que se ha realizado sobre la anterior señal ideal, se puede ver en la �gura 6.3. El ruidopresente en la señal de entrada afecta a la comparación cuando el nivel del umbral es cercano al nivelde la señal de entrada, de manera que las �uctuaciones aleatorias en el nivel de la señal de entradahacen que en algunos instantes esté por encima del umbral y en otros por debajo. En este caso, elvalor de la señal de entrada no se puede determinar tal como se hizo en el caso de la �gura 6.2. Elruido presente en la señal provoca incertidumbre puesto que ahora tenemos varios valores de la señalde entrada para los que se produce un cambio en la salida del comparador.

Figura 6.3: Resultado de un barrido del umbral para cono-cer el valor de la señal de entrada (caso real en el que hayruido presente en la señal de entrada).

El ruido aleatorio presente en la señal real se caracteriza por ser ruido blanco, y por lo tantotiene una distribución de probabilidad gaussiana. Debido a esto, la señal de entrada al comparadores una señal aleatoria cuya media será el valor de la señal a la entrada del chip, y cuya varianzadeterminará el nivel de incertidumbre con el que se puede conocer dicho valor. Para poder conocerestos valores se debe aumentar la cantidad de datos disponible de la señal a comparar, para así poderestudiar la distribución de probabilidad de la misma. Para ello se modi�cará el procedimiento con elque se han dibujado las grá�cas anteriores de la siguiente manera: antes se comparaba el valor de lacorriente de entrada al comparador con el valor del umbral, y se dibujaba 1 o 0 según el resultado dela comparación; ahora para cada valor del umbral se va a realizar 100 comparaciones y en la grá�case dibujará el porcentaje de veces que el valor de la corriente de entrada ha estado por encima delumbral. La �gura 6.4 muestra un ejemplo de este procedimiento aplicado al mismo caso que la �gura6.3.

Se observa que aproximadamente para un valor del umbral cercano a 6.75 µA el resultado de


Figura 6.4: Resultado de un barrido del umbral para cono-cer el valor de la señal de entrada, realizando cien compa-raciones para cada valor de la corriente umbral.

comparar la corriente de entrada con el umbral no es 1 el 100% de las veces, sino que el porcentajede veces que la corriente de entrada es inferior al umbral aumenta a medida que aumenta el valor delumbral. El valor medio de la señal de entrada es aquel valor para el cual el 50% de las comparacionesda 0 como resultado y el otro 50% da 1, valor que correspondería aproximadamente a 6.85 µA.

La presencia de ruido aleatorio en la señal implica que el valor de la corriente de entrada medido sedebe expresar como un valor medio junto con una incertidumbre. Teniendo en cuenta que el ruido tieneuna distribución gaussiana, el ajuste de los datos obtenidos de las comparaciones se realiza mediantela �función error complementaria� o erfc2,cuya expresión viene dada por (6.2). A esta función tambiénse le llama S-curve debido a su forma (ver ajuste en �gura 6.5). Por medio de mínimos cuadrados seajustan los cuatro parámetros que de�nen la función erfc

y = a ∗ erfc(x− µ

σ√

2) + c (6.2)

donde µ es el punto para el cual la función erfc vale la mitad del máximo, σ es la desviación típica,y nos proporciona una medida del ruido presente en la señal de entrada, a realiza la normalizaciónde la función y c permite añadir un posible o�set a la función.

En la �gura 6.5 se ve el resultado del ajuste de los datos mostrados en la �gura 6.4 mediante la�función error complementaria�, también se muestra el resultado de los parámetros ajustados, dondeµ = 6.876 ± 0.012 µA, σ = 0.128 ± 0.011 y c = -0.7 ± 1.2. El valor máximo en la grá�ca (indicadocomo Plateu) = 100 ± 0.0 indica que a debe ser tal que el valor máximo de la función (6.2) sea 100.En este caso a ' 50.

Al valor medio obtenido mediante este ajuste también se le conoce como �punto del 50%� porquese corresponde con el valor para el cual la S-curve vale 50%.

2Ver anexo I


Figura 6.5: Ajuste de los datos de un barrido de compara-ción ajustado mediante la �función error complementaria�.En la grá�ca se muestran los parámetros obtenidos median-te el ajuste.

6.1.2.2. Cálculo de la ganancia

Para calcular la ganancia se realiza el procedimiento descrito en el apartado anterior para tresvalores conocidos de señal de entrada 3,5 µA, 4,9 µA y 9,1 µA. Las S-curves obtenidas se muestranen la �gura 6.6(a, b y c).

Los valores de la media obtenidos gracias a los ajustes con la función erfc se dibujan en una únicagrá�ca siguiendo el procedimiento descrito al inicio del capítulo, obteniendo la grá�ca de la �gura6.6(d). Al realizar el ajuste de los datos mediante una función lineal obtenemos un valor para laganacia igual a 0.89. Esto indica que la ganancia de la etapa de entrada no afecta prácticamente ala señal de entrada, realizando la comparación sin reducir el nivel de señal que pasará a las etapasposteriores.

En el siguiente apartado se comprueba si la ganancia de la etapa de entrada sufre variaciones frentea cambios en la frecuencia de lectura de �la, la capacidad de entrada o la temperatura ambiente.

6.1.2.3. Comportamiento de la ganancia frente a cambios en la frecuencia de lecturade �la, capacidad de entrada y temperatura ambiente

El objetivo de este estudio es observar la dependencia de la ganancia frente a cambios en ciertosparámetros que podrían tener in�uencia en su valor. Los parámetros que se eligieron, por su impor-tancia en las ecuaciones del ruido (ver apartado 4.4), para realizar este estudio fueron la capacidadde entrada, la frecuencia de lectura de �la y la temperatura ambiente.

Se realizó la medida de la ganancia (entendiéndola desde el pad de entrada hasta el comparador)para los siguientes valores de frecuencia, capacidad de entrada y temperatura:

Frecuencia de lectura de �la: 5 MHz, 6,25 MHz, 7,5 MHz, 8,75 MHz, 10 MHz, 11,25 MHz y 12,5MHz.

Capacidad de entrada: 0 pF, 1 pF, 4.7 pF, 10 pF, 22 pF, 33 pF.


(a) Cálculo del punto del 50% para un valor dela señal de entrada de 3,5 µA

(b) Cálculo del punto del 50% para un valor dela señal de entrada de 4,9 µA

(c) Cálculo del punto del 50% para un valor dela señal de entrada de 9,1 µA

(d) Ajuste de los datos para calcular la gananciade la etapa de entrada hasta el comparador.

Figura 6.6: Ajuste de las S-curves (a, b y c) para la obtención de los tres puntos necesarios para el cálculo dela ganancia (d).

Temperatura ambiente: -10 oC, 0 oC, 10 oC y 20 oC.

En la �gura 6.7 se muestran los resultados de las medidas realizadas, y en ellos se observa que lavariación de la temperatura ambiente no in�uye en absoluto (al menos en el rango estudiado) por loque si no se prevé que la temperatura ambiente vaya a ser muy superior o inferior a la estudiada, suin�uencia se puede despreciar.

Respecto a la frecuencia de lectura de �la, se ve claramente como la ganancia se reduce a medidaque aumenta la frecuencia, lo que supone una pérdida de señal entre la entrada y el comparador.También para la capacidad de entrada se ve el mismo comportamiento, a mayor capacidad de entradamenor ganancia. Pero hay que destacar que es la combinación de ambos efectos, una alta capacidadde entrada junto con una frecuencia elevada lo que produce una reducción drástica de la ganancia,perdiéndose más del 50% de la señal desde la entrada hasta el comparador.

Si se observa la in�uencia de la frecuencia en ausencia de capacidad de entrada (cap. de entrada= 0 pF) se ve claramente que no varía el valor de la ganancia y es, a medida que crece el valor decapacidad de entrada, que el valor de la ganancia se va reduciendo progresivamente, notándose mayorefecto a mayores frecuencias.

Para el caso de la capacidad de entrada se observa un comportamiento parecido. Si se observala in�uencia de la capacidad de entrada para la frecuencia de lectura de �la más baja que se ha


(a) Ganancia a -10oC (b) Ganancia a 0oC

(c) Ganancia a 10oC (d) Ganacia a 20oC

Figura 6.7: Variación de la ganancia de la etapa de entrada para distintos valores de frecuencia de lectura de�la y capacidad de entrada y para distintos valores de temperatura ambiente.

estudiado (5 MHz) se ve que el valor de la ganancia se reduce muy lentamente a medida que aumentala capacidad de entrada. A medida que se aumenta la frencuencia de lectura de �la la pendiente dereducción de la ganancia con la capacidad de entrada se hace más pronunciada.

6.1.2.4. Conclusiones sobre el estudio de la ganancia

El punto ideal de funcionamiento sería para una capacidad de entrada entre 0 y 5 pF y cualquierfrecuencia de funcionamiento entre 5 y 11,25 MHz. Pero la capacidad de entrada vendrá determinadapor la que proporcione la matriz de píxeles DEPFET una vez se haya conectado al chip de lectura(se espera que una matriz de 4096×512 píxeles, tamaño �jado para la capa más interna del detectorreal, tenga una capacidad de entrada cercana a los 40 pF), por lo que parte de los esfuerzos se debendirigir a aumentar el ancho de banda y la frecuencia de corte de la etapa de entrada del CURO paraaltas capacidades, ya que las capacidades de entrada a manejar son elevadas. Hay que destacar queel CURO no fue diseñado para trabajar con matrices completas de 4000 �las, sino con las de menortamaño del prototipo; de todas maneras, en el diseño de los nuevos ASIC3 se está teniendo en cuentaesta importante mejora.

3Application-Speci�c Integrated Circuit


Respecto a la frencuencia de lectura de �la, existe un límite inferior marcado por la estructurade funcionamiento del acelerador del ILC, que es de 20 MHz. Esto quiere decir que la frecuencia defuncionamiento necesaria en el entorno real del ILC debería ser superior a las utilizadas para esteestudio, pero como se ha visto en las grá�cas anteriores, un incremento en la frecuencia implicaríauna reducción de la función de transferencia. Si bien es cierto que el funcionamiento síncrono de losdiferentes elementos de la etapa de entrada del CURO aún no ha sido optimizado, por lo que se podríaesperar una mejora sustancial de los resultados en estudios posteriores, se están planteando posiblesdiseños alternativos que ayuden a solucionar el problema de ancho de banda que ha quedado patentecon este estudio.

6.1.3. Determinación del nivel de ruido presente en el comparador

Como ya se ha comentado en el apartado 6.1.1, la señal total que llega al comparador (ver ecuación6.1) está contaminada por cierta cantidad de ruido (Iruido) que proviene de diversas fuentes. Lacantidad de ruido presente determina la incertidumbre de la comparación realizada, lo que tiene unagran in�uencia en la precisión y exactitud de los cálculos que se pueden realizar posteriormente conlos datos obtenidos. Por ello uno de los principales objetivos de diseño es minimizar el ruido presente.

El procedimiento de cálculo del nivel de ruido en el comparador es parejo al del cálculo del nivelde señal y ya se ha comentado en el apartado 6.1.2.1.

En el siguiente apartado se muestran los resultados obtenidos en el estudio de la variación delruido, presente en la señal de entrada al comparador, en función de la frecuencia de lectura de �la, lacapacidad de entrada y la temperatura ambiente.

6.1.3.1. Variaciones del ruido frente a cambios en la frecuencia de lectura de �la, lacapacidad de entrada y la temperatura ambiente

En este estudio se quería detectar cual era la in�uencia de los parámetros bajo estudio sobre elruido presente en el comparador, y si existía alguna con�guración que favoreciese una reducción delmismo.

Al igual que para el estudio realizado sobre la ganancia, en este caso se realizó la medida delruido presente en el comparador para los siguientes valores de frecuencia, capacidad de entrada ytemperatura:

Frecuencia de lectura de �la: 5 MHz, 6,25 MHz, 7,5 MHz, 8,75 MHz, 10 MHz, 11,25 MHz y 12,5MHz.

Capacidad de entrada: 0 pF, 1 pF, 4.7 pF, 10 pF, 22 pF, 33 pF.

Temperatura ambiente: -10 oC, 0 oC, 10 oC y 20 oC.

La importancia del ruido presente en el comparador es relativa al nivel de la señal, puesto que unnivel de ruido que enmascare ciertas señales pequeñas, podría ser despreciable en caso de trabajarcon señales mayores. Puesto que para una misma señal de entrada, su nivel en el comparador viene


determinado por la ganancia, la in�uencia del ruido sobre dicha señal de entrada se puede estudiardividiendo el nivel de ruido en el comparador por la ganancia, obteniendo así el nivel de ruido a laentrada.

En la �gura 6.8 se muestran los resultados de las medidas realizadas y se observa que el nivel deruido en el comparador es similar para todos los valores de temperatura ambiente (�gura 6.8 (a, c,e, y g)). El rango de variación del ruido es el mismo (entre 0.09 y 0.15 µA) con independencia de latemperatura ambiente, por lo que se puede concluir que las variaciones de la temperatura ambiente,en el rango de temperaturas estudiado, no in�uyen sobre el nivel de ruido presente en el comparador.Esto también puede indicar que la contribución del ruido térmico al ruido total en el comparador espequeña comparada con otras contribuciones.

Para conocer la verdadera in�uencia del ruido, hay que �jarse en el conjunto de grá�cas de lacolumna de la derecha (�gura 6.8 (b, d, f y h)) que muestran el ruido que se tendría en la entrada(ruido/ganancia). En las grá�cas se ve claramente que la in�uencia del ruido se incrementa con lafrecuencia de lectura y con la capacidad de entrada. Ya se ha comentado que la frecuencia de lecturaestá �jada por la estructura del acelerador del ILC, y la capacidad de entrada está �jada, a su vez, porel tamaño de la matriz de píxeles DEPFET. La frecuencia de lectura de �la necesaria para el ILC esde 20 MHz, y la capacidad de entrada que proporciona una matriz de 4096×512 píxeles DEPFET esaproximadamente de 40 pF. Esto sitúa la región de trabajo fuera del rango mostrado en las grá�cas,pero claramente en la zona de mayor in�uencia del ruido.

Según los resultados obtenidos en el estudio teórico del ruido del sistema, en el apartado 4.4.4,para un ruido total de 162e− y para una ganancia interna del transistor DEPFET gq ≈ 283pA/e−, elruido en corriente equivalente sería aproximadamente de 46nA. En las grá�cas se ve claramente quela contribución de ruido está en el rango de los centenares de nA (450 nA para altas frecuencias ycapacidades). Esto demuestra que existen posibles fuentes de ruido que no se han considerado en elestudio teórico, y que tienen mucha in�uencia sobre el resultado �nal.

Como ya se ha comentado en el caso de la ganancia, este estudio deja patente que el chip de lecturanecesita mejorar el diseño para aumentar el ancho de banda de la etapa de entrada así como aumentarsu frecuencia de corte por encima de los 20 MHz. También es de vital importancia identi�car otrasfuentes de ruido que están deteriorando el funcionamiento del sistema y minimizar su in�uencia.

Una de estas posibles fuentes de ruido es la in�uencia del diseño del híbrido sobre el chip. El diseñodel híbrido puede afectar negativamente en el funcionamiento del chip, haciendo que genera mucho másruido del que se preveía inicialmente en el estudio teórico. Hay que trabajar en mejorar la insensibilidaddel chip a �factores� externos, como pueden ser variaciones en los voltajes de alimentación, bucles deruido en el circuito del híbrido, etc.


(a) Ruido a -10oC (b) Ruido/ganacia a -10oC

(c) Ruido a 0oC (d) Ruido/ganacia a 0oC

(e) Ruido a 10oC (f) Ruido/ganacia a 10oC

(g) Ruido a 20oC (h) Ruido/ganacia a 20oC

Figura 6.8: Variación del ruido presente en el comparador (a, c, e, y f) y trasladado a la entrada (b, d, f yh) para distintos valores de frecuencia de lectura de �la y capacidad de entrada y para distintos valores detemperatura ambiente.

84 6.2. Medidas realizadas con una matriz DEPFET

6.2. Medidas realizadas con una matriz DEPFET

El siguiente paso tras testear el chip de lectura y mejorar el conocimiento del sistema ha sidotrabajar con el prototipo completo. Este paso implica la utilización de los chips de control (SWITE-CHER II) que permiten la lectura de la matriz, la utilización del chip de lectura (CURO II) para laobtención de los datos desde la matriz, y la realización de un procesado posterior de los datos para suestudio. El funcionamiento del hardware del sistema se ha explicado en los apartados anteriores, asícomo la estrategia de lectura por �las. A continuación se explicará el procesado posterior de la señal.

6.2.1. Procesado de la señal

Los datos que se obtienen directamente de la matriz necesitan de un procesado posterior parapoder extraer información de ellos. Inicialmente se debe quitar el nivel de pedestal que presenta laseñal. El pedestal es un nivel inicial que presentan todos los píxeles, sin haber sido atravesados porninguna partícula, pero que es independiente para cada píxel. Puesto que el pedestal es independientepara cada píxel, la variación que presenta el pedestal de dos píxeles, podría ser mayor que la producidapor el cruce de una partícula en uno de ellos, por lo que la señal producida por la partícula quedaríaenmascarada.

Una vez se ha substraído el pedestal de cada píxel, hay que eliminar el ruido de modo común(Common mode noise). Este ruido se caracteriza por afectar simultáneamente a todos los píxeles quese leen al mismo tiempo, y está producido por variaciones rápidas en el valor de las tensiones dealimentación. Puesto que la matriz DEPFET se lee por �las, este procesado se debe realizar �la a �la.

Tras substraer el pedestal y eliminar el ruido de modo común, se realiza la búsqueda de impactos.

6.2.1.1. Cálculo y substracción del pedestal

En la �gura 6.9(a) se muestra una captura con datos obtenidos de la matriz antes de realizarningún procesado. El nivel de los píxeles varía alrededor de 8192, esto es debido a que el valor 0 delos ADCs corresponde a 8192 cuentas de ADC.

(a) Captura de una imagen de la matriz, antesde realizar ningún procesado.

(b) Histograma con todos los píxeles de los milprimeros eventos (sin procesado).

Figura 6.9: Datos iniciales sin procesado.


Para realizar el cálculo de los pedestales se utiliza cierto número de enventos4, en este caso sehan tomado los 1000 primeros eventos, y con ellos se realiza el procesado (la �gura 6.9(b) muestrael histrograma con todos los píxeles de los mil primeros eventos. El pedestal de un píxel se podríade�nir como la media del valor de ese píxel en los 1000 primeros eventos, pero esta de�nición no tieneen cuenta el hecho de que ese píxel puede presentar algún impacto. En el caso de que ese píxel hayasido atravesado por alguna partícula en esos 1000 eventos, el nivel de señal extra añadido por el pasode la partícula produciría un error en el cálculo del pedestal.

Por ello, el cálculo del pedestal se realiza mediante un proceso iterativo, que se presenta a conti-nuación:

1. Cálculo del pedestal para cada píxel, teniendo en cuenta que se pueden producir errores debidoa la presencia de señal en algunos píxeles.

2. Cálculo del ruido para cada píxel. Se realiza calculando la varianza del nivel de cada píxel enlos 1000 primeros eventos.

3. Se establece un umbral, en este caso se ha seleccionado

pedi + 6× σi

donde pedi es el pedestal calculado para el píxel i, y σi es la varianza calculada para el píxel i.Cuando un píxel en algún evento presente un valor superior a este umbral, se considerará quepresenta un impacto de una partícula, y por lo tanto no se debería tener en cuenta el valor delpíxel en ese evento para el cálculo del pedestal.

4. Se repite el cálculo del pedestal para cada píxel, pero esta vez no se tiene en cuenta aquellosvalores que estén por encima del umbral. También se vuelve a calcular el valor del ruido paracada píxel, sin tener en cuenta valores por encima del umbral (ver �guras 6.10(a) y 6.10(b)).

(a) Pedestales. (b) Ruido.

Figura 6.10: (a) Pedestales calculados en la segunda iteración. (b) Ruido calculado en la segunda iteración.

5. Finalmente se realiza la substracción del pedestal, utilizando los pedestales calculados en el paso4. En la �gura 6.11 se muestran los histogramas de los píxeles de la matriz, antes y después deeliminar los pedestales. Como puede observarse, el histograma ha pasado a estar centrado encero, y la anchura de la gausiana de ruido se ha reducido.

4Un evento corresponde a la captura de una imagen de la matriz


(a) Histograma de los píxeles con pedestales. (b) Histograma de los píxeles sin pedestales.

Figura 6.11: (a) Histograma de los píxeles con pedestales, ajustando el ruido mediante una gausiana. (b)Histograma de los píxeles sin pedestales, ajustando el ruido mediante una gausiana.

El resultado de la substración de pedestales se puede observar en la �gura 6.12 que muestra lacaptura de la �gura 6.9(a) tras haber substraído los pedestales. La �gura muestra una estructura por�las, efecto debido al ruido de modo común y que se explicará en el apartado siguiente. Además, yase empieza a distinguir el impacto de una partícula, señalado por tres píxeles de color rojo.

Figura 6.12: Captura de una imagen de la matriz tras eli-minar los pedestales.

6.2.1.2. Cálculo y reducción del ruido de modo común

Una vez substraídos los pedestales de cada píxel, se pasa a la reducción del ruído de modo común.Como ya se ha explicado, este ruido afecta principalmente a todos aquellos píxeles que se han leídosimultáneamente, y principalmente es debido a pequeñas variaciones en la alimentación del sistema.Para eliminar este ruido, se desplaza el histograma de cada �la, de forma que esté centrado en cero.En la �gura 6.13 se muestra un ejemplo simpli�cado de este proceso, para tres �las que tienen ruido demodo común. Tras eliminar el ruido de modo común se puede observar como el ruido del histogramatotal se reduce, pasando de 2.088 a 1.409.


(a) Histograma de tres �las con ruido de modocomún.

(b) Histograma de tres �las sin ruido de modocomún.

Figura 6.13: Histograms con y sin ruido de modo común.

En la �gura 6.14(a) se muestra la misma captura que la de la �gura 6.12 tras eliminar el ruido demodo común. En la �gura 6.14(a) se observa que ya no existe estructura por �las y se ve claramente elimpacto de una partícula en la matriz, indicado por tres píxeles rojos y dos amarillos, que difícilmentese podía distinguir en la �gura 6.9(a), y que se empezaba a ver en la �gura 6.12. También se puedeobservar la reducción del ruido total en los histogramas. En el histograma de los datos iniciales sinprocesar, �gura 6.11(a), el ruido total era de 28.73, tras substraer los pedestales (�gura 6.11(b)) elruido era de 20.08, y tras eliminar el ruido de modo común (�gura 6.14(b)) el ruido total ha quedadoreducido a 12.67, lo que implica una mejora de la relación señal a ruido.

(a) Captura de una imagen de la matriz, trasquitar el pedestal y el ruido de modo común.

(b) Histograma con todos los píxeles de los milprimeros eventos, tras quitar el pedestal y el rui-do de modo común.

Figura 6.14: Captura de una matriz y el histrograma de todos los píxeles de los mil primeros eventos trasrealizar el procesado.

6.2.1.3. Búsqueda de impactos y localización de clusters

Tras eliminar el ruido de modo común se realiza un último cálculo del ruido en cada píxel. Estecálculo se realiza sin tener en cuenta aquellos valores de cada píxel que puediesen contener señal,aplicando el mismo criterio explicado en el apartado 6.2.1.1, pero sin tener en cuenta el pedestal, queya se ha quitado, y usando los valores de ruido de la �gura 6.10(b). De esta manera se calcula el nivelde ruido en cada píxel sin pedestal ni ruido de modo común.


Figura 6.15: Ejemplo de un cluster de 5×5 pí-xeles.

Con estos datos de ruido calculado, se procede a la búsqueda de impactos. Todos aquellos píxelescuyo valor sea superior a 6×σi, donde σi es el ruido del píxel i, se considera que han recibido elimpacto directo de una partícula. Estos píxeles se conocen como seed. Pero la carga generada por lapartícula, no se recoge únicamente en el píxel que ha recibido el impacto, sino que se reparte entre lospíxeles cercanos al seed. El conjunto de píxeles entre los que se ha repartido la carga se conoce comocluster. En la �gura 6.15 se muestra un cluster en el que el seed es el píxel que ocupa la posición (1,1)y la carga se reparte entre los píxeles cercanos.

Para la búsqueda de clusters se establece un segundo umbral de 3×σi. Se realizan búsquedas declusters de 3×3, 5×5 y 7×7, centrados siempre en alguno de los seeds localizados previamente, y sesuma la contribución de todos aquellos píxeles que superen el segundo umbral. El resultado de lasuma de todos los píxeles de un cluster que superen el segundo umbral, es la señal total generada porel paso de una partícula.

6.2.2. Resultados obtenidos con la matriz

Se han realizado medidas de fuentes de bario y estroncio, utilizando una secuencia de lecturasimilar a la que se utilizaría en el ILC pero a una frecuencia de trabajo menor.

(a) Histograma de los datos obtenidos con lafuente de bario.

(b) Histograma con la señal obtenida de los clus-ters de 7x7. Fuente de bario.

Figura 6.16: Histogramas obtenidos con la fuente de bario.


Con la fuente de bario se obtuvieron los resultados mostrados en la �gura 6.16. La fuente debario emite un espectro complejo de rayos X y γ con dos picos pronunciados a 30 KeV y 80 KeV.Los fotones en este rango de energía no penetran mucho en el silicio, dejando toda su energía en unacapa poco profunda. En la �gura 6.16(a) se observa la distribución de señales de todos los píxeles en20000 lecturas. Se observa la distribución gaussiana del ruido y una cola haica valores positivos quecorresponde a la señal. En la �gura 6.16(b) se representa la señal de los clusters, reconstruidos comose ha descrito anteriormente. Se observa claramente el primer pico a 30 KeV. Este pico permitirá unacalibración precisa del sistema.En la �gura 6.17 se representa el número de píxeles que contribuyen ala señal del cluster: se observa como para la inmensa mayoría de los clusters la señal está contenidaen uno o dos píxeles.

Figura 6.17: Número de píxeles por cluster pa-ra una fuente de bario.

En el caso de la fuente de estroncio, se emiten partículas β (electrones de baja energía) quepenetran bastante en el silicio, llegando incluso a atravesar todo el espesor. Dejan una señal que escomparable con la de una partícula Minimum Ionizing (que es lo que se medirá en el ILC). En la�gura 6.18 se observan las distribuciones de la respuesta de todos los píxeles y la señal de los clustersreconstruidos. La dispersión (scattering) de las partículas β en el silicio y el ángulo de incidencia pococontrolado provocan un mayor reparto de la carga. Típicamente pueden contribuir hasta 6 o 7 píxeles(ver �gura 6.19) en un cluster de 7×7 píxeles alrededor del seed.

(a) Histograma de los datos obtenidos con lafuente de estroncio.

(b) Histograma con la señal obtenida de los clus-ters de 7x7. Fuente de Estroncio.

Figura 6.18: Histogramas obtenidos con la fuente de estroncio.

Estas medidas forman la conclusión de la primera fase de la puesta a punto de un sistema de

90 6.3. Colaboración en los Beam Test

Figura 6.19: Número de píxeles por cluster pa-ra una fuente de estroncio.

caracterización de DEPFET en el IFIC. Este setup permitirá un estudio detallado y una calibraciónabsoluta de la respuesta del DEPFET.

6.3. Colaboración en los Beam Test

El trabajo en laboratorio permite obtener cierto grado de conocimiento de la operatividad delsistema mediante pruebas realizadas con fuentes radioactivas o con láseres. Pero la única manera deestudiar el funcionamiento del sistema en un entorno real cercano al que se tendrá en experimentosde física de altas energías con aceleradores son los Beam test. En estos test se dispone el sistemabajo test de manera que un haz de partículas a alta energía lo atraviese, tomando datos duranteprolongados periodos de tiempo para obtener mucha estadística. El análisis de estos datos permiteun conocimiento del rendimiento del sistema mucho mayor que el permitido por estudios realizadosen laboratorio.

Los Beam test sólo se pueden realizar en grandes instalaciones de física de altas energías, quetengan aceleradores capaces de producir haces de partículas con la energía necesaria para los estudios.

Los últimos Beam Test realizados dentro de la colaboración DEPFET han tenido lugar en elCERN, en el área de test H8. En el área H8 se recibe un haz secundario que proviene del aceleradorSPS del CERN, capaz de alcanzar 450 GeV. Para realizar los test de los módulos DEPFET se utilizó unhaz de entre 80 y 180 GeV de piones cargados, con una pequeña contaminación por muones. Duranteestos períodos de Beam test estuve participando directamente en la preparación del hardware y suinstalación en el área H8, así como en la toma de datos.

6.3.1. Telescopio

Las condiciones de trabajo que se dan en los Beam Test requieren de un hardware especí�copara testear los detectores. Este hardware se denomina Telescopio y es un conjunto de detectores yatestados, que permiten conocer la trayectoria que han seguido las partículas al atravesar el detectorbajo estudio, de forma que se puede comprobar si el detector bajo estudio ha detectado la partículay se puede estudiar el error, la resolución espacial, la e�ciencia, etc.


Figura 6.20: Esquema del telescopio utilizado durante los Beam test en elCERN.

La �gura 6.20 muestra el esquema del telescopio que se utilizó para realizar los testbeam deDEPFET. Esta formado por cuatro módulos detectores, una unidad lógica de �disparo� (TLU5), doscentelleadores (indicados en la �gura como �ngers), un PC para la adquisición de los datos y el dispo-sitivo bajo estudio (DUT6). Todos estos dispositivos están unidos mediante un bus digital blueboardbus. Además se dispone de un bus para señales de temporización (timing bus) que interconecta loscuatro módulos detectores, el DUT y la TLU.

Cuando una partícula atraviesa los centelleadores, estos emiten una señal de �disparo� (trigger)que es recibida por la TLU (sólo se emite si la partícula ha atravesado ambos centelleadores, lacoincidencia de la señal la controla el bloque trigger coincidence, que realiza una función AND).La TLU está monitorizando constantemente el timing bus, por lo que al recibir la señal de trigger

desde los centelleadores comprueba el estado de los módulos y del DUT, y si todos están preparadosdistribuye la señal de trigger a través del timing bus.

Tras recibir el trigger, cada módulo aquiere, digitaliza y preprocesa los datos del evento de maneraautónoma. Los datos relativos a cada evento se almancenan en una memoria interna. Una vez sellega a cierta cantidad de información almacenada, los módulos alertan al PC para que comience laadquisición de los datos contenidos en los módulos. Durante este período, los módulos emiten la señalde �ocupado� en el timing bus para que la TLU ignore cualquier trigger que le llegue.

Los procesos de adquisición de datos que se ejecutan en el PC almacenan toda la informaciónde los distintos módulos y el DUT, la ordenan asignando los datos a sus eventos correspondientes ylo almacenan en los discos duros disponibles. Además se realiza un procesado rápido de los datos,proporcionando algunos resultados que ofrecen al usuario cierta información de control.

5Trigger Logic Unit

6Device Under Test


6.3.2. Resultados

Desde agosto hemos realizado dos períodos de Beam Test en los que se ha consiguido un total de7 millones de eventos para analizar.

Se han realizado estudios preliminares con estos datos, tanto de relación Señal/Ruido como de laresolución obtenida en la determinación de la posición del impacto.

Figura 6.21: Distribución energética de la se-ñal.

La �gura 6.21 muestra los resultados obtenidos en los estudios realizados para el cálculo de larelación Señal/Ruido. Para el caso del híbrido al que corresponde la �gura se obtuvieron unos valoresde señal = 1681±4, ruido = 13,754±0,0003 y por lo tanto una relación S/N = 122,2±0,3. Esta relaciónS/N es muy buena, pero hay que tener en cuenta que la señal que se tendrá en los experimentos realeses diez veces menos intensa que la utilizada en los beam test, por lo que nos quedaría una relaciónS/N'12, todavía insu�ciente para el ILC. Se espera mejorarla gracias a futuras mejoras del chip delectura CURO, buscando como objetivo disminuir el nivel de ruido que introduce.

En los estudios realizados para el cálculo del nivel de resolución obtenido en la determinación dela posición del impacto se obtuvieron los resultados que se muestran en la �gura 6.22. Los valores deresolución que se obtuvieron fueron los siguientes:

X(pitch = 36 µm) = 3,76±0,04 µm

Y(pitch = 22 µm) = 1,74±0,01 µm

Para cumplir con los mínimos de resolución exigidos para un buen funcionamiento del detector enel ILC es necesaria una resolución de . 4 µm. Según los resultados obtenidos, el prototipo DEPFETes capaz de conseguir dicha resolución, aunque todavía es necesario comprobar que es capaz deconseguirlo para matrices de mayor tamaño, en las que el ruido será mayor, existirá mayor nivel decrosstalk, etc.


(a) Resolución horizontal (eje x). (b) Resolución vertical (eje y).

Figura 6.22: Resolución horizontal (a) y vertical (b) de un prototipo del detector DEPFET. Resultados obte-nidos en Beam test

Los resultados de los últimos beam test aún están siendo analizados, y se espera obtener de ellosun mejor conocimiento del sistema, que ayude a mejorar los diseños tanto de la matriz como de loschips de control y de lectura del futuro prototipo.

Anexo A

La función error complementaria

El objetivo de este anexo es el de justi�car brevemente el uso de la función de error complementariaerfc para ajustar los datos obtenidos tras realizar un barrido de comparaciones variando el umbral.

La corriente de entrada al comparador se puede expresar como

Iin = Isig + Inoise (A.1)

donde Iin es la corriente total de entrada al comparador, Isig es el valor de la señal que se quieremedir, que se supone constante, y por último Inoise representa el ruido presente en la señal de entradaal comparador, que engloba todas las fuentes de ruido, como pueden ser imperfecciones en la matriz,en las celdas de memoria, en los transistores de la etapa de entrada, etc. Este ruido total se comportacomo ruido blanco, y por lo tanto es una variable aleatoria con distribución de probabilidad gausiana,y cuyo valor medio es Isig (�gura A.1).

Figura A.1: Distribución de probabilidad del ruido super-puesto a la señal de entrada.

95

96 A. La función error complementaria

Puesto que el ruido que se suma a la señal Isig es una variable aleatoria, esto convierte en variablealeatoria a la señal de entrada al comparador Iin. Por ello, la comparación entre la señal Iin y elumbral no puede dar como resultado que Iin es mayor (o menor) que el umbral, sino que al compararel umbral con una variable aleatoria, el resultado de la comparación será la probabilidad de que lavariable aleatoria esté por encima (o por debajo) del umbral. Si a la �gura A.1 se le añade un umbral,se obtiene la �gura A.2, en la que se ve claramente, como parte de la distribución de probabilidaddel ruido queda por debajo del umbral, lo que indica que hay cierta probabilidad de que la señal deentrada sea inferior al umbral debido a las variaciones producidas por el ruido.

Figura A.2: Comparación entre la señal de entrada, formadapor la señal más el ruido, y el umbral establecido.

El resultado de esta comparación es la probabilidad de que la señal de entrada sea superior alumbral. Esta probabilidad se calcula integrando la distribución de probabilidad de la variable aleatoriaIin desde el valor del umbral hasta in�nito (ver �gura A.3(a)). A medida que se incrementa el umbral,la probabilidad de que la señal de entrada esté por encima del umbral disminuye, como se muestraen la �gura A.3(b), llegando un momento en el que la probabilidad de que la señal de entrada seasuperior al umbral es despreciable.

Puesto que la distribución de probabilidad del ruido sumado a la señal es conocida (es gaussiana),el resultado de una comparación se puede calcular realizando la integral de la función densidad deprobabilidad desde el umbral hasta in�nito:

∫ ∞

Iu

1σ√

2πe−

12(

x−µσ )2

dx (A.2)

donde Iu es el valor del umbral, µ representa el valor medio de la distribución (que en este casocoincide con el valor de la señal de interés, µ = 4.5 µA) y σ representa la desviación típica de ladistribución (en este caso σ = 0.5). La ecuación A.2 también se conoce como ecuación de error

complementaria o erfc(t)1, cuya grá�ca se muestra en la �gura A.4, superpuesta a la grá�ca con ladistribución de probabilidad de la señal de entrada al comparador.

1Es necesario realizar el cambio de variable t = x−µ

σ√

2y normalizar


(a) Comparación entre la señal de entrada y unumbral inferior a Isig

(b) Comparación entre la señal de entrada y unumbral superior a Isig

Figura A.3: Comparación entre la señal de entrada y distintos valores del umbral. El área sombreada indica laprobabilidad de que la señal de entrada sea superior al umbral.

La función erfc de la grá�ca A.4 nos indica la probabilidad de que la señal de entrada Iin (Iin =Isig + Inoise) sea superior a un valor de umbral dado �t�. En la �gura se aprecia que para un valor deumbral igual al de Isig (4.5 µA) la probabilidad dada por la curva erfc(t) indica que hay un 50% deprobabilidades de que Iin sea superior al umbral, lo es completamente lógico ya que la distribuciónde probabilidad de la señal es simétrica respecto de Iin = 4,5µA. Debido a su forma, la función de

error complementaria es conocida también como S-curve.

Figura A.4: Función erfc superpuesta a la distribución deprobabilidad de la señal de entrada al comparador.

Finalmente hay que trasladar el estudio teórico al caso real de la calibración de un detector. Elobjetivo de la realización de un barrido de comparaciones entre una señal de entrada �ja (entendiendocomo �ja, el hecho de que Isig es constante, pero Iin es una variable aleatoria debido al ruido) y elumbral (que es el que se varía para realizar el barrido), es obtener una estimación del valor medioµ de nuestra señal de entrada, así como de su desviación típica σ. Para conocer estos parámetrosse debe realizar el proceso inverso al explicado antes, primero debemos conocer la S-curve (función

98 A. La función error complementaria

de error complementaria) que describe nuestro comparador, y de esta función se pueden extraer losparámetros que nos interesan. La función S-curve nos indica la probabilidad de que la señal de entradasea superior a un cierto valor del umbral, por lo tanto podemos aproximar esta probabilidad si serealizan su�cientes comparaciones para un mismo valor del umbral. Si para un valor �jo del umbraly de la señal de entrada (que será una variable aleatoria) se realizan 10 comparaciones, de las cualesen 8 de ellas resulta que la señal de entrada es superior al umbral, se podría aproximar que para esevalor del umbral hay un 80% de probabilidades de que la señal de entrada sea superior al umbral. Porsupuesto esta aproximación se puede mejorar realizando un mayor número de comparaciones parael mismo valor de la señal umbral, por ejemplo si en vez de realizar 10 comparaciones, se hubieserealizado 100 comparaciones, con un total de 78 comparaciones en las que la señal de entrada essuperior al umbral, se podría aproximar que la probabilidad de que la señal de entrada sea superior alumbral es de 78% y no de 80%. Haciendo un barrido para distintos valores del umbral, y realizandoun número su�ciente de comparaciones por valor, se puede obtener una aproximación de los valoresde la S-curve que queremos obtener. La �gura A.5 muestra el resultado de realizar un barrido decomparaciones variando el umbral para una misma señal de entrada. Como se observa en la �gura, elresultado del barrido es una función S-curve escalonada.

Figura A.5: Resultado de realizar un barrido del umbralpara una misma señal de entrada, también mostrada en la�gura.

El error que se tiene al aproximar cada uno de los valores de la S-curve se puede deducir a partirde las fórmulas de una distribución binomial. La varianza de una distribución binomial se obtienede la expresión A.3, donde N representa el número de veces que se realiza la comparación y p laprobabilidad de que la señal esté por encima del umbral.

σ =√

Np(1− p) (A.3)

Puesto que el valor de σ depende del valor de p, se calculará el error para el caso peor, quese corresponde con un valor de p = 0,5. La expresión del error relativo en función del número decomparaciones se deduce en A.4, donde Np indica el número de comparaciones para las que se obtieneque la señal es superior al umbral.


errorrelativo = σNp =

√1−pNp

para el caso peor, p = 0,5 : errorrelativo =1√N

(A.4)

Para un total de 100 comparaciones para cada valor de la señal umbral, el error relativo por valores del 10%. Puede parecer un error excesivo, pero al combinar la información de todos estos valoresen un ajuste posterior, el error �nal es mucho menor, obteniendo un ajuste más que aceptable (ver�gura A.6).

Figura A.6: Ajuste de los datos obtenidos por comparaciónrealizando un barrido del umbral para una misma señal deentrada.

El ajuste se realiza por mínimos cuadrados, y del resultado se puede obtener la función S-curveque más se aproxima a los datos obtenidos por comparación. Los parámetros µ y σ de la funciónS-curve resultado del ajuste son los parámetros que estábamos buscando, ya que µ nos da el valor dela señal de entrada Isig y σ nos indica la varianza del ruido presente en la señal Inoise. En este caso,los parámetros del ajuste tienen un valor: µ = 4,5µA y σ = 0,5, que son exactamente iguales a losque se han utilizado para generar la señal de entrada.

Conclusiones Generales

El concepto de píxel DEPFET es una de las tecnologías propuestas para el detector de vérticesdel futuro International Linear Collider (ILC). El detector DEPFET combina la ampli�cación dentrodel propio píxel junto con la detección de partículas mediante un sensor de silicio completamentedeplexionado. Gracias a la etapa de ampli�cación presente en el píxel, el detector ofrece una excelenterelación señal a ruido.

El diseño propuesto para el detector de vértices basado en píxeles DEPFET consiste en cinco capascilíndricas dispuestas alrededor del conducto del haz. Para conseguir la resolución del parámetro deimpacto necesaria en el ILC, la capa interna del detector de vértices tendrá un radio de sólo 15 mm,colocándose lo más cercana posible al punto de interacción. Además, para reducir el multiple scatteringla cantidad de material de una capa del detector no debe superar el 0.1% de la longitud de radiación,por lo que el sensor sólo tendrá 50 µm de grosor. Se propone una estrategia de lectura de la matrizpor �las. De esta manera el consumo de potencia se minimiza. Para conseguir una ocupancia cercanaal 1%, todo el detector se debe leer en sólo 50 µs. Teniendo en cuenta que la matriz se lee por �las,esto se traduce en una frecuencia de lectura de �las de 20 MHz.

Para la lectura de una matriz de píxeles DEPFET, en la colaboración DEPFET se ha diseñadoun chip de lectura de 128 canales, el CURO II. El chip utiliza técnicas de procesado de señal en modocorriente, adaptadas a la señal obtenida desde los detectores DEPFET. La substracción del pedestal yel Correlated Doubled Sampling (CDS) se realizan en celdas de memoria implementadas en la etapa deentrada del chip. También se realiza en el propio chip la supresión de ceros, llevada a cabo mediantebúsquedas de impactos en paralelo.

Dentro de la colaboración DEPFET se ha desarrollado un prototipo del sistema para la lecturade una matriz de píxeles DEPFET de 64×128 píxeles. Este prototipo utiliza el chip CURO II para lalectura de la matriz y dos chips SWITCHER II, para generar las señales de control. Se ha participadoen los Beam Test que se han realizado utilizando estos prototipos. Con esta participación se ha ganadoexperiencia en el trabajo en un entorno de pruebas con haces de partículas de alta energía. Tambiénse ha obtenido un mejor conocimiento del prototipo.

En el IFIC se dispone de uno de estos prototipos. Tras el estudio y comprensión del sistemase ha realizado el montaje del mismo, tras lo cual se han realizado los primeros test del chip delectura CURO II. Principalmente se han estudiado las variaciones de la ganancia y el ruido, desdeentrada hasta el comparador del chip de lectura, para variaciones de la frecuencia de lectura de �las,la temperatura ambiente y la capacidad de entrada. Estos estudios han puesto de mani�esto diversascarencias del chip de lectura. Se ha comprobado que es necesario aumentar el ancho de banda del chippara poder operar a 20 MHz de frecuencia de lectura de �la, que es un requsito imprescindible para

101

102 Conclusiones Generales

el ILC. También ha quedado patente la gran in�uencia que tiene el valor de la capacidad de entradasobre la ganancia. Por este motivo, en los nuevos diseños del chip se va a revisar el cascodo de entraday el ancho de banda de todos sus componentes. En cuanto al ruido presente en el comparador, se havisto que es muy superior al esperado teóricamente, por lo que es necesario realizar un estudio másexaustivo de las posibles fuentes de ruido del sistema, así como intentar minimizarlas.

Una vez estudiado el chip de lectura se ha pasado a comprobar el funcionamiento del sistemacompleto. Para ello se ha realizado medidas de señal utilizando fuentes de bario y estroncio, compro-bando que el sistema detecta la señal producida por el paso de las partículas en ambos casos. Estasmedidas concluyen la primera fase de la puesta a punto de un sistema de caracterización de DEPFETen el IFIC. Este setup permitirá un estudio detallado y una calibración absoluta de la respuesta delDEPFET.

Bibliografía

[1] R.Brinkmann, K.Klöttmann, J.Roβ, P.Schmüser, N.Walker, H.Weise (2001): �TESLA - Technical

Design Report, Part II, The Accelerator�, ISBN 3-935702-02-7, DESY Hamburg

[2] �TESLA - Technical Design Report� (2001), ISBN 3-935702-00-0, DESY Hamburg

[3] G.Altarelli et al. (1996): �Physics at LEP�, ISBN 92-9083-081-6, CERN Geneva

[4] T.Behnke, S.Bertolucci, R.D.Heuer, R.Settles (2001): �TESLA - Technical Design Report, Part

IV, A Detector for TESLA�, ISBN 3-935702-05-1, DESY Hamburgo

[5] C.J.S.Damerell et al. (2001): �A CCD-based Vertex Detector for TESLA�, LC-DET-2001-023,DESY Hamburg

[6] C.Sandow et al. (2005): �Characterization of the clear-mechanism of linear DEPFET-pixel struc-

tures�, 10th European Symposium on Semiconductor Detectors, proceedings submitted to NIM

[7] K.Abe, A.Arodzero (1997) et al: �Design and performance of the SLD vertex detector: a 307

Mpixel tracking system� Nucl. Instr. and Meth. A400 (1997) 287-343

[8] L.Strüder, H.Bräuninger (1997) et al: �A 36 cm2 large monolythic pn-charge coupled device x-ray

detector for the European XMM satellite mission� Rev.SCi:Instrum. 68 (1997) 4271-4274

[9] J.Kemmer and G.Lutz (1987): �New semiconductor detector concepts�, Nucl. Instr. & Meth.,A253, (1987), pp. 356-377

[10] J.Kemmer, G.Lutz (1990) et al.: �Experimental con�ramtion of a new semiconductor detector

principle�, Nucl. Instr. & Meth., A288, 1990,pp. 92-98

[11] G.Lutz (1999): �Semiconductor Radiation Detectors�, ISBN 3-540-64859-3, Springer, Germany

[12] J.B.Hughes, N.C.Bird, I.C.Macbeth (1989): �Switched Currents - A New Technique for Analog

Sampled-Data Signal Processing�. IEEE ISCAS (217) 333-4789, pp.1584-1587

[13] C.Toumazou, S.Xiou (1994): �An N-Step charge injection in analog MOS switches and dummy

switch compensation techniques�, IEEE Transactions on Circuits and Systems, Vol.37, pp.256-264

[14] P.Fischer (2001): �First implementation of the MEPHISTO binary readout architecture for strip

detectors�, NIM A461, pp.499-504

103

104 BIBLIOGRAFÍA

[15] M.Trimpl (2005): �Design of a current based readout chip and development of a DEPFET pixel

prototype system for the ILC vertex detector�, PhD thesis BONN-IR-2005-08, Physical Institute,Bonn University

[16] B.Dierikx, B.Meynants, D.Sche�er, �Near 100% Fill Factor CMOS Active Pixels�, in Proc. IEEECCD&AIS Workshop, Brugger, Belgium, (1997), p.P1

[17] �ILC - Reference Design Report� (February - 2007)

[18] R.H.Richter et al. (2003): �Design and Technology of DEPFET Pixel Sensors for Linear Collider

Applications�, NIM A511, pp.250-256

[19] G.Deputch (2002): �New Generation of Monolithic Active Pixel Sensors for Charged Particle

Detection�, PhD thesis, École Doctorale Physique, Chimie physique et Mathématiques

[20] R.Turchetta,et al., �A Monolithic Active Pixel Sensor for Charged Particle Tracking and Imaging

Using Standard VLSI CMOS Technology�, Nucl. Instr. and Mth., A 458, (2001), pp.677-689

[21] E.R.Fossum, �CMOS Image Sensors: Electronic Camera-On-A-Chip�, IEEE Trans. on ElectronDevices, vol. 44, no.10, October 1997, pp. 1689-1698

[22] R.C.Fernow, �Introduction to experimental particle physics�, 1st edition, New York, CambridgeUniversity Press, 1986, 421p, ISBN: 0-521-30170-X

[23] G.W.Neudeck, �The PN Junction Diode�, 2nd edition, Addison-Wesley Publishing Company,1989, 180p, included in: �Modular Series on Solid State Devices�, vol 2, ISBN: 0-201-12296-0

[24] C.Escobar, �Sistema Láser para el estudio de los módulos del SCT de ATLAS�, Master Thesis,Facultad de Física, Universitat de València

[25] I.Peric, �Design and Realization of Integrated Circuits for the Readout of Pixel Sensors in High-

Energy Physics and biomedical Imaging�, 2004, PhD thesis, BONN-IR-2004-13, Physical Institu-te, Bonn University

[26] J.Millmann, A.Grabel, �Microelectronics�, New York, McGraw Hill, 1988

[27] H.Spieler, �Lectures on Detector Techniques�, Stanford Linear Accelerator Center, September1998 - February 1999

[28] High Energy Physics Advisory Panel, �Discovering the Quantum Universe, the Role of Particle

Colliders�

[29] W.R.Leo, �Techniques for Nuclear and Particle Physics Experiments�, 2nd edition, Springer-Verlag, 1948, 378p, ISBN: 0-387-57280-5

[30] R.Kohrs, L.Andricek, et al., �Development of a prototype module for a DEPFET pixel vertex

detector for a linear collider�, IEEE Trans. Nucl. Sci., 2005, Vol.52, pp. 1171-1175

[31] P.Klein, et al., �Study of a DEPFET pixel matrix with continuous clear mechanism�, Nucl. Instr.and Mth., A392, 1997, pp. 254-259

BIBLIOGRAFÍA 105

[32] R.H.Richter, et al., �Design and technology of DEPFET pixel sensors for linear collider applica-

tions�, Nucl. Instr. and Mth., A511, 2003, pp. 250-256

[33] M.Trimpl, et al., �A fast readout using switched current techniques for a DEPFET-pixel vertex

detector at TESLA�, Nucl. Instr. and Mth., A511, 2003, pp. 257-264

[34] M.Trimpl, et al., �A DEPFET pixel matrix system for the ILC vertex detector�, Nucl. Instr. andMth., A560, 2006, pp. 21-25

[35] J.Ulrici, et al., �Spectroscopic and imaging performance of DEPFET pixel sensors�, Nucl. Instr.and Mth., A465, 2001, pp. 247-252

[36] N.Wermes, et al., �New Results on DEPFET Pixel Detectors for Radiation Imaging and High

Energy Particle Detection�, IEEE Trans. Nucl. Sci., 2004, Vol. 47, pp. 1171-1175

[37] J.Treis, et al., �A modular PC based silicon microstrip beam telescope with high speed data acqui-

sition�, Nucl. Instr. and Mth., A490, 2002, pp. 112-123

[38] H.G.Moser, N.Wermes, et al., �DEPFET Pixel Vertex Detector for the ILC�, DESY PRC R&D03/01 Update 1(05), Status Report, 2005

[39] H.G.Moser, N.Wermes, et al., �DEPFET Pixel Vertex Detector for the ILC�, DESY PRC R&D03/01 Update 2(07), Status Report, 2007

[40] N.Wermes, et al., �New Results on DEPFET Pixel Detectors for Radiation Imaging and High

Energy Particle Detection�, IEEE Trans. Nucl. Sci., Vol. 51, no3, pp. 1121-1128

basado en Tecnología de Píxeles DEPFET para el...

Documents

Transcript of basado en Tecnología de Píxeles DEPFET para el...