CAPITULO 1 1.3 - ADQUISICIÓN DIGITAL DE...

Instrumentación virtual aplicada al estudio de sistemas complejos Capítulo 1: 1.3-Adquisición de Señales

CAPITULO 1 1.3 - ADQUISICIÓN DIGITAL DE SEÑALES

1.3.1 Introducción Para llevar a cabo operaciones de medición, monitoreo y control eficaz sobre un determinado proceso, se hace necesario captar una serie de datos para, posteriormente, analizarlos, procesarlos, almacenarlos y efectuar una presentación clara y eficaz de la evolución del mismo. Generalmente, los datos o variables que se han de captar tienen un carácter analógico, mientras que su tratamiento, almacenamiento y análisis son mucho más eficaces cuando se hace digitalmente. Esto implica una serie de módulos electrónicos que permitan llevar a cabo una transformación de los datos desde el campo analógico al campo digital, sin que por ello se deban perder aspectos fundamentales para el proceso que se desea controlar. Al conjunto de los diferentes módulos electrónicos que permiten implementar la transformación anterior se le denomina Sistema de Adquisición de Señales o DAS como lo encontraremos en la bibliografía (DAS: Data Acquisition System), siendo su estructura general la mostrada en la siguiente figura.

Diagrama en bloques de un DAS genérico. Los elementos que forman el diagrama en bloques del DAS, se dividen en Sensores o Transductores, Acondicionadores de señal y la Placa de Adquisición conocida como DAQ (Data Acquisition Board) y cumplen las funciones que se describen brevemente: - Sensores o transductores: Son los encargados de convertir la variable física a medir (temperatura, humedad, presión, etc.) en señal eléctrica. Esta señal eléctrica suele ser de muy bajo nivel, por lo que generalmente se requiere un acondicionamiento previo, consiguiendo así niveles de tensión/corriente adecuados para el resto de los módulos de la DAQ.

1.3 -1


- Acondicionamiento de la señal: en un bloque de acondicionamiento se pueden encontrar las siguientes etapas, aunque no todas están siempre presentes:

Amplificación Excitación Filtrado Multiplexado Aislamiento Linealización

Amplificación: es el tipo más común de acondicionamiento. Para conseguir la mayor precisión posible, la señal de entrada deber ser amplificada de modo que su máximo nivel coincida con la máxima tensión que el conversor pueda leer.

Aislamiento: otra aplicación habitual en el acondicionamiento de la señal es el aislamiento eléctrico entre el transductor y la computadora, para protección de transitorios de alta tensión que puedan dañar el circuito. Un motivo adicional para usar aislamiento es el garantizar que las lecturas del conversor no sean afectadas por diferencias en el potencial de masa o por tensiones en modo común. Cuando el sistema de adquisición y la señal a medir están ambas referidas a masa pueden aparecer problemas si hay una diferencia de potencial entre ambas masas, apareciendo un efecto de "corrientes de masa", que pueden producir resultados erróneos.

Filtrado: su finalidad es eliminar las señales no deseadas de la señal que estamos observando. Por ejemplo, en las señales cuasi-continuas, (como la temperatura) se usa un filtro de ruido de unos 5Hz, que eliminará interferencias, incluidos los 50/60 Hz de la red eléctrica. Las señales alternas, tales como la vibración, necesitan un tipo distinto de filtro, conocido como filtro antialiasing, que es un filtro pasabajo pero con un corte muy brusco, que elimina totalmente las señales de mayor frecuencia que la máxima a medir, ya que se si no se eliminasen aparecerían superpuestas a la señal medida, con el consiguiente error.

Excitación: la etapa de acondicionamiento de señal a veces genera excitación para algunos transductores, como por ejemplos las galgas extensométricas, termistores o RTD, que necesitan de la misma, bien por su constitución interna, (como el termistor, que es una resistencia variable con la temperatura) o bien por la configuración en que se conectan (como el caso de las galgas, que se suelen montar en un puente de Wheatstone).

Linealización: muchos transductores, como los termopares, presentan una respuesta no lineal ante cambios lineales en los parámetros que están siendo medidos. Aunque la linealización puede realizarse mediante métodos numéricos en el sistema de adquisición de datos, suele ser una buena idea el hacer esta corrección mediante circuitería externa.

La placa de adquisición consta de los siguientes bloques: - MUX / Multiplexor: Este módulo o circuito se encarga de seleccionar la señal de entrada que va a ser tratada en cada momento. En el caso que se trate una única señal, este circuito no sería necesario. - AI / Amplificador de instrumentación: La función de este bloque es amplificar la señal de entrada a

la DAQ para que su rango dinámico se aproxime lo máximo posible al rango dinámico del conversor A/D (ADC) obteniéndose de esta forma máxima resolución. En las DAQs con

1.3 -2


varios canales de entrada, cada canal tendrá un rango de entrada distinto, con lo que será necesario que este amplificador sea de ganancia programable.

- S & H (Sample & Hold) - Muestreo y Retención: Este circuito es el encargado de realizar el muestreo y retención, es decir, tomar la muestra del canal seleccionado (sample) y retenerla (hold) durante el tiempo que dura la conversión. Este circuito será necesario siempre que la señal de entrada sufra variaciones apreciables durante el tiempo que dura la conversión. Actualmente la mayoría de los ADC poseen su propio circuito S & H, por lo que no es necesario añadirlo a su entrada. - ADC (Conversor A/D): Se encarga de realizar la conversión analógico/digital propiamente dicha, proporcionando un código digital de salida (número binario) que representa el valor de la muestra adquirida en cada momento. Es uno de los módulos fundamentales en cualquier DAS y sus características pueden condicionar al resto de los módulos/circuitos del sistema. Configuraciones de las placas de adquisición Atendiendo al número de canales de entrada, las DAQs pueden clasificarse en monocanales y multicanales. Placas Monocanales La configuración más general responde al diagrama de bloques de la figura

Diagrama de bloques de una DAQ monocanal. La señal procedente de la fuente de información (cuya obtención se realizará por medio de sensores apropiados con sus correspondientes acondicionadores de señal) es aplicada a la entrada del circuito amplificador de instrumentación, el cual adaptará el nivel analógico de la entrada al rango dinámico del ADC. Como puede observarse, la DAQ monocanal sólo permite la adquisición de una señal de entrada, lo que permite optimizar su configuración para un tipo concreto de entrada analógica. Esta configuración es muy poco utilizada. Placas Multicanal Cuando se plantea la necesidad de realizar la conversión A/D de diversas señales (canales), que representa la mayoría de las aplicaciones, las DAQ pueden tener diferentes configuraciones. La configuración a utilizar vendrá, en muchos casos, impuesta por:

1.3 -3


Características de las señales analógicas de entrada (frecuencia, amplitudes, etc.).

Información que se desee obtener de las señales.

Velocidad de conversión.

Costo, etc.

En una DAQ multicanal pueden existir distintas configuraciones en función de la distribución de los módulos en el sistema. Esta distribución dependerá de las necesidades de cada aplicación en particular. Placas multicanal con muestreo secuencial de canales Es la configuración que menos componentes precisa y por consiguiente la más económica de entre las placas multicanal. Su estructura se muestra en la siguiente figura.

Placa multicanal con muestreo secuencial de canales. El funcionamiento del circuito es sencillo: una vez que se selecciona el canal de entrada del MUX y se fija la ganancia del AI, el circuito S/H pasa a modo Sample hasta que adquiere una muestra de la señal, momento en el que pasa al modo Hold, dándose al ADC la orden de inicio de conversión. Una vez transcurrido el tiempo de conversión el ADC lo indica mediante la señal fin de conversión, repitiéndose de nuevo todo el proceso anterior, en el mismo canal, o en otro. Esta configuración permite que durante el tiempo de conversión de un canal, se puede estar seleccionando en el MUX, simultáneamente, el siguiente canal a muestrear. Así, el tiempo de establecimiento del MUX no influirá en la velocidad de adquisición final del DAQ, siempre y cuando dicho tiempo sea menor que el tiempo de conversión del ADC.

1.3 -4


Placas multicanal con muestreo simultáneo de canales Esta configuración presenta la ventaja de que todos los circuitos S/H de entrada conmutan simultáneamente a modo Hold, manteniendo el valor de la muestra de cada señal de entrada hasta que el ADC pueda realizar la conversión, cosa que no era posible en el modelo de muestreo secuencial.

Placa multicanal con muestreo simultáneo de canales. Estas placas de adquisición son utilizadas en procesos donde la relación de fase entre los canales analógicos es vital para la medición a realizar. Placas multicanal paralelo En este caso se puede decir que cada canal constituye un DAQ independiente con todos los elementos necesarios para realizar una conversión A/D completa, con la salvedad de que al utilizar, generalmente, un sólo canal digital de salida es necesario incluir un MUX digital. La configuración de una DAQ multicanal paralelo es la mostrada en la siguiente figura y en ella se puede observar que ofrece una gran flexibilidad, ya que cada canal puede ser adaptado de forma independiente, según las necesidades requeridas por la señal a adquirir (ganancia del amplificador, velocidad de adquisición, etc.). Otra ventaja adicional es que la velocidad del sistema se optimiza notablemente, ya que pueden realizarse simultáneamente varias conversiones. Como inconveniente fundamental cabe destacar su alto costo y el número de parámetros a controlar en cada instante.

1.3 -5


Placa multicanal paralelo Este tipo de placas tiene un campo de aplicación restringido principalmente a los sistemas de digitalización de video color, dado que permite convertir los tres colores básicos Rojo, Verde y Azul en forma simultánea (Conversores RGB). Parámetros característicos de una Placa de Adquisición Los parámetros que caracterizan a una placa de adquisición son básicamente tres: número de canales, exactitud y resolución de la conversión y velocidad de muestreo (número de muestras por unidad de tiempo, throughput rate). - Número de canales: depende del número de señales a adquirir. - Exactitud y resolución de la conversión: vienen impuestas por los circuitos utilizados, es decir, multiplexores, amplificadores, S/H y ADC, esencialmente. Así, de cada uno de estos bloques se esperan características mínimas que deberán cumplir. * Multiplexor: baja resistencia de conducción (RON) y constante en el margen de variación de las señales de entrada. Tiempos de establecimiento pequeños. * Amplificador: mínimas tensiones y corrientes de offset, así como sus derivas. Tiempo de establecimiento pequeño, aún con altas ganancias. Amplio margen para programar la ganancia. * S/H: pequeña tensión offset y deriva de ésta. Máxima velocidad de caída en modo Hold, siempre y cuando la tensión a la salida del S/H esté constante el tiempo necesario para que el ADC la digitalice. Tiempos de apertura, de adquisición y de establecimientos mínimos. * ADC: buena resolución. Mínimo tiempo de conversión. Error de linealidad y de ganancia pequeños. - Velocidad de muestreo (throughput rate): este parámetro especifica la velocidad a la que la DAQ puede adquirir y almacenar muestras de las entradas. Las muestras pertenecerán a un único canal o a varios, según la configuración, por lo que es fundamental revisar cuidadosamente las especificaciones y las condiciones de prueba. En general debe identificarse el troughtput rate con el

1.3 -6


número de muestras por unidad de tiempo que pueden obtenerse de un canal. Los cuatro factores principales a tener en cuenta son: * Tiempo de establecimiento del MUX * Tiempo de establecimiento del amplificador * Tiempo de adquisición del S/H * Tiempo de conversión del ADC Hasta que la muestra adquirida llega al conversor, pasa a través de un MUX, de un AI de ganancia programable y finalmente por un S/H. Cada elemento de esta cadena requiere un corto período de tiempo de establecimiento para conseguir su mejor condición de funcionamiento. Por tanto, cuando se calcula la máxima velocidad de muestreo del sistema, debemos incluir el efecto de todos estos elementos, y no sólo el tiempo de conversión del ADC.

Conversores Analógico/Digital (ADC)

El conversor A/D es el dispositivo que recibe la muestra en el instante (k) de señal analógica Vs(k) a su entrada y entrega a su salida su representación binaria Nb(k) en un valor digital expresado en n bits. Para este proceso posee una tensión de referencia VF, que fija la máxima amplitud de señal de entrada que puede digitalizar (llamada rango del conversor) y una Resolución ∆V (mínima variación de la señal analógica que puede medir).

Entrada Analógica

Vx Conversor

A/D

Salida Digital

Nx

VF Como un ejemplo de este proceso, en la siguiente figura se observan las señales analógicas y sus versiones digitalizadas, para dos ejemplos: n=2 (cuatro niveles) y n=3 (ocho niveles) de digitalización respectivamente.

La relación entre estas magnitudes es:

Resolución : ∆V = VF / 2n – 1

1.3 -7


Es decir que para un conversor de VF = 5V y n = 8bits, la resolución será de 5V/255 = 19,6 mV. Se observa que a medida que aumenta n, mejora la resolución. Luego, para un valor de tensión a su entrada Vx, el número digital Nx a su salida será:

Nx = Vx / ∆V Para una tensión Vx = 2V, la salida binaria será Nx = 2 V / 19,6 mV = 102. Un ejemplo de esta relación, se representa en la figuras 3 y 4, para un conversor A/D de 8 bits con signo, es decir un rango de (-127 a +127). Ruido de cuantificación

La cuantificación es el proceso mediante el cual, el conversor A/D, asigna valores discretos Nx, a las amplitudes Vx de las muestras obtenidas en el proceso de muestreo.

Cuantificación uniforme

Las muestras obtenidas en un muestreo real tienen una duración o anchura finita, pero su amplitud puede tomar infinitos valores comprendidos entre el valor 0 y el valor más alto de la señal a muestrear VF (rango del conversor). Sin embargo, se puede utilizar un número finito de valores discretos (2n–1), para representar en forma aproximada la amplitud de las muestras. Para ello, toda la gama de amplitudes que pueden tomar las muestras, o gama de funcionamiento se divide en intervalos iguales ∆V. De esta forma, a todas las muestras cuya amplitud cae dentro de un intervalo, se les da el mismo valor. Este proceso se denomina cuantificación, y a cada intervalo en que se ha dividido la gama de funcionamiento se le llama intervalo de cuantificación ∆V. El proceso de cuantificación introduce necesariamente un error ε, ya que se sustituye la amplitud real de la muestra, por un valor aproximado. A este error se le llama error de cuantificación. El error de cuantificación se puede reducir aumentando el número de intervalos de cuantificación, pero existen limitaciones de tipo práctico (por ejemplo ancho de banda disponible), que obligan a que el número de intervalos no sobrepase un determinado valor. Una cuantificación de este tipo, en la que todos los intervalos tienen la misma amplitud, se llama cuantificación uniforme.

1.3 -8


La siguiente figura muestra la relación entre la amplitud de las muestras a la entrada de un cuantificador uniforme, y la amplitud asignada a la salida del mismo. La tensión de salida Vs solo cambia cuando la tensión de entrada Ve pasa de un intervalo de cuantificación al intervalo adyacente. La diferencia Vs - Ve es el error de cuantificación ε.

El ruido de cuantificación se expresa como una relación señal a ruido (S/R), que relaciona el error máximo de cuantificación εmax y la amplitud máxima de la señal Vs = VF /2, expresada en decibeles, es decir:

S/R[dB] = 20 log (εmax / VS).

VFεmax = ∆V

Señal Analógica

Vs

Teniendo en cuenta que el error máximo de cuantificación es: εmax = ∆V y ∆V = VF/ 2n – 1, se obtiene que la relación señal a ruido de cuantificación es:

S/R[dB] = 20 log (Vs / εmax) = 20 log (VF/2) / (VF/2n – 1) = 20 log (2n – 1) / 2 =

S/R[dB] ≈ n. 20 log 2 – 20 log ½ ≈ (n. 6 + 6) dB

Esta expresión indica que por cada bit de resolución que se agregue al conversor, la relación señal a ruido de cuantificación, aumenta (mejora) en 6 dB.

1.3 -9


Muestreo de la Señal – Teorema de Nyquist El proceso de muestreo (sampling), consiste en tomar valores instantáneos de una señal analógica, a intervalos de tiempo iguales Tm. A los valores instantáneos obtenidos se les llama muestras (samples). Este proceso se ilustra en la siguiente figura y se conoce con el nombre de muestreo ideal, por considerarse muestras instantáneas de anchura nula.

Tm El muestreo ideal no es físicamente realizable. En la práctica, una muestra es una medida del valor instantáneo de una señal, pero tomada durante un tiempo que es muy corto comparado con el tiempo entre dos muestras consecutivas. A este tipo de muestreo se le llama muestreo real, como se muestra a continuación. Llave de Muestreo

s(t)

Tm Después del muestreo, la señal obtenida es un tren de impulsos, cada uno de los cuales tiene una amplitud igual al valor que tenía la señal en el instante del muestreo. El muestreo se efectúa siempre a un ritmo uniforme, que viene dado por la frecuencia de muestreo fm = 1/Tm, expresada en muestras por segundo S/s (Samples per seconds). Este proceso permite, en el tiempo entre muestras, realizar la conversión de valores analógicos (tensión) a sus valores digitales (número binario), efectuada por la etapa siguiente (conversor A/D). La llave de muestreo que permite realizar este proceso sobre la señal, es controlada por los pulsos de muestreo s(t), de duración τ y período Tm y el efecto que esto produce sobre la señal

1.3 -10


analógica de entrada vs(t), es el de un producto entre ambas señales, dando como resultado la señal de salida muestreada vm(t). La expresión de esta operación es: vm(t) = vs(t) . s(t) La señal de muestreo, tiene la forma de pulsos rectangulares, cuya representación por Fourier es la sumatoria de los coeficientes Gn de amplitud sinc(nπτ/Tm) y frecuencias nfm: s(t) = ∑ Aτ/Tm . sen (nπτ/Tm) / nπτ/Tm . cos 2πnfmt = ∑ Aτ/Tm . sinc (nπτ/Tm) . cos 2πnfmt Esto significa desplazar el espectro original de la señal alrededor de cada armónica de frecuencia nfm, como se muestra gráficamente, la señal analógica vs(t) y su espectro F(w):

vs(t) F(w)

Y la señal muestreada vm(kTm) y su espectro F(nwm-w):

Si la frecuencia máxima de la señal original es fmax, la primera frecuencia del espectro

vm(kTm)

desplazado en fm es fm - fmax. Para impedir que la banda de la señal original (0 a fmax Hz) se superponga (solapamiento) a la banda lateral inferior (fm - fmax), la diferencia fm - fmax ha de ser superior o igual a fmax, siendo esta precisamente la condición impuesta por el teorema del muestreo, es decir la frecuencia de muestreo fm≥ 2.fmax. Esto significa que los filtros pasabajos ubicados antes del conversor A/D (en el transmisor) y después del conversor D/A (en el receptor), deberán anular toda componente superior fm/2, para evitar error por solapamiento.

F(nWm –W)

Filtrado

Filtro Pasabajos

1.3 -11


Características básicas de un conversor A/D

que se han tener en cuenta para realizar mediciones dentro de las especificaciones esperadas son:

Rango de entrada

de escala

Hay una se on comunes a otros tipos de circuitos que no se detallan, aunque siempre hay que tener en cuenta, como la impedancia de entrada, fan-out, etc.

Es el número de bits que tiene la palabra de salida del conversor A/D, y por tanto es el ue admite el conversor. Así un convertidor de 8 bits sólo podrá dar a la salida 28 =

ínimo valor que puede distinguir el conversor en su entrada analógica, o dicho de otro modo, la mínima variación, ∆V, en la tensión de entrada que se necesita para cambiar en un bit la alida d

ersión:

tarda en realizar una medición el conversor en concreto, y dependerá de la tecnología de medida empleada. Evidentemente nos da la máxima frecuencia de la señal a medir.

io de conversión (normalmente llamada SOC, Start of Conversión) hasta que en la salida aparece un dato vá

s. Esperar a que el conversor envíe una señal de fin de conversión.

De r, que dependiendo de la constitución del convertidor será:

nsecuencia de la conversión en curso El resultado de la última conversión

rrores en los conversores A/D

Las características esenciales del conversor

Impedancia de entrada

Número de bits Resolución Tensión de fondo Tiempo de conversión Error de conversión

rie de características que s

Número de bits:

número de pasos q256 valores posibles.

Resolución:

Es el m

s igital.

Tiempo de conv

Es el tiempo que

Este tiempo se mide como el transcurrido desde que el conversor recibe una señal de inic

lido. Para asegurar que el dato es válido, comúnmente existen dos alternativas:

Esperar el tiempo de conversión máximo que aparece en la hoja de característica

no respetar el tiempo de conversión, la salida entregará un valo

Un valor aleatorio, como co

E

1.3 -12


Un conversor A/D presenta una serie de errores que deben te

ue más importancia tienen son los siguientes: nerse en cuenta. Algunos de los

rror de offset: este error es la diferencia entre el punto nominal de offset (cero) y el punto real de ente, para un convertidor A/D este punto es el punto central de todos aquellos

valor se

rror es uno de los más importantes cuando se están muestreando

menor

En esta expresión Ta es el tiem del circuito de muestreo y retención, o bien el tiempo total de conversión si el anterior no existe, ero de bits del conversor. Actualmente

q

Eoffset. Concretamvalores de la entrada que proporcionan un cero en la salida digital del convertidor. Este error afecta a todos los códigos de salida por igual, y puede ser compensado por un proceso de ajuste.

Error de cuantificación: es el error debido a la división en escalones de la señal de entrada, de modo que para una serie de valores de entrada, la salida digital será siempre la misma. Estecorresponde con el escalonado de la función de transferencia real, frente a la ideal. Cada valor digital tiene un error de cuantificación de ± ½ LSB (Bit menos significativo). Por tanto, cada código digital representa un valor que puede estar dentro del ½ LSB a partir del punto medio entre valores digitales continuos.

Error de apertura: este error se produce por la variación de la señal de entrada mientras se está realizando la conversión. Este eseñales alternas de una frecuencia elevada, (como por ejemplo el muestreo de voz o video) pero tiene poca importancia cuando se miden señales lentas, como temperatura, presión, o nivel de líquidos. Para minimizar este tipo de error se usan los circuitos de muestreo y retención.

Este error es importante, ya que no permite digitalizar adecuadamente señales alternas. Considerando un error que no afecte a la precisión total de la conversión, (por lo que habrá de ser

que ½ LSB) la frecuencia máxima de muestreo deberá ser:

po de apertura y n el núm

el circuito de muestreo y retención está integrado dentro de la misma cápsula del conversor, lo que simplifica el diseño enormemente

1.3 -13


El teorema de Nyquist y la calidad de la señal adquirida

El objetivo fundamental de la adquisición es el poder reconstruir la señal muestreada de una ara poder reconstruir la señal

ha de ser el doble de la frecuencia de la señal a medir. Pero para que la reconstrucción sea fiable (es

san (reconstrucción de orden cero y reconstrucción de orden uno).

, ni si el muestreo es eficaz o no.

Efectos de Aliasing:

uestrea, de que podemos interpretar de una manera no exacta la señal, apareciendo un

"alias" de la señal (de ahí el término). Este efecto se pone de manifiesto en la siguiente figura:

Como on un periodo de muestreo superior al de la señal medida, llegamo enor de la que realmente tiene. En este efecto tamb interfieran con la señal a medir, de modo que pueden aparecer señales de alta frecuencia superpuestas, como ruido, y otras senoidales, que

manera fiel. Este teorema dice que la frecuencia mínima de muestreo p

decir se pueda aprovechar la resolución provista por el conversor A/D), deben tomarse muestras a una frecuencia unas 10 veces superior a la de la señal a evaluar.

La siguiente figura muestra una señal sinusoidal, que es muestreada con dos mediciones por ciclo y su reconstrucción mediante los dos métodos que más se u

Es decir que, aplicando el teorema de Nyquist podemos saber al menos la frecuencia de la señal medida, aunque no su tipo

El aliasing se produce cuando la frecuencia de muestreo es menor que la de la señal que se my se refiere al hecho

se aprecia, al tomar varias muestras cs a creer que la señal tiene una frecuencia mucho m

ién influyen las armónicas que

1.3 -14


aparentemente no son ruido, pero que también afectan a la señal bajo medida. Por tanto, cualquier frecuencia de muestreo excesivamente baja nos da información falsa sobre la señal.

Reconstrucción por Interpolación

El muestreo de la señal implica pérdida de información respecto a la señal de entrada, ya que de un número infinito de valores posibles para la entrada sólo tenemos un valor finito de valores

mental saber cuántas muestras por ciclo de la señal se necesitan.

Independientemente del uso final, el error total de las muestras será igual al error total del stema

e control continuas.

). El error medio entre la señal reconstruida y la original es la mitad de la diferencia de áreas para medio ciclo, que es un 32% para una reconstrucción de orden cero, o del

La exactitud media de los datos muestreados puede mejorarse con estos métodos:

• Filtrado previo al multiplexado •

sensiblemente con un pequeño aumento en el núm os ver en la figura.

posibles para la salida. Por tanto es funda

La respuesta a esta pregunta depende del error medio admisible, el método de reconstrucción de la señal (si es que se usa) y el uso final de los datos de la conversión.

si de adquisición y conversión más los errores añadidos por el procesador o cualquier sistema digital.

Para dispositivos incrementales, tales como motores paso a paso y conmutadores, el error medio de los datos muestreados no es tan importante como para los dispositivos que requieren señales d

Considerando el caso en el que se toman dos muestras por ciclo de señal sinusoidal, y la señal se reconstruye directamente desde un conversor digital/analógico (DAC) sin filtrar (reconstrucción de orden cero

14 % para una reconstrucción de orden uno.

De cualquier modo, la exactitud instantánea en cada muestra es igual a la exactitud del sistema de adquisición y conversión, y en muchas aplicaciones esto puede ser más que suficiente.

• Aumentar el número de muestras por ciclo

Filtrar la salida del conversor digital / analógico

La mejora en la exactitud media mejora ero de muestras por ciclo, como podem

1.3 -15


Para una reconstrucción de primer orden, con más de 10 muestras por ciclo de señal, se pueden obtener exactitudes del 1 % o mejor. Normalmente se usan entre 7 y 10 muestras por ciclo. La interpolación mas utilizada corresponde al algoritmo de reconstrucción aplicado por el procesador sobre las muestras adquiridas, denominado Interpolación Sinc (senx/x), que permite generar los puntos de interpolación necesarios para una excelente reconstrucción de la señal original, a partir de 3 ó 4 muestras por ciclo. Este método es muy utilizado en osciloscopios digitales con una generación de hasta 25 valores de interpolación entre muestras adquiridas y errores menores al 0,2 %. Clasificación de las placas de adquisición y su conexión a los equipos de proceso En muchos casos tiende a identificarse una DAQ con las ya clásicas Placas de Adquisición de Señales de bus interno, al ser esta la opción más común por su simplicidad y bajo costo. Sin embargo, el campo de la instrumentación aporta una serie de interfases estándar con sus correspondientes entornos de programación y protocolos. Dichas interfases permiten una comunicación cómoda y confiable entre el equipo de control o procesador principal y el instrumento de medida correspondiente, que suministra o recibe la información necesaria. De este modo, pueden establecerse dos clases genéricas de DAQ: - DAQ basadas en Placas de Adquisición de Señales. Bus interno. - DAQ basadas en interfases estándar para instrumentación. Bus externo. En algunas ocasiones y de forma muy esporádica, suelen utilizarse circuitos integrados para adquisición de datos. Estos chips encuentran su principal campo de utilización en diseños que se orientan hacia una aplicación específica y suelen incorporar la mayor parte de los subsistemas necesarios para realizar la adquisición de las señales analógicas: amplificador de instrumentación, S/H, ADC, temporizadores, etc. Las DAQ citadas inicialmente (bus interno y externo) son las más difundidas, dado que ofrecen la posibilidad de un control fácil y cómodo desde un equipo de proceso tipo computadora PC o estación de trabajo.

1.3 -16


1.3.2 Placas de Bus interno Es el caso más simple y usual, basadas en la utilización de placas conectadas a la computadora PC, mediante un zócalo de expansión. En la siguiente figura se puede observar una placa que se incorpora en una de las ranuras de expansión del equipo (conexión directa); las placas pueden estar mapeadas en memoria o como entrada/salida (E/S). En el primer caso el hardware de adquisición de datos es tratado como memoria RAM leída y/o escrita por el procesador del sistema. De esta forma, se simplifica el software de acceso al hardware de adquisición y se reduce significativamente el tiempo de transferencia de datos. Cuando el número de canales analógicos y digitales crece y la velocidad requerida es baja, la solución usual es mapear como E/S, por lo que las placas son vistas por el procesador como un periférico más. Los sistemas basados en placa de adquisición interna son equipos fuertemente acoplados (por contraposición con los sistemas distribuidos), en el sentido de que tanto el proceso de adquisición como el de gestión, se realizan bajo el control del procesador residente en la computadora. Por este motivo, el tipo de procesador determina esencialmente la velocidad de proceso y, consecuentemente, es crítico en las aplicaciones que requieren un procesado en tiempo real. Si las exigencias de velocidad de proceso son aún mayores, una solución cada vez más habitual, consiste en incorporar en la placa el hardware dedicado, a partir de un procesador digital de señal (DSP). En la siguiente figura se observa el diagrama de bloques de una placa estándar, con los bloques básicos que suelen incorporarse.

Diagrama de bloques de una placa de adquisición de datos estándar. A continuación se exponen las funciones que cumplen los bloques que caracterizan a una placa estándar, así como sus posibilidades y limitaciones generales.

1.3 -17


La gran mayoría de las placas de adquisición incorporan los conversores ADC y DAC, así como las líneas de E/S. Respecto a las entradas analógicas, la calidad de la señal digitalizada puede venir afectada por el número de canales, la frecuencia de muestreo, la resolución, el rango de tensión que el ADC puede cuantificar, la resolución, el ruido y la no linealidad. Las entradas analógicas pueden conectarse en modo común (single ended) o diferencial. En el primer caso, las entradas están referenciadas a una masa común y se utilizan cuando las señales son del orden de 1v o mayores y la distancia entre la fuente de la señal y el hardware de adquisición es pequeña (inferior a 5 metros aproximadamente). En caso contrario se utiliza el modo diferencial, donde cada entrada tiene su propia referencia y el ruido puede ser eliminado/atenuado gracias a su elevado factor de rechazo en modo común (CMRR). El rango de tensión de entrada a la placa puede ser unipolar (por ejemplo 0-10v) o bipolar (±10v, por ejemplo), siendo recomendable la elección de una placa en la que, cubriendo el rango de tensión de la señal de entrada, el margen sobrante sea mínimo, a fin de obtener la máxima resolución. En algunas aplicaciones resulta importante preservar la simultaneidad en la adquisición de las señales de entrada, sin ser por ello necesario que la conversión A/D sea simultánea. En tal caso, no es necesario adquirir una placa con múltiples ADC sincronizados. Cabe plantearse dos soluciones: si se pretende muestrear, por ejemplo, 3 canales a 20 Ks/s, puede optarse por aumentar la velocidad a 60 Ks/s o, en el supuesto de no tolerar como simultaneo un retraso entre el muestreo del primer y último canal de 50µs, cabe considerar la multiplicidad de circuitos S/H previos al multiplexor de entrada. Respecto al tipo de ADC utilizado frecuentemente en las placas de adquisición, aproximadamente un 75% de ellas utilizan ADC de aproximaciones sucesivas, por su buen compromiso entre costo, velocidad y resolución (un conversor rápido de este tipo puede efectuar una conversión simple en un tiempo de entre 100 ns y 1 µs), esto equivale a velocidades de adquisición máximas entre 1 Ms/s y 10 Ms/s. Algunas aplicaciones especiales, como la inspección visual automatizada, trabajan con señales cuyo ancho de banda es del orden de 10 MHz (100 ns de periodo). Con objeto de eliminar problemas de aliasing, dicha señal debería muestrearse a una frecuencia mínima de 20 Ms/s con el fin de cumplir el Teorema de Nyquist, por lo que el tiempo de conversión del ADC debería ser inferior a 50 ns. Este orden de magnitud tan sólo es alcanzable mediante conversores tipo FLASH. No obstante, en ciertos casos se reduce dicho requerimiento utilizando un filtro de pasabajos (previo al ADC) para reducir el ancho de bando de la señal, lo que permite aumentar el tiempo de conversión necesario (en otros casos, se asume la presencia de aliasing en la digitalización). La conversión A/D mediante ADC tipo FLASH, es adecuada si el ambiente no tiene un elevado contenido de ruido, ya que la rapidez de estos ADC los hace poco inmunes a perturbaciones indeseables. Cabe tener presente que el crecimiento no lineal de comparadores implicados en un ADC-FLASH respecto del número de bits de salida (n) es la razón básica para que habitualmente no se utilice este conversor para más de 8 bits. En este tipo de ADC, el número de comparadores internos viene dado por la expresión 2n-1. Por otro lado, los ADC de aproximaciones sucesivas más comunes son de 12 bits, alcanzando sin problemas los 16 bits.

1.3 -18


Las consideraciones más relevantes para los conversores digital-analógicos (DAC) en una placa de adquisición, así como el método de transferencia de datos son: El parámetro más significativo de un DAC acostumbra a ser el tiempo de establecimiento, este alcanza valores desde microsegundos hasta nanosegundos en los conversores rápidos. En las placas más completas se incorpora un circuito que elimina el problema de glitch, causado por las diferencias temporales en la conmutación de los distintos datos presentes a la entrada del conversor (básicamente es un circuito mantenedor/retardador). Las resoluciones usuales en los DAC son de 8, 10, 12 y 16 bits. A diferencia de los ADC, los DAC pueden adoptar dos tipos de señal analógica: salida en tensión o en corriente. Esta última resulta más conveniente en entornos con alto nivel de ruido (el margen de salida estándar es de 4-20 mA). Además de preservar la integridad de la señal a grandes distancias (con menor ruido por inducción), la salida en corriente no comporta pérdida de señal. El método de Transferencia de Datos utilizado es un procedimiento decisivo en las aplicaciones que requieren alta velocidad de adquisición. En un elevado número de casos, el ancho de banda de las señales a almacenar permite su digitalización a frecuencias del orden de 20 a 40 Ks/s. Para dichas aplicaciones es suficiente realizar la transferencia de datos entre la placa y la memoria de la computadora mediante E/S programada (PIO). Desde el punto de vista de velocidad en las aplicaciones más modestas, es suficiente con encuestar por software la placa de adquisición de forma continua (polling). En el caso de que el software realice otras operaciones que penalicen fuertemente la frecuencia de encuesta, resulta conveniente realizar la transferencia aprovechando el hardware de interrupciones del equipo. De esta forma, la CPU sólo es interrumpida por la placa cuando realmente es necesaria la transferencia de datos, por lo que la frecuencia de digitalización puede alcanzar con facilidad 40-50 Ks/s. No obstante, vía interrupción se siguen manteniendo dos servidumbres importantes; por un lado, al ser un método de E/S, el resto de actividades de la CPU (teclado, disco, pantalla, etc.) se ven penalizados en cuanto a velocidad. Además, tan solo una palabra puede ser transferida a memoria en cada interrupción. La incorporación a las placas de un controlador DMA permite obviar las limitaciones enunciadas, al liberar a la CPU de las tareas de adquisición. Las placas con único canal de DMA proporcionan velocidad de transferencia del orden de 100 Ks/s. Para aplicaciones cuyos requerimientos de transferencia sean del orden de 250-300 Ks/s es necesario utilizar doble canal de DMA. De esta forma la placa puede realizar transferencias de datos sin tiempos de espera, pues mientras un canal es reprogramado con un nuevo buffer de memoria, por el otro canal se realiza la transferencia de un dato. Por encima de los 300 Ks/s, la limitación proviene de la velocidad máxima a la cual los datos almacenados en memoria pueden ser procesados en tiempo real (dejando libre el espacio para nuevos datos), o bien de la velocidad de transferencia de datos al disco duro, a fin de evitar overflow en la RAM. En el primer caso, cabe pensar en la utilización de hardware dedicado (por ejemplo, DSP). Si la opción escogida es la del almacenamiento de datos para un posterior análisis, resulta conveniente escoger un disco duro de alta velocidad (tiempo de acceso pequeño). Especificaciones de una placa de adquisición multifunción La amplia difusión de las computadoras PC que se ha alcanzado en la actualidad, unido a las características de compatibilidad y arquitectura abierta que estas ofrecen (capacidad de operación, posibilidad de expansión, interrupciones, acceso DMA, facilidad de programación prácticamente en

1.3 -19


cualquier lenguaje, velocidad de trabajo, etc.), hacen que las placas de adquisición de datos sea la forma más extendida actualmente de construir un sistema de instrumentación o una estación de adquisición de datos y control. Los aspectos que permiten clasificar y/o valorar sus posibilidades serían: - Tipo de bus de expansión para el que está diseñada (XT, AT, EISA, PCI, etc.).

- Número de canales analógicos de entrada (modo común y diferencial) y de salida.

- Número de canales digitales de entrada y de salida.

- Velocidad de muestreo (global o por canal).

- Resolución de los DAC/ADC.

- Rango dinámico para los ADC.

- Ganancia variable para los amplificadores de entrada.

- Contadores y temporizadores.

- Incorporación de DSP (Procesador de señales digitales).

- Otros circuitos para aplicaciones específicas (ASIC) o (FPGA), que faciliten aspectos de desarrollo

de aplicaciones y uso.

- Sistema Operativo y Lenguajes soportados por los drivers.

Una placa de adquisición multifunción posee E/S analógicas, digitales y temporizadores para PC, que permiten cubrir una amplia variedad de aplicaciones como trabajar en laboratorio y en entornos industriales y académicos, para lo cual consta de los siguientes bloques: Un ADC de 12 bits con 8 entradas analógicas configurables como 8 entradas en modo común o 4 entradas diferenciales, dos DAC de 12 bits con salida en tensión, 24 líneas de entrada/salida digital compatibles TTL, y tres canales a disposición del usuario que pueden ser utilizados cada uno como contador/temporizador de 16 bits para temporización de entrada y salida. La interfase con el bus de la PC tiene un bus de datos de 8 bits con circuitería para interrupciones y DMA. La entrada analógica multicanal es muy útil en análisis de señal, registro de datos, medida de temperatura y medida de tensiones continuas. Por otro lado, los canales de salida analógica pueden generar señales de estímulo experimentales, señales para control de máquinas y procesos, además de actuar como generador de funciones. Las 24 líneas de E/S compatibles TTL, pueden utilizarse para la conmutación de dispositivos externos tales como transistores y relés de estado sólido, para lectura del estado de circuitos digitales externos y para generar interrupciones. Los tres canales temporizador/contador se pueden usar para sincronizar eventos, generar pulsos y medir frecuencia y tiempo. Estas posibilidades permiten decir que una placa multifunción es una plataforma versátil con buena relación precio/prestaciones para test de laboratorio, medida y control. 1.3 -20


4.5.3 Análisis de los bloques de una placa multifunción Para estudiar los distintos elementos que forman esta placa se ha dividido en 5 partes, atendiendo a su funcionalidad: 1.- Módulo de interfase con el bus de la PC.

2.- Módulo para adquisición de señales analógicas.

3.- Módulo para salidas analógicas.

4.- Módulo para E/S digital.

5.- Módulo de temporización.

La numeración dada en la lista anterior coincide con la asignada a cada módulo en la división que se ha hecho en el diagrama de bloques de la siguiente página. Para interconectar los diferentes bloques, la placa dispone de dos buses internos, uno de datos y otro de control. A continuación se hace un análisis más detallado de cada una de las partes en las que se ha estructurado su estudio. Módulo de interfase con el bus de la PC Los circuitos que forman este módulo se encargan de gestionar la conexión de la placa con los buses de la PC (datos, direcciones y control) y está formado por los siguientes circuitos: - Latches y decodificador de direcciones. - Buffer de datos. - Circuitos de temporización. - Circuito para control de interrupciones. El circuito de direcciones monitorea las líneas de dirección SA5 a SA9 del PC para generar la señal de selección de la placa; las líneas SA0 a SA4 junto con las señales de temporización se utilizan para generar las señales de selección y lectura/escritura de los distintos registros de la placa. Los buffers de datos controlan el sentido de estos en las transferencias bidireccionales, dependiendo de si dicha transferencia es una lectura o una escritura. El circuito de control de interrupciones se encarga de encaminar hacia la PC la petición de interrupción que puede generar la placa. Generalmente la interrupción que viene prefijada es la IRQ5, pudiéndose cambiar mediante un jumper incorporado en la placa. Se debe tener cuidado especial con la IRQ6, ya que la mayoría de las PC la utilizan para la controladora de la disquetera. Algunas de las causas por las que la placa realiza una petición de interrupción son: - El resultado de una conversión está disponible. - Se produce un overflow. - Alguno de los puertos de E/S digitales está preparado para realizar una transferencia de datos. Cada una de las “causas” de interrupción puede activarse y desactivarse individualmente a través de un registro interno de la placa.

1.3 -21


El circuito de control DMA genera una petición de servicio DMA si el resultado de una conversión A/D está disponible en la memoria FIFO. Los canales DMA 1, 2 y 3 de la PC están disponibles para estas transferencias, generalmente viene preseleccionado el 3, ya que es el último que utiliza una configuración estándar. Igual que para las interrupciones, el canal DMA puede cambiarse mediante un jumper. Módulo para adquisición de señales analógicas Se observa en el diagrama en bloques que este módulo es fundamentalmente una cadena de medida: multiplexores analógicos, amplificador de instrumentación de ganancia programable, S/H, conversor A/D y memoria. Se analizan a continuación las principales características de los circuitos que forman la cadena: a) Multiplexores analógicos: la entrada del circuito de adquisición de señales analógicas está formada por dos multiplexores analógicos CMOS (CD4051) de 8 a 1 entradas/salidas, con la finalidad de proporcionar ocho canales de entrada simple, single-ended, (entradas 0-7 del primer multiplexor) o bien cuatro diferenciales (entradas 1-3-5-7 del segundo multiplexor). Las entradas de los multiplexores está protegidas contra sobretensiones de hasta ±100v, independientemente de que el sistema esté o no alimentado. b) Amplificador de instrumentación de ganancia programable: la finalidad de este circuito es amplificar la señal de entrada de forma que el rango dinámico de su señal de salida se aproxime lo máximo posible al rango dinámico del ADC, aumentando de este modo la resolución de la conversión. Así mismo, este amplificador proporciona un elevado rechazo al modo común y una alta impedancia de entrada. La ganancia del amplificador es seleccionable mediante software, pudiendo tomar uno de los siguientes valores: 1, 2, 5, 10, 20, 50 y 100

Diagrama en bloques de una placa multifunción c) Circuito de muestreo y retención (S/H): el circuito S/H, como se sabe, tiene la finalidad de tomar una muestra de la señal y mantenerla durante el tiempo que dura la conversión A/D. Este circuito es

1.3 -22


necesario siempre que la señal de entrada sufra variaciones considerables durante el tiempo que dura la conversión. d) Conversor A/D: la placa utiliza un ADC de 12 bits de aproximaciones sucesivas. El rango dinámico de este conversor es de 0-5v, aunque mediante hardware adicional se pueden conseguir márgenes de ±5v o de 0-10v. El ADC proporciona su salida en dos códigos: binario y complemento a dos, dependiendo de si se ha seleccionado modo de entrada unipolar o bipolar. En modo unipolar, el código de salida es binario de doce bits (0-4095), mientras que si se ha seleccionado modo bipolar la salida es en (-2048, +2047). e) Memoria FIFO: cuando se completa una conversión A/D, el resultado se almacena en una memoria FIFO (First Input, First Output). La capacidad de la memoria FIFO es de 1024 palabras de 16 bits. La FIFO sirve de buffer al ADC y proporciona dos ventajas importantes: * Una vez que la conversión A/D ha finalizado, el resultado es almacenado en la FIFO, pudiendo de esta forma comenzar una nueva conversión. * En la FIFO pueden almacenarse hasta 1024 muestras antes de que se pueda empezar a perder información, así que el software puede, durante este tiempo (1024 veces el intervalo de muestreo), realizar otras tareas. Si antes de leer la FIFO se efectuaran más de 1024 conversiones, se produciría un error de overflow, indicando que se ha sobrepasado la capacidad de la memoria con la consiguiente pérdida de información. Si en el registro correspondiente de la placa está “habilitada” la interrupción de overflow, ésta avisará a la PC lo sucedido. La FIFO genera una señal para indicar que contiene información y el estado de esta señal puede conocerse consultando un registro interno de la placa. f) Circuito de temporización: Una operación de adquisición consiste en realizar sucesivas conversiones a intervalos de tiempo (periodo de muestreo) cuidadosamente sincronizadas. Por otra parte, las placas permiten dos tipos de adquisición: adquisición de un único canal y adquisición de múltiples canales (modo secuencial o escaneado), pudiéndose a su vez realizar ambas en dos modos diferentes, modo continuo o a intervalos. Cuando se realiza una adquisición de múltiples canales debe haber alguna señal que indique cuando se debe conmutar de canal, y si además la adquisición se hace en modo intervalo también será necesario indicar el comienzo y final de cada intervalo. Esto significa que la temporización en este módulo es fundamental, y de ella depende en gran medida que el sistema de adquisición funcione correctamente. Los relojes necesarios para la temporización se obtienen a partir de dos timers programables 82C53 de Intel. Concretamente, y para el módulo de la adquisición de señales analógicas, el utilizado es el denominado Group A del diagrama en bloques. Módulo para salidas analógicas La placa proporciona dos canales analógicos de salida basados en dos DAC de 12 bits, tal como puede observarse en el diagrama en bloques. Cada DAC genera una tensión analógica de salida proporcional a la tensión VREF y al código digital aplicado en su entrada. El código digital de entrada de cada conversor se carga en cuatro registros (DAC0L, DAC0H, DAC1L, DAC1H), que pueden ser actualizados de varios modos: sincronizados con señales internas, externas o por simple carga de nuevos datos.

1.3 -23


Las tensiones de salida en cada canal analógico pueden ser bipolares (±5v) y unipolares (0-10v), eligiéndose el margen deseado mediante jumpers. Módulo para E/S digital El módulo para E/S digital se basa en el circuito integrado 8255 de Intel. Este chip es un PPI (Programmable Peripheral Interface) de propósito general que entre otras cosas, posee 24 pins de E/S digitales programables. Además, este versátil circuito es completamente compatible TTL, posee unas excelentes características para temporización y tiene la posibilidad de hacer set/reset sobre un bit directamente. Todo ello hace del 8255 uno de las interfases más utilizadas en múltiples aplicaciones de electrónica. Módulo de temporización La placa dispone de dos timers programables 82C53. Uno de ellos (Group A), lo utiliza para realizar toda la temporización necesaria en las operaciones de adquisición, mientras que el otro, Group B, queda disponible para operaciones de propósito general, aunque también se utiliza para realizar alguna operación complementaria en la temporización de la placa. Cada 82C53 está formado por tres contadores independientes de 16 bits más un registro de control de 8 bits. Posee varios modos de trabajo programables y puede contar en BCD o en binario. El conector que pone en contacto a la placa con el mundo exterior y que permite la conexión con los elementos sensores, actuadores u otros circuitos externos, comúnmente es del tipo DB50, dotado de 50 pines y en él aparecen tanto las entradas y salidas citadas anteriormente (analógicas y digitales) como sus respectivas masas. Además cuenta con entradas de disparo, de sincronismo, etc. En definitiva, aunque una placa de adquisición multifunción requiere un conocimiento algo más extenso que lo detallado hasta aquí, lo expuesto es suficiente para formar una idea bastante aproximada de lo que es capaz, así como, el rango de aplicaciones que permite.

Conceptos constructivos para la adquisición de señales

Estabilidad de la tensión de referencia.

Los convertidores usan varios métodos para digitalizar la señal, pero siempre respecto a una tensión de referencia. En los casos en los que la señal de referencia sea externa deberemos tener en cuenta estas ideas:

• Usar un elemento que de una tensión con poca deriva térmica. • Adecuar la impedancia de salida de la referencia a la impedancia de entrada del convertidor. • Filtrar adecuadamente la salida de la referencia, así como la tensión de alimentación que se

le aplica.

Filtrado de la tensión de línea de alimentación.

Es imprescindible que la línea de alimentación esté debidamente desacoplada con el uso de capacitares de desacople. Además del típico capacitor electrolítico, que es adecuado para atenuar las fluctuaciones de la alimentación debidas al ripple de red, es imprescindible añadir capacitores

1.3 -24


cerámicos iguales o mayores a 100 nF próximos al conversor, para evitar los transitorios de alta frecuencia.

Trazado adecuado y separado de la alimentación analógica y digital.

Este aspecto, que muchas veces no se tiene en cuenta, es fundamental cuando la amplitud de la señal medida es igual o menor a 1 mV.

El problema se debe a que los conductores de alimentación tienen una resistencia no nula, y si tenemos un microcontrolador, por ejemplo, trabajando a 10 MHz, aparecerán en la alimentación picos de intensidad de la misma frecuencia. Estos picos generan caídas de tensión al circular por las pistas de la placa, y estas tensiones harán que el nivel de masa fluctúe, con el consiguiente efecto en la circuitería analógica. En resumen, las pautas que se deben observar se resumen como:

Las pistas de masa han de ser anchas y ocupar la mayor extensión posible (planos de masa).

Debe haber dos planos de masa separados, uno para los circuitos digitales y otro para los analógicos.

Los planos de masa deben conectarse en un sólo punto, que habitualmente es la masa del conector de alimentación.

Si es posible, usar dos reguladores separados para cada uno de los bloques (analógico y digital).

Tanto si se usa un regulador, como si se usan dos es necesario dividir las líneas de alimentación del mismo modo que las de masa, esto es, con una conexión en estrella.

Memoria en la placa de adquisición Para asegurar una frecuencia de muestreo estable, los sistemas operativos multitarea, requieren el uso de placas de adquisición con memoria incorporada, resultando un sistema de adquisición básico como el siguiente:

INTER

FASE

1.3 -25


Con la incorporación de una memoria RAM y un circuito secuenciador compuesto básicamente por un contador de direcciones, un flip-flop y algunas compuertas, se puede obtener un sistema de adquisición con memoria en placa. Esto asegura mantener la frecuencia de muestreo a un valor programado con la exactitud de un cristal, independientemente de las aplicaciones que estén corriendo el Sistema operativo. El siguiente diagrama en bloques muestra una placa de: 8 bits de resolución, 1 Ms/s de velocidad de muestreo y una capacidad de memoria de 4 Ks. Los bloques observados corresponden principalmente a la interconexión de los componentes que intervienen en la adquisición, y la interfase dependerá del bus utilizado para ingresar los datos a la memoria del procesador. En este caso se muestra la conexión para DMA (Acceso Directo a Memoria). 1.3.3 Programación del sistema de adquisición La programación de la placa de adquisición puede realizarse, en general, de dos formas: programación a bajo nivel y programación a alto nivel. - Programación a bajo nivel: consiste en programar la tarjeta accediendo directamente a su estructura de registros internos (en una multifunción, en el orden de 20). Cada uno de estos registros controla distintos aspectos de los circuitos de la placa. Si por ejemplo deseamos seleccionar una ganancia de 2 para el amplificador de instrumentación, se debe acceder al registro correspondiente y escribir en los bits 4-5-6 el código correspondiente, por ejemplo 0-1-0.

1.3 -26


Este método de programación tiene la ventaja de que permite utilizar todos los recursos hardware de la placa según creamos conveniente, disponiendo por tanto de una gran flexibilidad a la hora de desarrollar un programa (en este caso el controlador o driver de la placa). Se puede decir por tanto, que este método permite obtener el máximo rendimiento de la placa. Por otro lado, presenta el inconveniente de que para realizar la programación, es imprescindible tener un perfecto dominio del hardware de la placa y de su funcionamiento, ya que cada registro tiene asignada una dirección E/S a partir de la dirección base de la placa. Es decir que, los registros están mapeados como puertos de E/S y en los compiladores de C habrá que utilizar funciones del tipo inp(), outp(), inpw(), outpw(),etc. - Programación a alto nivel: al adquirir la placa, el fabricante proporciona librerías que incorporan una serie de funciones para distintos lenguajes de programación, normalmente VisualC++, VisualBasic o Delphi. Pues bien, este método consiste en programar la placa utilizando las funciones proporcionadas por el fabricante. Este método presenta la ventaja de que el hardware pasa a ser transparente al usuario. Así, por ejemplo, no es necesario conocer en que dirección se encuentra un determinado registro, ni la función o significado de cada uno de sus bits. Con tener los conocimientos básicos sobre los parámetros que intervienen en una adquisición es más que suficiente para poder realizar el programa de adquisición de datos. Tales parámetros serían: número de muestras a adquirir, velocidad de muestreo (muestras por segundo), número de canales, etc. El conjunto de funciones que suelen proporcionar los fabricantes es muy amplio y permite realizar, prácticamente, cualquier tipo de operación. Software para la adquisición de datos La elección del software asociado al sistema físico (placa, bus de instrumentación, comunicación serie, etc.) comporta tres niveles de decisión básicos: sistema operativo, software a nivel driver y software de aplicación. Cada uno de ellos depende, en gran manera, del tipo o la gama de aplicaciones que van a ser resueltas con el sistema de adquisición. El enfoque resulta muy diferente si la aplicación es tipo SCADA (Simulación, Control y Adquisición de Datos), en la cual se trabaja en tiempo real, o de simple monitorización de datos con posibilidad de un análisis offline. Por lo que respecta a las soluciones basadas en PC (un elevado porcentaje del total), si bien un tanto por ciento elevado del software de adquisición es únicamente compatible con los sistemas operativos de la familia Windows, la elección final del mismo puede limitar de antemano las prestaciones del sistema, fundamentalmente en sus posibilidades multitarea, en la conexión con otras aplicaciones y en la capacidad que proporcione la interfase gráfica de usuario (GUI), aspectos cada vez más decisivos tanto en el campo de la automatización industrial como en el contexto de la investigación. La utilización de sistemas operativos de Microsoft como plataforma sobre PC es, cada vez más, un hecho al ofrecer globalmente mayores prestaciones, tanto en lo referente a la conectividad del software con otras aplicaciones como en la potencia de la interfase usuario - máquina. No obstante, en aplicaciones de control cuyo requerimiento de velocidad de proceso sea elevado, cabe coordinar eficientemente la opción Windows con un software a nivel driver y, obviamente, un hardware adecuados. Se debe tener presente que el entorno Windows está sometido a una penalización apreciable (en tiempo) sobre las operaciones E/S vía DMA y por interrupción. Por este motivo, si la transferencia de datos se realiza mediante una de las dos técnicas anteriores

1.3 -27


tratando, precisamente, de conseguir una velocidad elevada, la limitación que introduce la plataforma Windows puede paliarse mediante un software a nivel driver (controlador de dispositivo) que realice las funciones de dispositivo virtual Windows durante las tareas de interrupción y de gestión de memoria y bufferización durante los servicios de DMA. Por lo que respecta al software de aplicación, cabe decidir de antemano la alternativa “paquete integrado” versus “paquete a medida”. En la elección influyen, básicamente, los requerimientos de facilidad de uso, de adaptabilidad a las aplicaciones presentes y futuras, así como la velocidad de proceso. Los paquetes integrados se ajustan a un uso intuitivo, a fin de proporcionar un tiempo mínimo de programación y puesta en funcionamiento. Algunos de los paquetes integrados comerciales permiten adquirir, analizar y monitorizar datos, así como controlar instrumentos. Por el contrario, la facilidad de uso de los mismos acostumbra a llevar asociada una limitación importante en flexibilidad y adaptabilidad. Los paquetes a medida permiten generar aplicaciones de adquisición de datos y/o control de instrumentación mediante entornos de programación relativamente cómodos (Visual Basic, Visual C++, etc.), aprovechando de forma más eficiente la potencia de una configuración hardware concreta, a la vez que permite adaptarse plenamente a las características de la aplicación, a costa de una mayor exigencia en el nivel del personal encargado de desarrollar (programar) el sistema. En cualquier caso, en la elección del software de aplicación conviene tener presente que éste debe incluir todos los componentes necesarios para diseñar y desarrollar las aplicaciones, debe soportar plenamente el hardware del sistema, así como permitir crecer la aplicación a medida que las necesidades lo requieran, respetando la operación en tiempo real, en el caso SCADA y, finalmente, proporcionar una interfase con el usuario que se ajuste al tipo de personal que deberá operar el sistema.

1.3 -28

CAPITULO 1 1.3 - ADQUISICIÓN DIGITAL DE...

Documents

Transcript of CAPITULO 1 1.3 - ADQUISICIÓN DIGITAL DE...