CMOSProc Layout

P. Aguirre & F. Silveira Univ. de la Repblica, Montevideo, Uruguay Curso CMOS AD 1

Proceso CMOS y

Diseo de Plano Fisico (Layout)

Rev 1.0Curso CMOS AD

Pablo Aguirre y Fernando SilveiraInstituto de Ingeniera Elctrica


Indice

u Proceso de Fabricacin de CI Wafers Mascaras El inversor CMOS Proceso paso a paso Operaciones Finales

u Diseo de Plano Fsico Layout Herramientas CAD Reglas de Diseo


Proceso de Fabricacin: Wafers

u Los IC se fabrican en obleas (wafers) de Silicio (diametro: 75mm a 300mm y espesor 0.25mm a 1mm)

u Los Wafers de silicio se cortan de un lingote de silicio que se obtienen mediante el proceso de Czochralski

u Este proceso permite obtener un lingote uniforme de cristal de silicio (single cristal)


Proceso de Fabricacin: Mascaras

u Procesos sobre el Wafer de Silicio: Oxidacin (Crecimiento de xido de silicio en la superficie) Implante de impurezas (Implante inico, difusin, otros) Grabado quimico (Etching, comer una capa con cido)

u Los lugares del wafer donde se llevan a cabo los procesos estan controlados ppalmente por MASCARAS (litografia)

Graficos de Principles of VLSI Design, UMBC


A A

n-wellp-substrate Field

Oxidep+n+

In

Out

GND VDD

(a) Layout

(b) Cross-Section along A-A

A A

Proceso de Fabricacion: El Inversor CMOS

Tomado de Digital Integrated Circuits 2nd Ed. J.M Rabaey et al.

(c) SchematicContacto a sustrato

Contacto a pozo n


Proceso de Fabricacin: Paso a Paso

u N-well mask:

u Active mask:

Tomado de CSE/EE 462: VLSI Design, J. Brockman, Univ. of Notre Dame



u Oxide Growth:


u Polysilicon mask:



u n-type implant:


u p-type implant:



u Cortes de contactos:

u Metalizacin (Metal1):



Proceso de Fabricacin: El resultado


Proceso de Fabricacin: Operaciones finales



Chip diseado y testeado en el IIE (AMS0902)


Diseo de Plano Fsico (Layout)u Consiste en el diseo de mscaras mediante un programa CADu En el programa CAD se especifica el tamao y disposicin de los

elementos en una serie de mscaras que luego el fabricante procesa para obtener las mscaras que se utilizarn en la fabricacin

u El fabricante provee una serie de reglas de diseo de la tecnologa que aseguran un baja tasa de descartes en la fabricacin. No garantizan buen apareo.


Diseo de Plano Fsico: Herramientas CAD

u Las herramientas CAD permiten: Dibujar los elementos en las distintas mscaras Comprobar que se respetan las reglas automaticamente Extraer un netlist del circuito dibujado Efectuar una comparacin Schematic-Layout (LVS)

u Herramientas CAD (ejemplos): Virtuoso (CADENCE, Standard Industrial) L-Edit (Tanner Tools) ICStation (Mentor Graphics)


Reglas de Diseo: Sintaxis


Reglas de Diseo: Ejemplo

CMOSProc Layout

Documents

Transcript of CMOSProc Layout