Codificador BCD 7 Segmentos con compuertas logicas

8/16/2019 Codificador BCD 7 Segmentos con compuertas logicas

1/49

INSTITUTO TECNOLÓGICODE LEÓN.

INGENIERÍA MECATRÓNICA.

DEPARTAMENTO:Metal-Mecánica

Electrónica i!ital.Practica ". Di#e$% e i&'le&entación e (n c%i)ica%r *CD a + Se!&ent%#.

Pr%)e#%r:M.C. Ca#illa# Arai,a Mi!(el n!el.

NOM*RE DEL ALUMNO:C(ea# Ra&/re, Eric0 E(ar%.R%r/!(e, Ca#tr% Uriel 1a2rici%.T%ar 3ille!a# 4arla 5%#el6n.

7ara!%,a D(rán Dai Ale8anr%.

PERIODO:

Ener%9 5(ni% ;"<1ec=a e ela2%ración: ierne# > e Mar,% el ;"


2/49

Diseñar e implementar un codificador BCD a 7 Segmentos.

O28eti%# E#'ec/)ic%#.1. Diseñar la tabla de verdad con las entradas BCD para todos los segmentos.2. Diseñar la función booleana equivalente usando minitérminos ma!itérminos para cada segmento.". #eali$ar la simplificación de las tablas de verdad usando %apas de &arnaug'.

(. #eali$ar la simplificación de las funciones booleanas equivalentes empleando )lgebra de Boole.

5(#ti)icación.*n codificador de BCD a 7 segmentos es un codificador mu empleado para representar los d+gitos decimales en undispla de 7 segmentos, donde cada segmento es pensado como un led -diodo. /s importante identificar e!istencomercialmente displas de 7 segmentos de 0nodo comn de c0todo comn.

Intr%(cción./n la figura 1 se muestran los dos tipos de displa de 7 segmentos su representación en base a leds.

Figura 1. Tipos de Display 7 Segmentos. Tomado de: https://www.google.com.mx/search?q=bcd+7+segmentos&biw=1366&bih=611&tbm=isch&imgil=0a!1"1#$%t'!()*3()*3,gn pg,w#!()*3,https()*)*3()*)*)

()*)*)sites.google.com()*)*)site()*)*)electronicadigitalmegatec()*)*)ho me()*)*)deccoder2bcd2a272

segmentos&so"rce=i"&p=m&ir=0a!1"1#$%t'!()*3()*)gnpg,w#!()*)4&"sg=44l,sq75n$54ca89""'c(39ed=0ah;h@!no!;8AB,xCD>c%%w&ei=peni@#)%sD>gAnnp4CEimgrc=0a!1"1#$%t'!(3

continuación se muestra la tabla de verdad para encender cada uno de los segmentos correspondientes con el códigoBCD.

https://www.google.com.mx/search?q=bcd+7+segmentos&biw=1366&bih=611&tbm=isch&imgil=0aUM1u1vXI9tkM%253A%253Bgnhttps://www.google.com.mx/search?q=bcd+7+segmentos&biw=1366&bih=611&tbm=isch&imgil=0aUM1u1vXI9tkM%253A%253Bgnhttps://www.google.com.mx/search?q=bcd+7+segmentos&biw=1366&bih=611&tbm=isch&imgil=0aUM1u1vXI9tkM%253A%253Bgnhttps://www.google.com.mx/search?q=bcd+7+segmentos&biw=1366&bih=611&tbm=isch&imgil=0aUM1u1vXI9tkM%253A%253Bgn


3/49

A B C D a b c d e F g

0 0 0 0 1 1 1 1 1 1 0

0 0 0 1 0 1 1 0 0 0 0

0 0 1 0 1 1 0 1 1 0 1

0 0 1 1 1 1 1 1 0 0 1

0 1 0 0 0 1 1 0 0 1 1

0 1 0 1 1 0 1 1 0 1 1

0 1 1 0 1 0 1 1 1 1 1

0 1 1 1 1 1 1 0 0 0 0

1 0 0 0 1 1 1 1 1 1 1

1 0 0 1 1 1 1 0 0 1 1

1 0 1 0 x x x x x X x

1 0 1 1 x x x x x X x

1 1 0 0 x x x x x X x

1 1 0 1 x x x x x X x

1 1 1 0 x x x x x X x

1 1 1 1 x x x x x X xTabla 1.1 Tabla de verdad para un codifcador BCD a 7 segmentos. Elaboracin propia.

Donde en la tabla se observa3 4 Ba5o 6ógico.1 4 lto 6ógico. 4 8o importa si es alto o ba5o lógico.

/!isten comercialmente codificadores BCD a 7 segmentos, en la figura 2 se observa la cone!ión de un codificador BCD a 7segmentos -7((7. 8ota9 el Circuito :ntegrado -C.:. 7((7 es de 0nodo comn.

Figura !. Cone"in de Codifcador. Con un display de 7 segmentos de c#todo com$n. Tomado de:

https://www.google.com.mx/search?q=bcd+7+segmentos&biw=1366&bih=611&tbm=isch&imgil=tcHebe!w"#$%'()3*'()3,m-%31g$0xh'()3http'()()3*'()()("'()()("www.mescor,a.com'()()("atomatismos'()()("manteni'()()("e2er

'()()("logica'()()("e2log0p.htm&sorce=i&p4=m&4ir=tcHebe!w"#$%'()3*'()(5,m-%31g$0xh'()(5&sg=

s4x12q8c*9"tr;x%


4/49

Figura %. Diagrama es&uem#tico interno del C.'. 7((7. Tomado de:

https://www.google.com.mx/search!"#cd$7$segmentos%#iw"&3''%#ih"'&&%t#m"isch%imgil"nx7*+,ewg-d0132013gn

pCg55w6013https010132010108010108sites.google.com010108site010108electronicadigitalmegatec010108ho

me010108deccoder9#cd9a979segmentos%source"iu%pf"m%fir"nx7*+,ewg-d0132010CgnpCg55w6010C%usg"1x;!hah6;Ewi;nr@+2h-no;A*fBx,@cIIw%ei"peni-0Is,@g*nnp42Dimgrc"nx7*+,e

wg-d3

1. 6a elaboración de la tabla de verdad con las entradas BCD, nos mostrara el valor de verdad de una proposicióncompuesta, para cada combinación de valores de verdad que se pueda asignar a sus componentes. 6e permitir0anali$ar funciones 'allar sus valores de verdad, determinar si su ra$onamiento es v0lido o no.


5/49

• 6a tabla 1.1 muestra la tabla de verdad para encender cada uno de los segmentos correspondientes con elcódigo BCD.

A B C D a b c d e F g

0 0 0 0 1 1 1 1 1 1 0

0 0 0 1 0 1 1 0 0 0 0

0 0 1 0 1 1 0 1 1 0 1

0 0 1 1 1 1 1 1 0 0 1

0 1 0 0 0 1 1 0 0 1 1

0 1 0 1 1 0 1 1 0 1 1

0 1 1 0 1 0 1 1 1 1 1

0 1 1 1 1 1 1 0 0 0 0

1 0 0 0 1 1 1 1 1 1 1

1 0 0 1 1 1 1 0 0 1 1

1 0 1 0 x x x x x X x

1 0 1 1 x x x x x X x

1 1 0 0 x x x x x X x

1 1 0 1 x x x x x X x

1 1 1 0 x x x x x X x

1 1 1 1 x x x x x X xTabla 1.1 Tabla de verdad para un codifcador BCD a 7 segmentos.

• Se comprueban gr0ficamente los segmentos encendidos en el displa, este paso permitir0 comprobar sura$onamiento corroborar lo antes descrito en nuestra tabla de verdad. ;ig. ( muestra las pruebasreali$adas, se reali$aron con auda del softo elementos a utili$ar en el circuito codificador, en los siguientes


6/49

pasos a reali$ar durante el desarrollo de la pr0ctica usted podr0 comparar con cu0l de los métodos -%initerminos,%a!iterminos, %apas de &arnaug', algebra de Boole proporcionara la simplificación ideal para el circuito quecumpla con el ra$onamiento de la tabla BCD.

A B C D a

0 0 0 0 1

0 0 0 1 00 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D b

0 0 0 0 1

0 0 0 1 10 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 00 1 1 0 0

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D c

0 0 0 0 1

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x


7/49

A B C D d

0 0 0 0 1

0 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 11 0 0 1 0

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D e

0 0 0 0 1

0 0 0 1 0

0 0 1 0 1

0 0 1 1 0


8/49

0 1 0 0 0

0 1 0 1 0

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 0

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D g

0 0 0 0 0

0 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1


9/49

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

". Como un siguiente paso reali$ara la simplificación por mapas de ?arnaug', minimi$ara las funciones algebraicasbooleanas, podr0 reali$ar una comparación de funciones con las a obtenidas por método de ma!iterminos miniterminos, as+ permitiendo elegir la simplificación ideal para la implementación del circuito lógico.@odr0 observar 3As, 1As !. 6as equis -! pueden tomar valores de 3As 1As tomando el valor como me5or le

convenga en el mapa de ?arnaug'.A B C D a

0 0 0 0 1

0 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 11 0 0 1 1

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D b0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 0

0 1 1 0 0

0 1 1 1 1

Segmento -a +apa de /arnaug0correspondiente al segmento a) podr# observar &ue e&uis se tom como 1s en esta ocasin ya&ue mientras m#s valores tomados en el mapame2or es la simplifcacin. Fuente: elaboracin

propia


10/49

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D c

0 0 0 0 1

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 10 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D d

0 0 0 0 1

0 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

Segmento -b +apa de /arnaug0 correspondiente alsegmento b) podr# observar &ue e&uis se tom como3s en algunas ocasiones ya &ue el tomar m#s valores

en esta ocasin no es la me2or es la simplifcacin.Fuente: elaboracin propia

Segmento -c +apa de /arnaug0 correspondiente alsegmento c) podr# observar &ue e&uis se tom como1s en esta ocasin ya &ue mientras m#s valorestomados en el mapa me2or es la simplifcacin.

Fuente: elaboracin propia


11/49

1 0 0 1 0

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D e

0 0 0 0 1

0 0 0 1 0

0 0 1 0 1

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 1

0 1 1 1 01 0 0 0 1

1 0 0 1 0

1 0 1 0 x

1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 0 1 1 00 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x

1 0 1 1 x

Segmento -d +apa de /arnaug0 correspondiente alsegmento d) podr# observar &ue e&uis se tom como

3s en algunas ocasiones ya &ue el tomar m#s valoresen esta ocasin no es la me2or es la simplifcacin.

Fuente: elaboracin propia

Segmento -e +apa de /arnaug0 correspondienteal segmento e) podr# observar &ue e&uis se tomcomo 3s en algunas ocasiones ya &ue el tomar

m#s valores en esta ocasin no es la me2or es lasimplifcacin. Fuente: elaboracin propia

Segmento -4 +apa de /arnaug0correspondiente al segmento 4) podr#

observar &ue e&uis se tom como 1s en esta

ocasin ya &ue mientras m#s valorestomados en el mapa me2or es la

simplifcacin. Fuente: elaboracin propia


12/49

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

A B C D g

0 0 0 0 00 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 x1 0 1 1 x

1 1 0 0 x

1 1 0 1 x

1 1 1 0 x

1 1 1 1 x

(. Se cuenta con las funciones obtenidas por ma!iterminos,miniterminos mapas de ?arnaug', realice un conteo delas compuertas que se pueden utili$ar en ambosmétodos para satisfacer la lógica de las mismas. Seobtienen los siguientes datos para as+ poder reali$ar unacomparación poder calcular un a'orro en lascompuertas que se emplean en el diseño.

miniterminos AND OR NO

a !" # "

b !" # "

c !" $ "

d 1$ % "

e 1! & "

' 1$ % "

g !1 ( "

Segmento -g +apa de /arnaug0 correspondienteal segmento g) podr# observar &ue e&uis se tom

como 1s en esta ocasin ya &ue mientras m#svalores tomados en el mapa me2or es la

simplifcacin. Fuente: elaboracin propia


13/49

total 1"1 "1 !$Tabla 1.! conteo de compuertas en las 4unciones obtenidas por miniterminos

maxiterminos AND OR NO

a ( 1 !

b ( 1 &

c & 0 1d 1! & "

e 1$ % "

' 1! & &

g ) ! &

total (( 1% !0Tabla 1.% Conteo de compuertas en las 4unciones obtenidas por ma"iterminos.

*arna+g, AND OR NO

a ! & !

b ! ! &

c 0 & 1d ( & "

e ! 1 !

' & & !

g " & "

total 1) 1$ 1$Tabla 1.( conteo de compuertas en las 4unciones obtenidas por mapas de /arnaug0.

. Se aplica la simplificación de las funciones booleanas por algebra de Boole, se pueden observar los a!iomasutili$ados en cada uno de los segmentos que se simplificaron. Cada a!ioma se puede identificar por abreviatura,e5emplo9 :%( (, :% 11 11. Se ane!a procedimiento de simplificación en las siguientes tablas.

;aE ABACADAF ABACDAFABACDFABCADFABCDAFABCDFBACADAFBACAD;aEABADA-CAFCFACD-BAFBFBACA-DAFDFABCADFABCDA G G G;aE ABADAFACDFBACAFABCADFABCDA;aE ADA-BAFBCFAD-CFBCAFBACA 1 B 11;aE ADA-BAFCFAD-CFBFBACA;aEADABAFADACFADCFADBFBACA;aEAC-DAFDFADABAFADBFBACA G


14/49

;aEACFADABAFADBFBACA1aBACD*D*FA*C

Fig. 1.! simplifcacin por algebra de boole para el segmento a.

;bE ABACADAFABACADFABACDAFABACDFABCADAFABCDFBACADAFBACAD

;bEABACA-DAFDFABAC-DAFDFABCADAFABCDFBACA-DAFD G G G

;bEABACA-1FABAC-1FABCADAFABCDFBACA-1 ( ( (

EABACAFABACFABCADAFABCDFBACAEBACA-AFFABACFABCADAFABCDEBACA-1FABACFABCADAFABCD (EBACAFABACFABCADAFABCDEBA-CAFACFABCADAFABCD

1BEBA-CAFAFABCADAFABCDEBACAFABAFABCADAFABCDEBACAFA-BAFBCADAFBCDEBACAFA-BAFB-CADAFCD 1BB*CA*CDCDF

Fig. 1.% simplifcacin por algebra de boole para el segmento b.

;cE ABACADAFABACADFABACDFABCADAFABCADFABCDAFABCDFBACADAFBACADEABACA-DAFDFABACDFABCA-DAFDFABC-DAFDFBACA-DAFD

G G G GEABACA-1FABACDFABCA-1FABC-1FBACA-1

( ( ( (EABACAFABACDFABCAFABCFBACAEABA-CAFCDFAB-CAFCFBACA 1B GEABA-CAFDFAB-1FBACA (EABACAFABADFABFBACAEBACA-AFFA-BFBAD G 11


15/49

EBACA-1FA-BFD (B*CA*DF

Fig. 1.( simplifcacin por algebra de boole para el segmento c.

;dE ABACADAFABACDAFABACDFABCADFABCDAFBACADA;dEABADA-CAFCFABACDFABCADFABCDAFBACADA

G;dEABADA-1FABACDFABCADFABCDAFBACADA

(;dEABADAFABACDFABCADFABCDAFBACAD;dEABA-DAFCDFABCADFABCDAFBACAD 1b;dEABA-DAFCFABCADFABCDAFBACAD1BA*DCFA*CDCDFA*CD

Fig. 1.5 simplifcacin por algebra de boole para el segmento d.

;eE ABACADAF ABACDAFABCDAFBACADA;eE BACADA-AFFACDA-BAFB :% G :% G;eEBACADA-1FACDA-1 :( :(;eEBACADAFACDA

1eBD*CACFFig. 1.6 simplifcacin por algebra de boole para el segmento e.

;fEABACADAFABCADAFABCADFABCDAFBACADAFBACAD

;fEBACADA-AFFABCA-DAFDFABCDAFBACAD G G;fEBACADA-1FABCA-1FABCDAFBACAD ( (;fEBACADAFABCAFABCDAFBACAD;fEBACA-DAFDFAB-CAFCDA 1b 1b1)B*CDAFA*CDF

Fig. 1.7 simplifcacin por algebra de boole para el segmento 4.


16/49

;gEABACDAFABACDHFABCADAFABCADFABCDAFBACADAFBACADEABAC-DAFDFABCA-DAFDFABCDAFBACA-DAFD G G GEABAC-1FABCA-1FABCDAFBACA-1 ( ( (

EABACFABCAFABCDAFBACAEBA-ACFCAFAB-CAFCDA 1bB*ACACFA*CDF

Fig. 1.* simplifcacin por algebra de boole para el segmento g.

G. l igual que en el paso cuatro obtendremos el nmero de compuertas en las funciones simplificadas por algebra deboole, esperando as+ poder calcular el a'orro que se pudiera obtener en cada uno de los tipos de compuertas.

Algebrade boole AND OR NO

Fa % & "

Fb " & "

Fc ! ! &

Fd ) % "

Fe & 1 &

F " & "

Fg % & "

otal &! !0 !(Tabla 1.5 conteo de compuertas en las 4unciones obtenidas por simplifcacin de algebra de boole.

*arna+g, AND OR NO

Fa ! & !

Fb ! ! &Fc 0 & 1

Fd ( & "

Fe ! 1 !

F & & !

Fg " & "

otal 1) 1$ 1$Tabla 1.( conteo de compuertas en las 4unciones obtenidas por mapas de /arnaug0.

#. -ndi+e las seme/anas dierencias.


17/49

2a sim3lifcación 3or el m4todo de *arna+g, al ig+al +e la sim3lifcación 3or el 5lgebra deBoole dismin+e en gran cantidad el n6mero de com3+ertas e7itando as8 el n6mero decom3+ertas9 sin embargo9 la sim3lifcación 3or medio de los ma3as de *arna+g, es a6nm5s com3acta +e 3or el 5lgebra de Boole9 lo +e nos e7ita a6n m5s los errores en elmomento de la constr+cción del circ+ito9 e7ita gastos en +n exceso de com3+ertas en elcableado.

$. :e tomaran las +nciones 3or m4todo de ;arna+g,9 si com3aramos las tablas 1." 1.%

3odemos obser7ar el conteo de com3+ertas en cada +no de los casos9 3or este m4todo de;arna+g, claramente se 3+ede obser7ar +na dierencia signifcati7a de com3+ertas comose m+estra a contin+ación.

Algebraboole &! !0 !(

*arna+g, 1) 1$ 1$1.6 comparacin del n$mero de compuertas en las 4unciones por algebra de boole y mtodo de 8arnaug0

Como podemos observar el método por mapas de ?arnaug' efectivamente nos entregó un menor nmero de ccompuertas, esto nos permitir0 tener un circuito codificador m0s simplificado el elaborarlo tendr0 un menor costo.

I. /nseguida se muestra un diagrama esquem0tico de las compuertas a utili$ar en el codificador este diagrama semuestra sin simplificar, se observa que cada segmento esta por separado a que por el nmero de compuertas etamaño del esquema un diagrama general del circuito ser+a dif+cil de apreciar.

Fig 1.9 segmento a diagrama sin simplifcar.


18/49

Fig !.1 segmento b diagrama sin simplifcar.

Fig !.! segmento c diagrama sin simplifcar.


19/49

Fig !.% segmento d diagrama sin simplifcar.

Fig !.( segmento e diagrama sin simplifcar.


20/49

Fig !.5 segmento 4 diagrama sin simplifcar.

Fig !.6 segmento 4 diagrama sin simplifcar.

13. Con la elección de las funciones simplificadas para este circuito el cual fue por método de ?arnaug' tomando encuenta la implementación del nmero de compuertas a utili$ar en el circuito codificador, se reali$a un diagramaesquem0tico de las cone!iones estructura como se muestra a continuación en la fig.2.7


21/49

Fig !.7 Diagrama es&uem#tico circuito codifcador 7 segmentos) so4tare de apoyo proteus *. Elaboracin ;ropia.

/n la construcción del circuito utili$amos componentes como lo son 6%"2, " 6%3= 1 6%3(, un dips


22/49

Fig !.* diagrama interno C' 7((7

12. 6a construcción del circuito codificador sobre el protoboard se puede observar en la fig. 2.I, se utili$an compuertas

#S87(6S"2, 8D S87(6S3=, 8JS87(6S3( para poder tener un circuito m0s compacto tener un maororden en el alambrado.

fg !.9 circuito 4,sico del codifcador BCD a 7 segmentos.

•

Como a se mencionó en el 3aso anterior 3ara el armado se +tiliaran )Com3+ertas de los c+ales % son 3ara #S87(6S"2, " para 8D S87(6S3= 1 para 8JS87(6S3(, ordenadas como se muestra en la fig. ".1. 6as compuertas encerradas en el recuadro naran5ason para or, amarillo para and verde para not.


23/49

Fig. %.1 El es&uema muestra el orden de las compuertas lgicas en el circuito codifcador.

• 2as com3+ertas S87(6S"29 S87(6S3= c+entan con c+atro com3+ertas de s+ res3ecti7aes3ecifcación a exce3ción de la com3+erta S87(6S3( que cuenta con G compuertas. Semuestran las cone!iones de entrada salida de cada uno en las figAs ".2, ".", ".(. -@ara maorespecificación de las compuertas se ane!an datas'eet al final del desarrollo.

Fig. %.! Diagrama de cone"in correspondiente a la compuerta 7(?S%!.


24/49

Fig. %.% Diagrama de cone"in correspondiente a la compuerta >


25/49

Fig %.5 Forma 4,sica del display) implementado en el circuito codifcador. Se observa en la parte in4erior y superior doscone"iones en l,nea recta perpendicular al display con cable negro) son cone"iones A>D -potencial negativo 3.

• /n el circuito codificador se puede observar un dips


26/49

como beneficio la disminución del tiempo de armado por algn error dinero por el cable que pudiera serdesperdiciado.

Fig %.7 Estructura del segmento a) simulacin de un alto lgico y representacin del mismo con apoyo de ledred.Fuente: Elaboracin propia. proteus *.

Fig %.* Estructura del segmento b) simulacin de un alto lgico y representacin del mismo con apoyo de ledred.Fuente: Elaboracin propia. proteus *

Fig %.9 Estructura del segmento c) simulacin de un alto lgico y representacin del mismo con apoyo de ledred.Fuente: Elaboracin propia. proteus *

Fig (.1 Estructura del segmento d) simulacin de un alto lgico y representacin del mismo con apoyo de ledred.Fuente: Elaboracin propia. proteus *.


27/49


28/49

Fig (.5 =epresentacion es&uem#tica del codifcador BCD 7 segmentos. Simulacin de 4uncionamiento sobre elso4tare proteus *) representacion de combinaciones binarias para obtener los n$meros decimales en el display del 3

al 5. Fuente: Elaboracin propia.

Fig. (.6 =epresentacion es&uem#tica del codifcador BCD 7 segmentos. Simulacin de 4uncionamiento sobre elso4tare proteus *) representacion de combinaciones binarias para obtener los n$meros decimales en el display del 6

al 9. Fuente: Elaboracin propia.

• asta este 3+nto de la 3r5ctica se ,an determinado las +nciones +e satisacen el

+ncionamiento del codifcador9 se realiaron los es+emas de los segmentos as8como se corrió la sim+lación 3ara com3robar la codifcación 3ara la re3resentaciónde los n6meros decimales en el dis3la. na 7e c+m3liendo estos criterios se3roceder5 al alambrado del circ+ito.


29/49

• a realiado el alambrado del circ+ito 7alidamos el +ncionamiento del mismo

obteniendo los res+ltados es3erados9 se m+estran los n6meros decimales del 0 al )en las im5genes anexas.


30/49


31/49


32/49


33/49


34/49

". H(? e# el cói!% *CD EJ'licarl%.

/l código binario BCD -Binar Code Digit es una forma de e!presar cada uno de los d+gitos decimales con un códigobinario.

6a f0cil conversión de decimal a BCD convierte este código en una e!celente interfa$ para sistemas binarios comoteclados, salidas digitales, etc.

Con cuatro d+gitos se pueden representar 2 (E1G combinaciones, pero sólo necesitamos 13, por lo que 'a muc'os códigosBCD posibles.

@ara ilustrar el código BCD tomemos un nmero decimal como =7(. Cada d+gito se cambia por su equivalente binario de lasiguiente manera9

= 7 ( -decimal1333 3111 3133 -BCD

Cada d+gito decimal se cambia por su equivalente binario directo. 8ótese que siempre se usan ( bits por cada d+gito. /lcódigo BCD no usa los nmeros 1313, 1311, 1133, 1131, 1113 1111.

. H(? e# (n i#'la6 e + #e!&ent%# e án%% c%&Kn

/l displa de 7 segmentos es un componente que se utili$a para la representación de nmerosen muc'os dispositivos electrónicos debido en gran medida a su simplicidad. /st0 constituidopor una serie de diodos 6/D con unas determinadas cone!iones internas, estratégicamenteubicados en segmentos de tal forma que forme un nmero M=N -:lustración1.

/n este todos los 0nodos de los leds o segmentos est0n unidosinternamente a una patita comn que debe ser conectada a potencial positivo-nivel M1N. /l encendido de cada segmento individual se reali$a aplicandopotencial negativo -nivel M3N. /n la ilustración 2 se observa dic'a configuración.

'lustracin1.Es&uema dedisplay de 7segmentos.

'lustracin 1.Confguracin y distribucin de ?eds en#nodo com$n.


35/49

3. ¿Qué es un display de 7 segmentos de cátodo común?

>n este todos los c5todos de los leds o segmentos est5n +nidosinternamente a +na 3atilla com6n +e debe ser conectada a 3otencialnegati7o =ni7el 0E?. >l encendido de cada segmento indi7id+al se realiaa3licando 3otencial 3ositi7o =ni7el 1E? 3or la 3atilla corres3ondiente atra74s de +na resistencia +e limite el 3aso de la corriente.

>. H(? e# (n c%i)ica%r e *CD a + #e!&ent%#

*n codificador es un circuito lógico combinacional que reali$a la función inversa del decodificador. diferencia deldecodificador, el codificador permite que se introdu$ca en una de sus entradas un nivel activo que representa un digito,como BCD o binario. /l proceso de inversión de s+mbolos comunes o numéricos a un formato codificado recibe el nombrede codificación.

*n codificador tiene un nmero de l+neas de entrada, las cuales solo una es activada en un tiempo dado produce uncódigo de salida de 8 bits, dependiendo de cu0l es la entrada activada. 6a siguiente figura muestra el diagrama general deun codificador con % entradas 8 salidas. Jodas las entradas salidas est0n en 1 cuando est0n activadas. @uesto quecada una de las entradas puede ser 1 o 3, 'a 2O-8 combinaciones o códigos de entrada. @ara cada una de estascombinaciones de entrada solo una de la 8 salidas estar0 activada1, para lógica positiva, todas las otras salidas estar0n en3.

'lustracin % Codifcador.

/s un elemento digital que funciona en base de estados lógicos, con los cuales determina una salida determinadabas0ndose en un dato de entrada caracter+stico, su función operacional se base en la introducción a sus entradas de unnumero en código binario correspondiente a su equivalente en decimal para mostrar los 7 pines de salida establecidos parael integrado, una serie de estados lógicos que est0n diseñados para conectarse a un elemento alfanumérico o en el que sevisuali$ara el nmero introducido en las entradas del codificador. /l elemento alfanumérico que se conecta a las sietesalidas del codificador también est0 diseñado para traba5ar con estados lógicos, es un dispositivo elaborado con arreglosde led de tal manera que muestre los nmeros decimales desde el cero 'asta el nueve dependiendo del dato recibidodesde el codificador, a este elemento se le conoce con el nombre de displa o dispositivo alfanumérico de siete segmentos.

'lustracin !.Confguracin eilustracin de ?eds enc#todo com$n.


36/49

/l codificador est0 formado internamente por compuertas lógicas sus caracter+sticas internas son un sistema predefinidopor el diseñador para que su función operacional sea un acople perfecto efectivo con el displa.

'lustracin ( Display.

Codifcador BCD a # segmentos +tiliando +n circ+ito integrado #"2s"# +n dis3la de

5nodo com6n

. H(? e# (n #i#te&a c%n ló!ica c%&2inaci%nal

/s aquél que est0 formado por funciones lógicas elementales -8D, #, 88D, 8#, etc.Jiene un determinado nmero de entradas salidasP es importante señalar que, en cada instante, el valor de la salida -osalidas depende nicamente de los valores de las entradas, por lo tanto, en ellos no es necesario tener en cuenta eltiempo.

/5emplos de sistemas lógicos combinacionales9

Codificadores, decodificadores %ultiple!ores, demultiple!ores

Comparadores, detectores de paridadQ 6os sistemas o circuitos combinacionales pueden ser representados mediante una tabla de verdad o mediante lase!presiones en formas canónicas, suma de productos o producto de sumas.


37/49

/s un sistema con lógica combinacional. Se denomina sistema combinacional a todo sistema digital en el que sus salidasson función e!clusiva del valor de sus entradas en un momento dado, sin que intervengan en ningn caso estadosanteriores de las entradas o de las salidas.

+. H(? #%n la# ta2la# e era e (n #i#te&a c%&2inaci%nal

*na tabla de verdad de un sistema combinacional, es una tabla que nos muestra el valor de verdad de una proporcióncompuesta, para cada combinación de verdad que se puede asignar. @ara presentar un sistema formal seestablecen las definiciones de los operadores. 6as definiciones se 'ar0n en función con el fin que se pretende construir elsistema que 'aga posible la formali$ación de argumentos.

Se denomina sistema combinacional a todo sistema digital en el que sus salidas son función e!clusiva del valor de susentradas en un momento dado, sin que intervengan en ningn caso estados anteriores de las entradas o de las salidas.6as funciones -#, 8D, 88D, # son booleanas donde cada función se puede representar en una tabla de la verdad@or tanto, carecen de memoria de retroalimentación.

@. H(? e# la )(nción e(ialente e &init?r&in%#

>s a+ella +e se ex3resa como la s+matoria de elementos com3+estos en o3eración ANDE detodas las 7ariables +e inter7ienen en el 3roceso.

F=A9B9C?GHm=&9(9#?GA@BCIABC@IABC

9. ¿Qué es la función equivalente de maxitéminos?

>s a+ella +e se ex3resa como la m+lti3licación de elementos com3+estos en o3eración OREde todas las 7ariables +e inter7ienen en el 3roceso.

F=A9B9C?GJK=09%?G=A@IBIC@?=AIBIC?

";. H(? #%n 6 'ara (? #iren l%# &a'a# e 4arna(!=

>l m4todo del ma3a orece +n 3rocedimiento sencillo directo 3ara minimiar las +ncionesbooleanas. >ste m4todo 3odr8a considerarse como +na 7ersión 3ictórica de la tabla de 7erdad. >lma3a es +n diagrama ,ec,o de c+adrados9 cada +no de los c+ales re3resentan +n minit4rminode la +nción.

>l ma3a 3resenta +n diagrama 7is+al de todas las maneras en +e +na +nción se 3+ede3resentar en orma est5ndar. 2as ex3resiones sim3lifcadas generadas 3or el ma3a siem3reest5n en +na de las ! ormas est5ndarL s+ma de 3rod+ctos o 3rod+cto de s+mas.

>l diagrama cambia de tamaMo conorme al n6mero de 7ariables a mane/arL ! 7ariables9 &7ariables9 " 7ariables.

"". En(ncie l%# 'rinci'i%# el ál!e2ra e *%%le.

n sistema de elementos B dos o3eraciones binarias cerradas =? =I? se denomina A2BRAde BOO2> siem3re c+ando se c+m3lan las sig+ientes 3ro3iedadesL

https://es.wikipedia.org/wiki/Sistema_digitalhttps://es.wikipedia.org/wiki/Sistema_digitalhttps://es.wikipedia.org/wiki/Puerta_ORhttps://es.wikipedia.org/wiki/Puerta_ANDhttps://es.wikipedia.org/wiki/Puerta_NANDhttps://es.wikipedia.org/wiki/Puerta_XORhttps://es.wikipedia.org/wiki/Sistema_digitalhttps://es.wikipedia.org/wiki/Sistema_digitalhttps://es.wikipedia.org/wiki/Puerta_ORhttps://es.wikipedia.org/wiki/Puerta_ANDhttps://es.wikipedia.org/wiki/Puerta_NANDhttps://es.wikipedia.org/wiki/Puerta_XOR


38/49

• 1. ro3iedad conm+tati7aL A I B G B I A A B G B A

• !. ro3iedad distrib+ti7aL A=BIC? G AB I AC A I BC G =AIB?=AIC?

• &. >lementos ne+tros dierentes A I 0 G A A 1 G A

• ". :iem3re existe el com3lemento de A9 denominado A@ A I A@ G 1 A A@ G 0

• R-NC--O D> DA2-DADL c+al+ier teorema o identidad algebraica ded+cible de los

3ost+lados anteriores 3+ede transormarse en +n seg+ndo teorema o identidad 75lida sinm5s +e intercambiar =I? 3or =? 1 3or 0.

• CON:AN>L c+al+ier elemento del con/+nto B.

PAR-AB2>L s8mbolo +e re3resenta +n elemento arbitrario del 5lgebra9 a sea constante oórm+la com3leta.

". Menci%ne l%# aJi%&a# el ál!e2ra e *%%le.1? AI0GA!? AI1G1

&? AQ0G0"? AQ1G1%? AIAGA(? AIA@G1#? AQAGA$? AQA@G0)? A@GA10? AIABGA11? AIA@BGAIB1!? =AIB?=AIC?GAIBC

Con m6lti3les 7ariablesL1&? XIGIX

1"? XQGQX1%? XI=I?G=XI?IGXII1(? X=?G=X?GX1#? X=I?GXIX1$? =SIX?=I?GSIXISIX1)? XIXGX!0? XIX@GXI@!1? X@IXGX@I

". Ini(e l%# '%#t(la%# el ál!e2ra e *%%le.

1. Ambas o3eraciones son conm+tati7as9 es decir9 si a b son elementos del 5lgebra se7erifcaLAIBGBIA AQBGBQA

!. Dentro del 5lgebra existen dos elementos ne+tros9 el 0 el 19 +e c+m3len la 3ro3iedadde identidad con res3ecto a cada +na de dic,as 3ro3iedadesL 0IAGA 1QAGA

&. Cada o3eración es distrib+ti7a con res3ecto a la otraL AQ=BIC?GAQBIAQC AI=BQC?G=AIB?=AIC?

". >s asociati7a9 el modo de agr+3ar los actores no 7ar8a el res+ltado de la 3+blicaciónL

=AQB?CG=CQB?A


39/49

">. De&(e#tre l%# te%re&a# el ál!e2ra e *%%le.1. AI0GA

AG11I0G1

AG00Q0G0

!. AI1G1

AG00I1G1

AG11I1G1

&. AQ0G0

AG11Q0G0

AG00Q0G0

". AQ1GA

AG11Q1G1

AG00Q1G0

%. AIAGA

AG00Q0G0

AG11Q1G1

(. AIA@G1

AG00I1G1

AG11I0G1

#. AQAGA


40/49

AG11Q1G1

$. AQA@G0

AG00Q1G0

AG11Q0G0

). A@GA

AG1 A@G0

10.AIABGA

A=1IB?GAor axioma !A=1?GAAGA

11.AIA@BGAIB

or axioma 109 AGAIABAIA@BG=AIAB?IA@Bor axioma #9 AGAQA G=AQAIAB?IA@B:e s+ma axioma $9 AQA@G0 G=AQAIAB?IAA@IA@Bor actor com6n G=AIA@?=AIB?or axioma (9 AIA@G1

G=1?=AIB?A3licando axioma "9 AQ1GA AIBG AIB

1!.=AIB?=AIC?GAIBC

tiliando 3ro3iedad distrib+ti7aAAIABIACIBCGAIBCsando axioma #9 AQAGAAIABIACIBCGAIBCFactoriando A9 tenemosL

A=1IBIC?IBCGAIBCA3licando axioma !9 AI1G1A=1IC?IBCGAIBCRe3itiendo el 3aso anteriorLA=1?IBCGAIBCor axioma "9 AQ1GAAIBCGAIB


41/49

Con m6lti3les 7ariablesL

1&.XIGIX

A3licando 3ro3iedad conm+tati7a 3or axioma 19 AI0GAXG19 G0

1I0G0I11G1

1".XQGQX

or 3ro3iedad conm+tati7a axioma "9 AQ1GAXG09 G10Q1G1Q00G0

1%.XI=I?G=XI?IGXII

Con 3ro3iedad asociati7a axiomas 1 !T AI0GA9 AI1G1

XG09 G19 G10I=1I1?G=0I1?I1G0I1I10I1G1I1G1I11G1G1

1(.X=?G=X?GX

A3licando 3ro3iedad asociati7a axiomas & "T AQ0G09 AQ1GAXG09 G09 G11=0Q1?G=0Q0?1G0Q0Q11Q0G0Q1G0Q10G0G0

1#.X=I?GXIX

sando 3ro3iedad distrib+ti7a axiomas 19 & "T AI0GA9 AQ0GA9 AQ1GAXG19 G09 G11=0I1?G1Q0I1Q11Q1G0I11G1

1$.=SIX?=I?GSIXISIX

Con 3ro3iedad asociati7a distrib+ti7a m5s axiomas 19 & "T AI0GAU9 AQ0G09 AQ1GAXG19 G09 G19 SG0=0I1?=0I1?G0Q0I0Q1I1Q0I1Q11Q1G0I0I0I11G0I11G1


42/49

1).XIXGX

sando axioma 1 &9 AI0GA9 AQ0G0XG19 G01I=1Q0?G11I0G11G1

!0.XIX@GXI@

A3licando axioma 19 " )T AI0GA9 AQ1GA9 A@GAXG09 X@G19 G10I=1Q0?G0I00Q0G00G0

!1.X@IXGX@I

or axiomas 1 &9 AI0GA9 AQ0G0XG19 X@G09 G00I=1Q0?G0I00I0G00G0

". Tra(,ca #( i#e$% ele!i% 6 c%n#tr(i% 'ara e&'lear #%l% c%&'(erta# NAND 6 NOR.

Com3+estas NAND

:egmento a.

'lustracin 6 Segmento a con compuertas >@>D

:egmento b.


43/49

'lustracin 7 Segmento b con compuertas >@>D

:egmento c.

'lustracin * Segmento c con compuertas >@>D

:egmento d.

'lustracin 9 Segmento d con compuertas >@>D


44/49

:egmento e.

'lustracin 13 Segmento e con compuertas >@>D

:egmento .

'lustracin 11 Segmento 4 con compuertas >@>D

:egmento g.

'lustracin 1! Segmento g con compuertas >@>D

• Com3+ertas NOR.


45/49

:egmento a.

'lustracin 1% Segmento a con compuertas >


46/49

:egmento e.

'lustracin 16 Segmento e con compuertas >


47/49

/n el caso de 'aber construido un codificador BCD 7 segmentos con un displa de 0nodo comn significa que el displafunciona con lógica inversa, esto es, que la señal requerida para que enciendan cada uno de los segmentos es de tipo6R o BL . 6o que se requiere modificar para diseñar un codificador de 7 segmentos de c0todo comn es cambiar eldispla de 0nodo comn por un displa de 7 segmentos de c0todo comn, posteriormente se debe colocar un inversorprevio al displa de c0todo comn -recordar que este elemento funciona con señales de tipo :K o 6J.

"+. En ca#% e =a2er i#e$a% (n c%i)ica%r *CD a + #e!&ent%# e cát%% c%&Kn H(? e2e &%i)icar'ara i#e$ar (n c%i)ica%r *CD a + #e!&ent%# e án%% c%&Kn

Conectar cada terminal a una compuerta 8J a que en el codificador de c0todo comn se enciende cada 6/D conentradas 1 as+ esto ocurrir+a con 3As.

"@. En (? ti'% e tecn%l%!/a e#tá 2a#a% el C.I. +>>+

2 Piene de las inicialesL ransistor V ransistor V 2ogic ó 2ógica ransistor ransistor. 2a amilia

de los circ+itos integrados digitales 2 tienen las sig+ientes caracter8sticasL >l 7olta/e de alimentación es de I % Poltios9 conL Pm8n G ".#% Poltios Pm5x G %.!% Poltios. or

encima del 7olta/e m5ximo el circ+ito integrado se 3+ede daMar 3or deba/o del 7olta/e m8nimo

el circ+ito integrado no +ncionar8a adec+adamente.

2a serie de circ+itos integrados 2 es la base de la tecnolog8a digital. :iendo la com3+erta

NAND el circ+ito base de la serie #" XX. >s im3ortante tomar en c+enta +e9 3ara

s+ +ncionamiento9 la carga de entrada.

• Con la seMal de entrada en ni7el ba/o =2OS G 0?9 la entrada de la com3+erta

entrega corriente a la +ente de seMal de a3roximadamente 10 mA =miliam3erio?

• Con la seMal de entrada en ni7el alto =-


48/49

• :i ,a entradas no +tiliadas9 en com3+ertas NAND9 OR9 AND9 conectarlas a +na entrada

+e si se est4 +tiliando.

• >s me/or +e las salidas no +tiliadas de +nas com3+ertas est4n a ni7el alto 3+es as8

cons+men menos corriente.

• >7itar los cables largos dentro de los circ+itos.tiliar 3or lo menos +n ca3acitor de desaco3le =0.01 +F a 0.1 +F? 3or cada % o 10 3a+etes de

com3+ertas9 +no 3or cada ! a % contadores registros +no 3or cada monoestable.

". En (? ti'% e ló!ica e#tá 2a#a% el C.I. +>>+

/st0 basado en lógica combinacional a que las salidas actuales dependen de entradas actuales lo que permite combinar por lo tanto reducir el circuito.

;. A$aa #( 2i2li%!ra)/a 6 'á!ina# e Internet c%n#(ltaa#.

• ,tt3LWWa+tomatismoslogicos.eebl.comW+3loadsW!W!W%W"W!!%")&(0Walgebrabooleana.3d

• ,tt3LWW.ingenieria.+nam.mxWcrofW3

contentW+3loadsWDescargasWDatas,eetWDis3lasWdis3laYdeY#Ysegmentos.3d • fleLWWWCLWsersW>d+ardoC+e7asWDonloadsWDis3laZ!0"Z!0digitos

Z!0#Z!0segmentosZ!03araZ!0barrido.3d • ,tt3sLWWboo;s.google.com.mxWboo;s[idGP#\3*;a>KC]3gGA")]l3gGA")]dG^+

ZC&ZA)IsonIlasItablasIdeI7erdadIdeI+nIsistemaIcombinacional]so+rceGbl]otsGs:Dn(n\A&2]sigGC)AlOCn3&/F2#ooCo0N>)>],lGes"1)]saGX]7edG0a,*>icx%*PoOr2A,SrloK*B1Ai"^(A>-:DA-_7Gone3age]G^+ZC&ZA)Z!0sonZ!0lasZ!0tablasZ!0deZ!07erdadZ!0deZ!0+nZ!0sistemaZ!0combinacional]Galse

•

,tt3sLWWor+m.ard+ino.ccWindex.3,3[to3icG&!&%)$.0• ,tt3LWW.+,+.esWraael.lo3ea,+madaWdescargasWtema)Y+ndY0%0(.3d

• ,tt3LWWalbelis7.blogs3ot.mxW!01!W0%Wlogicacombinacional.,tml

• ,tt3LWWoc.+sal.esWensenanas

tecnicasWelectronicaWcontenidoWelectronicaWema$YCircCombinacionales.3d • ,tt3LWWlaboratorioselectronica.blogs3ot.mxW!01&W0$Wdecodifcadorbcd.,tml

• ,tt3LWW.+,+.esWraael.lo3ea,+madaWdescargasWtema)Y+ndY0%0(.3d

• ,tt3LWWes.slides,are.netWCesarsantossWcodifcadorbcd#segmentos

• ,tt3LWWa+l!.bnct.i3n.mxWclogicosWcodifcadoresYdecodifcadoresWcodifcadoresYdecodifc

adores.,tm• ,tt3LWW.+,+.esWraael.lo3ea,+madaWC+rsosYanterioresW+nd01Y0!Wtema&.3d

• ,tt3LWW+nicrom.comWamiliadecirc+itosintegradosttlW

C%ncl(#i%ne# Per#%nale#.

C(ea# Ra&/re, Eric0 E(ar%./sta pr0ctica me pareció mu ilustrativa a que es m0s f0cil comprender los conceptos vistos en clase como elfuncionamiento de las compuertas las cone!iones para obtener los resultados esperados

http://unicrom.com/Tut_compuertanand.asphttp://unicrom.com/Tut_compuertaor.asphttp://unicrom.com/Tut_compuertaand.asphttp://unicrom.com/Tut_condensador.asphttp://automatismoslogicos.weebly.com/uploads/2/2/5/4/22549360/algebrabooleana.pdfhttp://automatismoslogicos.weebly.com/uploads/2/2/5/4/22549360/algebrabooleana.pdfhttp://www.ingenieria.unam.mx/crofi/wp-content/uploads/Descargas/Datasheet/Displays/display_de_7_segmentos.pdfhttp://www.ingenieria.unam.mx/crofi/wp-content/uploads/Descargas/Datasheet/Displays/display_de_7_segmentos.pdfhttp://c/Users/EduardoCuevas/Downloads/Display%204%20digitos%207%20segmentos%20para%20barrido.pdfhttp://c/Users/EduardoCuevas/Downloads/Display%204%20digitos%207%20segmentos%20para%20barrido.pdfhttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://forum.arduino.cc/index.php?topic=323598.0http://www.uhu.es/rafael.lopezahumada/descargas/tema9_fund_0506.pdfhttp://albelisv.blogspot.mx/2012/05/logica-combinacional.htmlhttp://ocw.usal.es/ensenanzas-tecnicas/electronica/contenido/electronica/Tema8_CircCombinacionales.pdfhttp://ocw.usal.es/ensenanzas-tecnicas/electronica/contenido/electronica/Tema8_CircCombinacionales.pdfhttp://laboratorioselectronica.blogspot.mx/2013/08/decodificador-bcd.htmlhttp://www.uhu.es/rafael.lopezahumada/descargas/tema9_fund_0506.pdfhttp://es.slideshare.net/Cesarsantoss/codificador-bcd-7-segmentoshttp://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/codificadores_decodificadores.htmhttp://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/codificadores_decodificadores.htmhttp://www.uhu.es/rafael.lopezahumada/Cursos_anteriores/fund01_02/tema3.pdfhttp://unicrom.com/familia-de-circuitos-integrados-ttl/http://unicrom.com/Tut_compuertanand.asphttp://unicrom.com/Tut_compuertaor.asphttp://unicrom.com/Tut_compuertaand.asphttp://unicrom.com/Tut_condensador.asphttp://automatismoslogicos.weebly.com/uploads/2/2/5/4/22549360/algebrabooleana.pdfhttp://automatismoslogicos.weebly.com/uploads/2/2/5/4/22549360/algebrabooleana.pdfhttp://www.ingenieria.unam.mx/crofi/wp-content/uploads/Descargas/Datasheet/Displays/display_de_7_segmentos.pdfhttp://www.ingenieria.unam.mx/crofi/wp-content/uploads/Descargas/Datasheet/Displays/display_de_7_segmentos.pdfhttp://c/Users/EduardoCuevas/Downloads/Display%204%20digitos%207%20segmentos%20para%20barrido.pdfhttp://c/Users/EduardoCuevas/Downloads/Display%204%20digitos%207%20segmentos%20para%20barrido.pdfhttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://books.google.com.mx/books?id=V7JpKkZaEYMC&pg=PA49&lpg=PA49&dq=Qu%C3%A9+son+las+tablas+de+verdad+de+un+sistema+combinacional&source=bl&ots=sSDn6nJA3L&sig=YC9AlUOCnp3jFL7UooCo0T-NE9E&hl=es-419&sa=X&ved=0ahUKEwicx5KVoOrLAhWrloMKHZB1Ai4Q6AEISDAI#v=onepage&q=Qu%C3%A9%20son%20las%20tablas%20de%20verdad%20de%20un%20sistema%20combinacional&f=falsehttps://forum.arduino.cc/index.php?topic=323598.0http://www.uhu.es/rafael.lopezahumada/descargas/tema9_fund_0506.pdfhttp://albelisv.blogspot.mx/2012/05/logica-combinacional.htmlhttp://ocw.usal.es/ensenanzas-tecnicas/electronica/contenido/electronica/Tema8_CircCombinacionales.pdfhttp://ocw.usal.es/ensenanzas-tecnicas/electronica/contenido/electronica/Tema8_CircCombinacionales.pdfhttp://laboratorioselectronica.blogspot.mx/2013/08/decodificador-bcd.htmlhttp://www.uhu.es/rafael.lopezahumada/descargas/tema9_fund_0506.pdfhttp://es.slideshare.net/Cesarsantoss/codificador-bcd-7-segmentoshttp://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/codificadores_decodificadores.htmhttp://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/codificadores_decodificadores.htmhttp://www.uhu.es/rafael.lopezahumada/Cursos_anteriores/fund01_02/tema3.pdfhttp://unicrom.com/familia-de-circuitos-integrados-ttl/


49/49

/n el resultado final se tuvo algunas complicaciones que con estos mismos conceptos auda del profesor seresolvió.

R%r/!(e, Ca#tr% Uriel 1a2rici%.Se complementaron los conceptos teóricos vistos en clase, no conoc+a el funcionamiento de las compuertaslógicas de manera f+sica al momento de armar el circuito en f+sico, pude comprender de me5or manera todos losconceptos vistos en clase en la presente pr0ctica.

T%ar 3ille!a# 4arla 5%#el6n.Con esta pr0ctica aprend+ el funcionamiento de los codificadores, de los displa de acuerdo a su estructura -0nodocomn c0todo comn, adem0s aprend+ a traba5ar con compuertas lógicas, aplicando as+ la teor+a vista en laclase 5unto con las diferentes formas de simplificación.7ara!%,a D(rán Dai Ale8anr%.

/n la construcción del circuito me di cuenta de son muc'as cone!iones entre compuertas por lo que fue pr0cticoreali$ar el diagrama de cada segmento individualmente para evitar errores, esto nos benefició facilitando laconstrucción del circuito a que montamos segmentoP al final fue necesario colocar una resistencia para cadasegmento del displa para controlar la corriente.

C%ncl(#ión !eneral.

@ara esta primera pr0ctica construimos un codificador BCD a 7 segmentos a partir de compuertas lógicas como lo sonpuertas 8D, # T 8J. /l ob5etivo de la pr0ctica es diseñar un circuito capa$ de representar visualmente los valoresdecimales del 3 al I en un displa de c0todo comn, mediante la combinación de cuatro entradas que pueden tomar 2valores a sea 1 o 3 lógico, se utili$a un dips

Codificador BCD 7 Segmentos con compuertas logicas

Documents

Transcript of Codificador BCD 7 Segmentos con compuertas logicas