19© OFICINA ESPAÑOLA DEPATENTES Y MARCAS

ESPAÑA

11© Número de publicación: 2 231 26651© Int. Cl.7: G11C 17/00

B41J 2/175

12© TRADUCCIÓN DE PATENTE EUROPEA T3

86© Número de solicitud europea: 00964673 .886© Fecha de presentación: 04.10.200087© Número de publicación de la solicitud: 115648987© Fecha de publicación de la solicitud: 21.11.2001

54© Título: Circuito integrado, cartucho de tinta e impresora de chorro de tinta.

30© Prioridad: 04.10.1999 JP 28324399

45© Fecha de publicación de la mención BOPI:16.05.2005

45© Fecha de la publicación del folleto de la patente:16.05.2005

73© Titular/es: SEIKO EPSON CORPORATION4-1, Nishishinjuku 2-chomeShinjuku-ku, Tokyo 160-0811, JP

72© Inventor/es: Takagi, Tetsuo

74© Agente: Díez de Rivera de Elzaburu, Alfonso

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín europeo de patentes, dela mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europeade Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo seconsiderará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 delConvenio sobre concesión de Patentes Europeas).E

S2

231

266

T3

Venta de fascículos: Oficina Española de Patentes y Marcas. C/Panamá, 1 – 28036 Madrid

1

5

10

15

20

25

30

35

40

45

50

55

60

65

ES 2 231 266 T3 2

DESCRIPCIÓN

Circuito integrado, cartucho de tinta e impresorade chorro de tinta.Campo técnico

La presente invención se refiere a un cartucho detinta con un circuito integrado semiconductor que tie-ne una memoria no volátil, y un dispositivo de registrode chorro de tinta que tiene unido el cartucho de tinta.Antecedentes de la invención

En general, un circuito integrado semiconductorconsume energía eléctrica mientras se suministra laenergía incluso cuando no se realiza una operaciónpredeterminada. De este modo, hay una necesidad dereducir el consumo de energía tanto como sea posi-ble en una condición en espera en la que no funcionauna operación predeterminada. Para afrontar tal nece-sidad, puede ser posible añadir a un circuito integradosemiconductor una función para conmutar el modo deoperación desde un modo de operación general has-ta un modo de operación de bajo consumo de ener-gía (denominado modo en espera, más abajo). De es-te modo, cuando se añade la función para cambiar almodo en espera, es importante la sincronización paraconmutar entre los modos. Esto es, el cambio al mo-do en espera en una sincronización arbitraria puedetener una influencia sobre las operaciones normales.De este modo, es necesario conmutar los modos a unasincronización apropiada.

Además, para proporcionar un circuito integradosemiconductor con la función para conmutar entremodos de operación, es necesario proporcionar un ter-minal de control para recibir señales de control parael cambio de modo de operación. Entonces, se pue-den cambiar los modos de operación al modo en es-pera proporcionando una señal de control en un nivelpotencial eléctrico predeterminado a un terminal decontrol para conmutar el modo de operación.

A propósito, cuando se usa una pluralidad de cir-cuitos integrados semiconductores en un sistema, serequiere una señal seleccionada para seleccionar en-tre la pluralidad de circuitos semiconductores. En estecaso, se requiere proporcionar un terminal selector dedispositivo para seleccionar cada una de la pluralidadde dispositivos.

Adicionalmente, es una práctica común propor-cionar un terminal de control para inicialización debloque de circuito al circuito integrado semiconductorpara obtener una función para inicializar los bloquesdel circuito integrado. Además, cuando se inicializanlos bloques del circuito, se puede regular una condi-ción interna a un valor predeterminado suministrandouna señal de control a un potencial eléctrico prede-terminado al terminal de control para la inicializacióndel bloque de circuito.

En el circuito integrado semiconductor, para reali-zar la función de conmutación de modo de operacióny la función de inicialización del bloque de circuito,se proporciona un terminal de control para las funcio-nes descritas anteriormente como un terminal externoindependiente junto con otros terminales externos delcircuito integrado semiconductor que incluye típica-mente, por ejemplo un terminal de entrada de sumi-nistro de energía potencial alto, un terminal de entra-da de suministro de energía de potencial bajo, y unterminal de entrada de señal de sincronización de re-ferencia.

Sin embargo, el circuito integrado semiconductor

que tiene la función descrita anteriormente para cam-biar al modo en espera, el dispositivo de la función deselección, y la función de inicialización del bloque decircuito deben incluir cada uno un terminal de controlpara inicialización de memoria y un terminal de con-trol para conmutación del modo de operación. De estemodo, se han presentado problemas según se describemás abajo.

Esto es, un incremento en el número de terminalesde control requiere espacio en el que se disponen lasterminales fuera del circuito integrado semiconductor.Como resultado, esto origina un problema que se in-crementa con el tamaño del chip del circuito integradosemiconductor. Además, el incremento en el númerode terminales de control significa un incremento en elnúmero de aparatos externos acoplados eléctricamen-te. Esto origina un problema debido al alto coste demontaje.

Además, para realizar cada una de las funcionesantes mencionadas en el circuito integrado semicon-ductor, es necesario generar señales de control corres-pondientes para ser alimentadas al terminal de controlpara la inicialización del bloque de circuito y al termi-nal de control para conmutar el modo de operación,respectivamente. Adicionalmente, puesto que las se-ñales de control deben ser suministradas en una sin-cronización deseada, hay un problema debido a que elcontrol se hace más complicado.

El documento EP 0 593 282 describe un aparatopara imprimir que incluye un cartucho de tinta. Inte-grada dentro del cartucho de tinta se encuentra unamemoria no volátil y una unidad de control usada pa-ra leer desde y escribir a la memoria. El documentodescribe que el aparato para imprimir se encuentra enun “modo en espera” siempre que espere por los datosque van ser impresos.

La presente invención se realizó para superar losproblemas descritos anteriormente de la tecnologíaconvencional. Un fin de la presente invención es pro-porcionar un cartucho de tinta con un circuito integra-do semiconductor, el cual permite la conmutación delos modos de operación en sincronización apropiaday la reducción de un número de terminales externos.Descripción de la invención

Este objeto se logra mediante un cartucho de tintasegún la reivindicación 1. Las realizaciones preferidasde la invención constituyen el contenido de las reivin-dicaciones subordinadas.Breve descripción de los dibujos

la fig. 1 es un esquema de bloque funcional pa-ra describir un ejemplo de una estructura interna deun circuito integrado semiconductor según la presen-te invención;

la fig. 2 es un gráfico de sincronización para des-cribir una operación de salida de lectura en el circuitode integración semiconductor;

la fig. 3 es un gráfico de sincronización para des-cribir una operación de escritura y otras en el circuitointegrado semiconductor;

la fig. 4 es un diagrama que muestra un sustratode circuito en el cual se materializa una realizacióndel circuito integrado semiconductor;

la fig. 5 es un diagrama que muestra una condiciónen la que el sustrato de circuito mostrado en la fig. 4se dispone en un cartucho de tinta;

la fig. 6 es un diagrama que muestra una vista ge-neral de una impresora de chorro de tinta a la cual estáunido el cartucho de tinta mostrado en la fig. 5;

2

3

5

10

15

20

25

30

35

40

45

50

55

60

65

ES 2 231 266 T3 4

la fig. 7 es un diagrama que muestra una estructurade un cartucho mostrado en la fig. 6.

la fig. 8 es un diagrama que muestra una condiciónantes de que se una un cartucho de tinta a un soporte;y

la fig. 9 es un diagrama que muestra una condiciónen la que se une un cartucho de tinta a un soporte.Mejor modo de realizar la invención

A continuación, se describirá una realización de lapresente invención haciendo referencia a los dibujos.En cada uno de los dibujos referenciados en la des-cripción más abajo, las piezas idénticas a las de losotros dibujos se designan por números de referenciaidénticos.

La fig. 1 es un esquema de bloque funcional paradescribir la estructura interna de un circuito integra-do semiconductor de esta realización. Según se mues-tra en la figura, un circuito 1 integrado semiconductorsegún esta realización incluye un contador 2 de direc-ciones para realizar una operación de conteo, un de-codificador 3 de fila y un decodificador 4 de columnapara decodificar un valor de conteo en el contador 2de direcciones para crear una dirección, un conjuntode celdas de memoria para almacenar datos, un cir-cuito 6 de control de escritura/lectura para controlarun circuito 7 de cerrojo y una memoria intermedia Bque depende de la entrada de lectura o de la salidade lectura para el conjunto 5 de celdas de memoria,el circuito 7 de cerrojo controlado por el circuito 6 decontrol de escritura/lectura para asumir una condiciónde enclavar o una condición de paso, un circuito 8 decontrol de entrada/salida para controlar la entrada ysalida de los datos al conjunto 5 de celda de memoria,puertas G1 a G8 AND, la memoria intermedia B con-trolada por el circuito 6 de control de escritura/lecturapara asumir una condición para habilitar o una condi-ción de impedancia (Hi-Z) alta, un circuito 9 de de-tección de voltaje 9, y un inversor INV. Además, elcircuito 1 integrado semiconductor está provisto determinales P1 a P6 externos.

El valor de conteo del contador 2 de direcciones seinicializa a un valor predeterminado basado en la se-ñal invertida de una señal CS de entrada de selecciónde chip al terminal P1 externo. Además, el contador 2de direcciones crea datos de direcciones actualizadosbasados en una entrada de señal desde la puerta G1AND. Los datos de direcciones creados entran al de-codificador 3 de fila y al decodificador 4 de columna.

El decodificador 4 de columna selecciona la líneavertical en el conjunto 5 de celda de memoria que in-cluye una celda de memoria deseada en base a en-trada de datos de direcciones desde el contador 2 dedirecciones. Asimismo, el decodificador 3 de fila se-lecciona la línea horizontal en el conjunto 5 de celdade memoria que incluye la celda de memoria deseadaen base a la entrada de datos de direcciones desde elcontador 2 de direcciones. Sin embargo, cada línea desalida del decodificador 3 de fila está provista de unapuerta G6 AND, y la entrada a una entrada de cadapuerta G6 AND es una señal STB4 en espera. De es-te modo, cuando la señal STB4 en espera está a nivelbajo, no se selecciona una línea horizontal de celdasde memoria en el conjunto 5 de celda de memoria.

El conjunto 5 de celda de memoria se forma or-denando una pluralidad de celdas de memoria en unamatriz. Cada celda de memoria en una fila con direc-ciones se dirige a una condición ON por una señal se-leccionada desde el decodificador 3 de fila, al tiempo

que una señal seleccionada a partir del decodificador4 de columna permite que la información almacena-da en la celda de memoria para sea leída y escrita. Eneste caso, se asume que el conjunto 5 de celda de me-moria se forma por celdas de memoria no volátiles.

El circuito 6 de control de escritura/lectura deter-mina si la escritura a o lectura desde que se realizaen el conjunto 5 de celda de memoria en base a la se-ñal CS de control de selección de chip que entra alterminal P1 externo y una señal de salida desde unapuerta G2 o G3 AND. El circuito 6 de control escri-tura/lectura produce una señal de control al circuito 7de cerrojo a través de una puerta G4 AND. Por lo tan-to, cuando una señal STB5 en espera está a un nivelbajo, la salida de la puerta G4 AND está a un nivelbajo, mientras que cuando el STB5 está a un nivel al-to, la salida de la puerta G4 AND es equivalente a laseñal de salida desde el circuito 6 de control escritu-ra/lectura.

El circuito 7 de cerrojo produce la lectura de datodel conjunto 5 de celda de memoria a un terminal P6externo después de mantenerlo por un período prede-terminado de tiempo, el cual se extrae desde el circui-to 8 de control de entrada/salida, en base a una señalde control desde el circuito 6 de control de escritu-ra/lectura. El circuito 7 de cerrojo realiza una opera-ción de enclavar o una operación de paso dependien-do de la salida de la puerta G4 AND. El circuito 7 decerrojo realiza la operación de enclavar cuando la sali-da de la puerta G4 AND está en el nivel bajo, al tiem-po que el circuito 7 de cerrojo realiza la operación depaso cuando la salida de la puerta G4 AND está en elnivel alto. La operación de enclavar es una operaciónpara mantener la condición de salida. La operación depaso es una operación para enviar la señal de entradacomo una señal de salida como tal.

La memoria intermedia B se proporciona entre lasalida del circuito 7 de cerrojo y el terminal P6 ex-terno. La memoria intermedia B se dirige a una con-dición habilitada o una condición de impedancia altaque depende de la salida de la puerta G5 AND quetiene, como salidas, una señal STB3 en espera y unaseñal de control desde el circuito 6 de control de escri-tura/lectura. La salida para la puerta G5 AND está aun nivel bajo cuando la salida de la señal STB3 en es-pera está al nivel bajo, mientras la salida de la puertaG5 AND es equivalente a la señal de salida del cir-cuito 6 de control de escritura/lectura cuando STB3está en el nivel alto. Cuando la salida de la puerta G5AND está a nivel alto y la memoria intermedia B está,de este modo, en la condición habilitada, la salida delcircuito 7 de cerrojo pasa al terminal P6 externo. Porotro lado, cuando la memoria intermedia B está en lacondición de impedancia alta, una señal suministradaal terminal P6 externo se da entrada al circuito 8 decontrol de entrada/salida.

El circuito 8 de control de entrada/salida escribelos datos de entrada vía el terminal P6 externo dentrodel conjunto 5 de celda de memoria, o contrariamen-te, produce los datos de salida de lectura al terminalP6 externo a través del circuito 7 de cerrojo y la me-moria intermedia B. El circuito 8 de control de en-trada/salida incluye un sensor amplificador 81 que seopera a través de una señal STB2 en espera, y un cir-cuito 82 de escritura para realizar una operación deescritura en el conjunto de celda de memoria que de-pende de la salida desde un circuito 10 de inhibiciónde escritura y señales I/O de entrada/salida proporcio-

3

5

5

10

15

20

25

30

35

40

45

50

55

60

65

ES 2 231 266 T3 6

nadas a partir del terminal P6 externo.El circuito 10 inhibidor de escritura incluye un cir-

cuito 9 de detección de voltaje, y una puerta G7 ANDpara controlar las transmisiones de señales WRITE alcircuito 82 de escritura que dependen de la salida delcircuito 9 de detección de voltaje. El circuito 9 de de-tección de voltaje detecta un voltaje de suministro deenergía. Detecta si el voltaje del circuito de fuerza esel voltaje requerido o está por encima y, si es así, per-mite la transmisión de la señal WRITE al circuito 82de escritura a través de la puerta G7 AND. La señalSTB1 en espera cambia la salida del voltaje del circui-to de detección al nivel bajo y la corriente del circuitode detección de voltaje al mínimo cuando está al nivelbajo.

El dato escrito es, por ejemplo la cantidad de tintarestante. Escribiendo la cantidad de tinta restante, lacantidad de tinta que resta se puede controlar siem-pre.

Cuando la señal STB1 en espera es menor que unnivel predeterminado, la salida de la puerta G7 ANDestá en el nivel bajo, y no se realiza ningún dato escri-to sobre el conjunto 5 de celda de memoria.

Las salidas G1 de la puerta AND, al contador 2 dedirecciones y la puerta G2 o G3 AND, cuya señal es laconjunción de entrada de la señal CS de control de se-lección de chip vía el terminal P1 externo y una señalCK de entrada de reloj vía el terminal P2 externo.

La puerta G2 AND produce, al circuito 6 de con-trol de escritura/lectura, cuya señal es la conjunciónde la señal de salida desde la puerta G1 AND y unaseñal W/R de entrada escritura/lectura desde el ter-minal P3 externo. Por otro lado, la puerta G3 ANDproduce, al circuito 6 de control de escritura/lectura,una señal la cual está en conjunción con la señal desalida desde la puerta G1 AND y la señal invertidade la señal W/R de entrada escritura/lectura desde elterminal P3 externo.

Más específicamente, cuando la señal de entradadesde la puerta G1 AND es “L”, las salidas de laspuertas G2 y G3 AND son ambas “L”. Por otro lado,cuando la señal de entrada desde la puerta G1 AND es“H”, y una señal W/R de entrada escritura/lectura es“H”, la salida de la puerta “G2” AND es “H” al tiem-po que la salida de la puerta G3 AND es “L”. Por elcontrario, si la señal W/R de entrada escritura/lecturaes “L”, la salida de la puerta G2 AND es “L” al tiem-po que la puerta G3·AND es “H”. De este modo, laspuertas G2 y G3 AND están dispuestas no para variarsus salidas incluso si varía la señal W/R de entradaescritura/lectura.

El terminal P1 externo es un terminal para dar en-trada a la señal CS de entrada de selección de chip, esdecir una señal STBO de control para seleccionar undispositivo específico cuando una pluralidad de dis-positivos existen al mismo tiempo, para inicializar elcontador 2 de direcciones, y para cambiar el modo deoperación. Esto es, el terminal P1 externo en esta rea-lización es un terminal usado tanto como un terminalde control para inicializar un contador de direccionescomo un terminal de control para cambiar el modo deoperación.

El terminal P2 es un terminal para dar entrada ala señal CK de entrada de reloj, esto es una referenciapara operar el circuito 1 integrado semiconductor. Elterminal P3 externo es un terminal para dar entradaa la señal W/R de entrada escritura/lectura para espe-cificar una operación de acceso en el conjunto 5 de

celda de memoria integrado en el circuito 1 semicon-ductor integrado.

Los terminales P4 y P5 externos son terminales deentrada para aplicar voltaje operacional a un alto nivelVDD de voltaje potencial alto y a un nivel VSS de vol-taje potencial bajo para operar el circuito 1 integradosemiconductor. El terminal P6 externo es un terminalde entrada/salida para dar entada a datos que van aser realmente escritos dentro del conjunto 5 de celdade memoria integradp en el circuito 1 semiconductorintegrado y/o para dar entrada a los datos de lecturadesde el conjunto 5 de celda de memoria.

Cada una de las señales STB1 a STB5 en esperase genera por una puerta G8 AND y un inversor INV.La señal STB1 en espera es generada por la puertaG8 AND, la cual produce la conjunción de una se-ñal STBO de espera y la señal W/R de entrada de es-critura/lectura. Además, las señales STB2, STB3, ySTB5 en espera se generan por el inversor INV, queinvierte y produce la señal W/R de entrada escritu-ra/lectura. La señal STBO en espera se convierte enla señal STB4 en espera as como tal.

Después, las operaciones del circuito integrado se-miconductor según la realización se describirán conreferencia a las figs. 2 y 3.

La fig. 2 es un diagrama de secuencia para descri-bir una operación de salida de lectura en el circuitointegrado semiconductor. La fig. 2 muestra la señalCS de control de selección de chip, la señal W/R deentrada de escritura/lectura, el reloj CLOCK, los va-lores de conteo del contador 2 de direcciones, y lasseñales I/O de entrada/salida en el terminal P6 exter-no en la fig. 1. Cuando se realiza la lectura de lecturaen el conjunto 5 de celda de memoria, “L” se aplicaal terminal P1 externo, ante todo, para inicializar elcontador 2 de direcciones. Después, “H” se aplica alterminal P1 externo, y los pulsos de reloj para una di-rección de comienzo de salida de lectura prevista seles da entrada vía el terminal P2 externo. Durante laentrada de los pulsos del reloj, se aplica “L” para es-pecificar la salida de lectura como señal W/R de señalde entrada de escritura/lectura al terminal P3 externo.

La dirección correspondiente a los datos que sevan a leer se produce en un período cuando la señalCK de entrada de reloj se cambia a “L”. Durante el pe-ríodo cuando la señal CK de entrada de reloj es “H”,el dato se mantienen puesto que está enclavado dentrodel circuito 7 de cerrojo en el flanco ascendente. En elflanco descendente, la dirección es incrementada, y eldato para la próxima dirección se produce desde elterminal P6 externo.

La fig. 3 es un diagrama de secuencia para des-cribir una operación escrita en el circuito integradosemiconductor, por ejemplo. La fig. 3 muestra la se-ñal CS de control de selección de chip, la señal W/Rde entrada escritura/lectura, el reloj CLOCK, los va-lores de conteo del contador 2 de direcciones, las se-ñales I/O de entrada/salida en el terminal P6 externoasí como las señales STB1 a STB5 en espera. Cuan-do se realiza un escrito sobre el conjunto 5 de celdasde memoria, “L” se aplica al terminal P1 externo enuna condición en la que la señal W/R de entrada es-critura/lectura es “L” para inicializar el contador 2 dedirecciones. Después, “H” se aplica al terminal P1 ex-terno, y los pulsos de reloj para una dirección de co-mienzo de escritura prevista se les da entrada vía elterminal P2 externo. Entonces, durante la operaciónde escritura, “H” para especificar la escritura se apli-

4

7

5

10

15

20

25

30

35

40

45

50

55

60

65

ES 2 231 266 T3 8

ca como la señal W/R de entrada escritura/lectura alterminal P3 externo.

Después, se describirá un procedimiento para lainstrucción al circuito 1 integrado semiconductor pa-ra realizar la inicialización de memoria y cambiar elmodo de operación. Según se describe anteriormente,cuando “L” se aplica al terminal P1 externo, se ini-cializa el contador 2 de direcciones. Esto es un proce-dimiento absolutamente requerido para inicializacióndel circuito 1 integrado semiconductor y el mismo serealiza para circuitos distintos al del conjunto 5 de cel-da de memoria, que incluye el circuito 6 de control deescritura/lectura. Aquí, la salida de la memoria inter-media B cambia a una condición I-Z, la cual ocasio-na que el terminal P6 externo asuma una condiciónabierta (condición de alta impedancia).

Además, cuando se completa la impresión por eldispositivo de registro de chorro de tinta, “L” se apli-ca al terminal P1 externo. Entonces, la señal STBOen espera para conmutar el modo de operación “L” secambia a “L”, y el modo de operación del circuito 1integrado semiconductor se conmuta al modo en espe-ra. Cuando el modo de operación del circuito 1 inte-grado semiconductor se conmuta al modo en espera,se termina la operación de las piezas en las que flu-ye la corriente constantemente, intentando de ese mo-do reducir el consumo de corriente. Más específica-mente, el sensor amplificador 81 dispuesto dentro delcircuito 8 de control de entrada/salida, por ejemplo,por lo general incluye un circuito reflector de corrien-te, y el sensor amplificador 81 siempre necesita flujode corriente. Por lo tanto, para reducir el consumo defuerza en el modo en espera, el voltaje de fuente parasuministrar al circuito 8 de control de entrada/salidase cambia a OFF por la señal STB2 en espera. Asimis-mo, el circuito 9 de detección de voltaje que incluyeun circuito reflector de corriente se cambia a OFF porla señal STB1 en espera.

Además, la memoria intermedia B que es otro cir-cuito interno se cambia a la condición de impedanciaalta por la señal STB3 en espera. Adicionalmente, elcircuito 7 de cerrojo se controla a la condición paraenclavar por la señal STB5 en espera. Además, la es-pecificación de direcciones por el decodificador 3 defila se suprime por la señal STB4 en espera.

De este modo, en esta realización, cuando la señalCS de entrada de selección de chip, es “L”, es de-cir, cuando el terminal P1 externo está en una condi-ción no seleccionada, el contador 2 de direcciones seinicializa y el circuito 1 integrado semiconductor secambia al modo en espera. Puesto que estas instruc-ciones son controladas por entradas al terminal P1 ex-terno, es decir un terminal de uso dual, se proporcio-na la función de inicialización de memoria y la fun-ción para conmutar al modo en espera, permitiendouna reducción en el número de terminales externos.Además, el terminal de control para la inicializaciónde memoria y el terminal de control para control delmodo de operación se combinan en un terminal de usodual, que hace más fácil el control.

En este caso, las funciones para la inicializacióndel bloque de circuito y la conmutación del modo deoperación se pueden disponer de tal modo que el con-tador 2 de direcciones se inicialice y el circuito 1 in-tegrado semiconductor se conmute al modo en esperacuando la operación lógica entre la entrada desde elterminal P1 externo y la entrada desde otros termina-les está en la condición no seleccionada.

Las figs. 4(a) a 4(e) son diagramas que muestranun sustrato de circuito en el cual se materializa el cir-cuito integrado semiconductor según esta realización.Según se muestra en la fig. 4(a), los contactos 12 seforman sobre un lado de la superficie de un sustrato 11de circuito. Estos contactos 12 están conectados a losterminales P1 a P6 externos descritos anteriormente.Además, según se muestra en la fig. 4(b), el circuito 1integrado semiconductor se materializa o monta sobreel lado posterior del sustrato 11 de circuito.

Según se muestra en la fig. 4(c), el sustrato 11 decircuito está en una forma de placa sustancialmenterectangular. El sustrato 11 de circuito está provisto deuna porción 11a de muesca, y una porción 11b de ori-ficio. Se usan para posicionamiento del substrato 11de circuito cuando están montados sobre un cartuchode tinta descrito más abajo. Además, según se mues-tra en la fig. 4(d), se puede disponer un rebajo 12asobre la superficie de cada uno de los contactos 12dispuestos sobre el sustrato 11 de circuito. Cuando seproporciona el rebajo 12a, según se muestra en la fig.4(e) mejora la condición de conexión eléctrica con uncontacto 29 dispuesto sobre el cartucho de tinta des-crito más abajo.

La fig. 5(a) y 5(b) son diagramas que muestran elsustrato de circuito mostrado en la fig. 4 unido a uncartucho de tinta. La fig. 5(a) muestra un caso en elque el sustrato 11 de circuito se monta sobre un car-tucho 20 de tinta negra que contiene tinta negra. Elcartucho 20 de tinta negra contiene, en un depósito21 formado como un paralelepípedo sustancialmenterectangular, un cuerpo poroso, no mostrado, impreg-nado con tinta negra, y la superficie superior se cierraherméticamente por un cuerpo 23 de tapa. Sobre lasuperficie inferior del depósito 21, se forma una sali-da 24 de suministro de tinta en una posición de caraa una aguja de suministro de tinta cuando se une a unsoporte. Además, una porción 26 saliente asociada oacoplada a una proyección de una palanca del cuer-po se forma integralmente a un borde superior de unapared 25 vertical en el lado de la salida de suministrode tinta. Las porciones 26 salientes están formadas enambos lados de la pared 25 separadamente, y cada unatiene un refuerzo 26a. Además, un refuerzo 27 trian-gular se forma entre una superficie inferior y la pared25.

El sustrato 11 de circuito se une al lado en el quese forma la salida de suministro de tinta de la pared25 vertical. El sustrato 11 de circuito tiene una plura-lidad de contactos sobre una superficie de cara a loscontactos del cuerpo y tiene un elemento de memoriamaterializado o dispuesto sobre la superficie poste-rior. Además, las proyecciones 25a y 25b y las por-ciones 25c y 25d salientes se forman sobre la pared25 vertical para posicionar el sustrato 11 de circuito.

Por otro lado, la fig. 5(b) muestra un caso en elque el sustrato 11 de circuito se une a un cartucho detinta de color que contiene la tinta de color. El car-tucho 30 de tinta de color contiene, en un depósito31 formado como un paralelepípedo sustancialmenterectangular, un cuerpo poroso, no mostrado, impreg-nado con tinta y cerrado herméticamente con un cuer-po 33 de tapa sobre la superficie superior. Cinco por-ciones que contienen tinta contienen cinco colores detinta de color separadamente y de forma respectiva seforman en secciones dentro del depósito 31. En la su-perficie inferior del depósito 31, se forma una salida34 de suministro de tinta para cada color de tinta en

5

9

5

10

15

20

25

30

35

40

45

50

55

60

65

ES 2 231 266 T3 10

una posición de cara a una aguja de suministro de tin-ta respectiva cuando se une al soporte. Además, lasporciones 36 salientes asociadas con una proyecciónde una palanca del cuerpo se forman integralmente enun borde superior de una pared 35 vertical en el ladode la salida de suministro de tinta. Las porciones 36salientes están formadas en ambos lados de la pared35 separadamente, y cada una tiene un refuerzo 36a.Además, se forma un refuerzo 37 triangular entre unasuperficie inferior y la pared 35. Adicionalmente, eldepósito 31 tiene un rebajo 39 para evitar un error deinserción.

Se forma un rebajo 38 en un lado de la pared 35vertical en el que se forma una salida de suministro detinta de modo que se posicione en el centro de cadacartucho 30 en la dirección del ancho, y se une aquíel sustrato 11 de circuito. El sustrato 11 de circuitotiene una pluralidad de contactos sobre una superficiede cara a los contactos del cuerpo y tiene un elemen-to de memoria sobre la superficie posterior. Además,las proyecciones 35a y 35b y las porciones 35c y 35dsalientes se forman sobre la pared 35 vertical para po-sicionar el sustrato 11 de circuito.

La fig. 6 es un diagrama que muestra una visión deconjunto de una impresora de chorro de tinta (disposi-tivo de registro de chorro de tinta) a la cual se une uncartucho de tinta mostrado en la fig. 5. En la fig. 6, unsoporte 44 para contener cada uno de los cartuchos 30de tinta negra mostrados en la fig. 5(a) y el cartucho30 de tinta de color mostrado en la fig. 5(b) se formanen un carro 43 conectado a un motor 42 accionador através de una cinta 41 de sincronización. Además, seproporciona un cabezal 45 de registro para recibir elsuministro de tinta de cada uno de los cartuchos 20 y30 de tinta en una posición de superficie inferior sobreel carro 43.

Las agujas 46 y 47 de suministro de tinta que co-munican con el cabezal 45 de registro se disponen ver-ticalmente sobre la superficie inferior del carro 43 demodo que se posicionen en la parte interna del dispo-sitivo, es decir sobre el lado de la correa 41 de sincro-nización.

La fig.7 es un diagrama que muestra la estructuradel carro mostrado en la fig. 6. Según se observa en lafig. 7, las palancas 51 y 52 están montadas giratoria-mente con respecto a los ejes 49 y 50 como puntos deapoyo en el borde superior de una pared 48 verticalexactamente de cara a las agujas 46 y 47 de suminis-tro de tinta entre las paredes verticales que forman elsoporte 44.

La pared 53 posicionada sobre el lado de los bor-des libres de las palancas 51 y 52 tiene una porción enpendiente en la que se corta diagonalmente el lado dela superficie inferior. Además, los mecanismos 54 y55 de contacto se disponen sobre la pared 48 vertical.Los mecanismos 54 y 55 de contacto están conectadosa los contactos descritos anteriormente dispuestos so-bre el sustrato 11 de circuito en una condición en laque se une el cartucho de tinta. De este modo, el re-gistro del cartucho de tinta se puede realizar usandotinta dentro del cartucho de tinta.

Adicionalmente, una plataforma 56 de base semonta sobre la pared 48 vertical del soporte 44. En-

tonces, un sustrato 57 de circuito se monta sobre lasuperficie posterior de la plataforma 56 de base. Elsustrato 57 de circuito se conecta eléctricamente conlos mecanismos 54 y 55 de contacto, dando como re-sultado que estén conectados eléctricamente el sustra-to 11 de circuito y el sustrato 57 de circuito dispuestosen el cartucho de tinta.

La fig-8 es un diagrama que muestra la condiciónantes de que el cartucho de tinta se una al soporte,al tiempo que las figura 9(a) a (c) son diagramas quemuestran condiciones en las que el cartucho de tintaestá unido al soporte. Según se muestra en la fig. 8,cuando la palanca 51 se cierra en una condición enla que el cartucho 20 de tinta se inserta en el soporte44, el cartucho 20 de tinta se presiona gradualmenteen una dirección de una flecha Y. Aquí, la condiciónmostrada en la fig. 9(a) cambia a la condición mostra-da en la fig. (c), y la aguja 46 de suministro de tintase inserta dentro del cartucho 20 de tinta. La tinta sesuministra desde el cartucho 20 de tinta en una con-dición en la que la aguja 46 de suministro de tinta seinserta dentro del cartucho 20 de tinta y el cartucho 20de tinta se une completamente al soporte 44, es decir,en la condición mostrada en la fig. 9(c).

En la condición mostrada en la fig. 9(c), los con-tactos 12 dispuestos sobre el sustrato 11 de circuito ylos contactos 29 sobre el sustrato 57 de circuito dis-puestos sobre el lado del soporte 44 están eléctrica-mente conectados. De este modo, una impresora dechorro de tinta puede leer y escribir datos libremen-te a/desde el circuito 1 integrado semiconductor. Másespecíficamente, cuando el suministro de energía dela impresora está en ON, “L” se aplica al terminal P1externo, al tiempo que “H” se aplica cuando se nece-sita realizar una operación de lectura o escritura. Estopuede simplificar la lógica y contribuir a la reduccióndel tamaño del chip.Aplicabilidad industrial

Según se describe anteriormente, controlando laconmutación al modo de bajo consumo de energía enrespuesta a un final de una operación de impresiónque usa un cartucho de tinta, el modo de operaciónse puede conmutar sin que tenga ningún efecto sobrela operación normal. En el modo de bajo consumo deenergía, la inicialización de una dirección especifica-da puede lograr la reducción del consumo de ener-gía. Adicionalmente, en el modo de bajo consumo deenergía, terminando las operaciones de un sensor am-plificador para generar señales sobre datos almacena-dos de lectura, una memoria intermedia usada paraleer datos de salida de lectura, y un circuito de cerro-jo para enclavar los datos leídos, por ejemplo, puedereducir incluso más el consumo de energía.

Además, usando un terminal común para instruirla función de selección de chip, la función de iniciali-zación para bloques de circuito y la función para con-mutar al modo en espera puede lograr un circuito in-tegrado semiconductor que tiene un número reducidode terminales externas.

Adicionalmente almacenando la cantidad restantede tinta en un cartucho de tinta, al menos, se puedecontrolar siempre la cantidad restante de cartucho detinta

6

11

5

10

15

20

25

30

35

40

45

50

55

60

65

ES 2 231 266 T3 12

REIVINDICACIONES

1. Un cartucho de tinta que comprende un circuito(1) integrado semiconductor que tiene un modo de ba-jo consumo de energía en el cual el consumo de ener-gía es más bajo que en un modo de operación normalque realiza una operación normal, comprendiendo di-cho circuito (1) integrado semiconductor medios decontrol (G8, INV) para controlar una conmutación adicho modo de bajo consumo de energía en respuestaa una conclusión de una operación de impresión queusa el cartucho de tinta, y comprendiendo además me-dios (5) de almacenamiento para almacenar datos pre-determinados en direcciones especificadas, y medios(2) de creación de direcciones para crear secuencial-mente direcciones especificadas para dichos medios(5) de almacenamiento, en el que se inicializa dichadirección cuando la operación se conmuta al modo deconsumo bajo de energía en respuesta a dichos me-dios (G8, INV) de control.

2. El cartucho de tinta de la reivindicación 1, enel que en dicho circuito (1) integrado semiconductor,la operación de los circuitos internos se termina enel modo de bajo consumo de energía ocasionado pordichos medios (G8, INV) de control.

3. El cartucho de tinta de la reivindicación 2, enel que dichos circuitos internos incluyen un amplifi-cador sensor (81) para crear una señal en la salida delectura de datos almacenados en dichos medios (5) dealmacenamiento.

4. El cartucho de tinta de la reivindicación 2 ó 3,en el que dichos circuitos internos incluyen un deco-

dificador (3, 4) de direcciones para especificar una di-rección en dichos medios (5) de almacenamiento.

5. El cartucho de tinta de la reivindicación 2, 3 ó 4,en el que dichos circuitos internos incluyen una me-moria intermedia (B) usada para salida de lectura dedatos leídos en dichos medios (5) de almacenamiento.

6. El cartucho de tinta de cualquiera de las reivin-dicaciones 2 a 5, en el que dichos circuitos internosincluyen un circuito (7) de cerrojo para enclavar da-tos leídos en dichos medios (5) de almacenamiento.

7. El cartucho de tinta de una cualquiera de lasreivindicaciones 1 a 6, en el que una conmutación almodo de bajo consumo de energía por dichos medios(G8, INV) de control y una inicialización de direc-ciones creada por dichos medios (2) de creación dedirecciones se realizan en base a una entrada de señalde control a un terminal (P1) externo común, siendola señal de control generada en respuesta a una con-clusión de una operación de impresión que usa el car-tucho de tinta.

8. El cartucho de tinta de la reivindicación 7, en elque dicho terminal (P1) externo común es un terminalde selección de chip.

9. El cartucho de tinta de una cualquiera de lasreivindicaciones 1 a 8, en el que dicho circuito (1) in-tegrado semiconductor almacena al menos el resto dela cantidad de tinta.

10. Un dispositivo de registro de chorro de tintaque tiene un cartucho de tinta según la reivindicación9 para imprimir información de imagen deseada usan-do tinta suministrada desde el cartucho de tinta.

7

ES 2 231 266 T3

8

ES 2 231 266 T3

9

ES 2 231 266 T3

10

ES 2 231 266 T3

11

ES 2 231 266 T3

12

ES 2 231 266 T3

13

ES 2 231 266 T3

14

ES 2 231 266 T3

15

ES 2 231 266 T3

16