Tipos de Computación paralela

Integrantes:

Juan Eduardo Suarez Mota

Materia: Arquitectura de computadoras

Carrera: Ing. Sistemas Computacionales

5-AT/M

Computación Paralela

Tipos

Taxonomía

de Flynn

Se basa

en el

número

de

instrucci

ones

concurre

ntes

(control)

y en los

flujos de

datos

disponib

les en la

arquitect

ura.

Una instrucción, un dato (SISD) Computador secuencial que no explota el paralelismo en las instrucciones ni en flujos

de datos. Ejemplos de arquitecturas SISD son las máquinas con uni -procesador o

monoprocesador tradicionales como el PC o los antiguos mainframe.

Múltiples instrucciones, un dato (MISD) Poco común debido al hecho de que la efectividad de los múltiples flujos de

instrucciones suele precisar de múltiples flujos de datos. Sin embargo, este tipo se usa

en situaciones de paralelismo redundante, como por ejemplo en navegación aérea,

donde se necesitan varios sistemas de respaldo en caso de que uno falle.

Una instrucción, múltiples datos (SIMD) Un computador que explota varios flujos de datos dentro de un único flujo de

instrucciones para realizar operaciones que pueden ser paralelizadas de manera

natural. Por ejemplo, un procesador vectorial.

Múltiples instrucciones, múltiples datos (MIMD)

Varios procesadores autónomos que ejecutan simultáneamente instrucciones

diferentes sobre datos diferentes. Los sistemas distribuidos suelen clasificarse como

arquitecturas MIMD; bien sea explotando un único espacio compartido de memoria, o

uno distribuido.

Organización

de memoria

Las celdas de memoria se

disponen en el interior de un

chip atendiendo a

dos organizaciones principales: la

organización por palabras,

también denominada

2D, y la organización

por bits, también

denominada 2 ½ D o 3D.

de ese van a salir estos 2 ...

:

Organización 2D

Las celdas forman una matriz de 2n filas y m columnas, siendo 2n el número de palabras del chip y m el número de bits de cada palabra. Cada fila es seleccionada por la decodificación de una z configuración diferente de los n bits de dirección. Esta organización tiene el inconveniente que el selector (decodificador) de palabras crece exponencialmente con el tamaño de la memoria. Igual le ocurre al número de entradas (fan-in) de las puertas OR que generan la salida de datos.

Organización 3D

En lugar de una única selección (decodificador) de 2n salidas en esta organización se utilizan dos decodificadores de 2n/2 operando en

coincidencia. Las líneas de dirección se reparten entre los dos decodificadores. Para una configuración dada de las líneas de

dirección se selecciona un único bit de la matriz. Por ello se la denomina también organización por bits.

D IAGRAMA DE COMPARACIÓN DE LAS CLASIFICACIONES

Esas cuatro arquitecturas son mostradas visualmente a continuación en donde

cada "PU" (processing unit) es una unidad de procesamiento:

SISD MISD

SIMD MIMD

Organización 2D

Organización 3D

Bibliografía

http://www.fdi.ucm.es/profesor/jjruz/WEB2/Temas/EC5.pdf

http://es.wikipedia.org/wiki/Taxonom%C3%ADa_de_Flynn