CURSO: ELECTRÓNICA DIGITAL - ceduvirt.com ELECTRÓNICA DIGITAL TEMA: BÁSCULAS O FLIP FLOPs...
Transcript of CURSO: ELECTRÓNICA DIGITAL - ceduvirt.com ELECTRÓNICA DIGITAL TEMA: BÁSCULAS O FLIP FLOPs...
CURSO: ELECTRÓNICA DIGITAL
TEMA: BÁSCULAS O FLIP FLOPs
PROFESOR: ING. JORGE ANTONIO POLANÍA
Un sistema secuencial es un sistema que además de depender de las entradas
depende de sus salidas pasadas, esto es, hay un lazo de realimentación. En
sistemas secuenciales, el sistema debe tener algún elemento de memoria,
debe haber al menos una realimentación del elemento de memoria al sistema
de entrada y es de naturaleza cíclica.
En esta unidad se estudiaran los elementos básicos de un circuito secuencial
como los flip-flop que son los elementos de memoria, los contadores y los
registros digitales.
1. INTRODUCCIÓN
CELDA O ELEMENTO DE MEMORIA
El elemento básico de una memoria es la celda que almacena un bit. La tabla
funcional describe el circuito lógico de la celda. S=Set, R=Reset. La nueva
salida (estado siguiente) depende de las entradas y de la salida pasada (estado
actual).
EL FLIP FLOP O BÁSCULA
Está compuesto por una celda binaria de almacenamiento de un bit que tiene
dos entradas S (set) y R (reset), el decodificador y la señal de reloj (clock).
2. TIPOS DE FILP FLOPs
FLIP FLOP: SR (SET- RESET)
Tiene dos entradas S y R, la señal de reloj para sincronizar el almacenamiento
y dos salidas Q y Q'. La tabla funcional nos presenta el estado siguiente Qn+1
de la salida en función de las entradas S, R y del estado actual de esta salida
Qn.
FLIP FLOP: TIPO D (LATCH)
Es un flip flop que almacena el bit de entrada con el flanco de subida del reloj.
Lo que hay en D aparece en Q.
FLIP FLOP TIPO T (TOGGLE)
T= 1: Cambia la salida, T=0: No cambia la salida
FLIP FLOP JK
Es un mejoramiento al flip flop SR, cuando RS=11
FLIP FLOP JK MAESTRO- ESCLAVO
En la figura tenemos su diagrama lógico y su tabla de excitación. Con el flanco
positivo del reloj se almacena el bit en el maestro y con el flanco de bajada se
almacena en el esclavo.
CIRCUITO INTEGRADO 7476
Este circuito tiene en su interior dos filp flop JK maestro esclavo, tal como se
presenta en el diagrama de conexión. El pin PRx colocado en nivel bajo pone la
salida en nivel alto y el pin CLRx en nivel bajo pone la salida en nivel bajo.
CIRCUITOS INTEGRADOS FF
7473: Dual JK con Clear
7474: Dual tipo D con Clear y Preset
7476: Dual JK con Clear y Preset
7478: Dual JK con Clear, Preset y reloj común
3. DISEÑO DE FLIP FLOPs
DISEÑO DEL FLIP FLOP SR
a) Tablas funcionales del FF_ SR:
CK S R Qn Qn+1 S R CK S R Qn Qn+1 S R
0 0 0 0 0 0 x 1 0 0 0 0 0 x
0 0 0 1 1 x 0 1 0 0 1 1 x 0
0 0 1 0 0 0 x 1 0 1 0 0 0 x
0 0 1 1 1 x 0 1 0 1 1 0 0 1
0 1 0 0 0 0 x 1 1 0 0 1 1 0
0 1 0 1 1 x 0 1 1 0 1 1 x 0
0 1 1 0 0 0 x 1 1 1 0 x x x
0 1 1 1 1 x 0 1 1 1 1 x x x SIN RELOJ: CK=0 CON SUBIDA DEL RELOJ:CK=1
b) Mapa de Karnaugh para entrada SET:
c) Mapa de Karnaugh para entrada RESET:
d) Circuito secuencial
DISEÑO DEL FLIP FLOP tipo D (Latch)
a) Tablas funcionales del FF_ D:
CK D Qn Qn+1 SET RESET
0 0 0 0 0 X
0 0 1 1 X 0
0 1 0 0 0 X
0 1 1 1 X 0
1 0 0 0 0 X
1 0 1 0 0 1
1 1 0 1 1 0
1 1 1 1 X 0 CK=0 NO HAY RELOJ, CK=1 CON RELOJ
b) Mapa de Karnaugh para entrada SET:
S=CK.D
c) Mapa de Karnaugh para entrada RESET:
R=CK.D’
d) Circuito secuencial
DISEÑO DEL FLIP FLOP tipo T (Toggle)
a) Tablas funcionales del FF_ T:
CK T Qn Qn+1 SET RESET
0 0 0 0 0 X
0 0 1 1 X 0
0 1 0 0 0 X
0 1 1 1 X 0
1 0 0 0 0 X
1 0 1 1 X 0
1 1 0 1 1 0
1 1 1 0 0 1
CK=0 NO HAY RELOJ
b) Mapa de Karnaugh para entrada SET:
S=CK.T.Qn’
c) Mapa de Karnaugh para entrada RESET
R=CK.T.Qn
d) Circuito secuencial
DISEÑO DEL FLIP FLOP JK
a) Tablas funcionales del FF_ JK:
CK J K Qn Qn+1 S R CK J K Qn Qn+1 S R
0 0 0 0 0 0 X 1 0 0 0 0 0 X
0 0 0 1 1 X 0 1 0 0 1 1 X 0
0 0 1 0 0 0 X 1 0 1 0 0 0 X
0 0 1 1 1 X 0 1 0 1 1 0 0 1
0 1 0 0 0 0 X 1 1 0 0 1 1 0
0 1 0 1 1 X 0 1 1 0 1 1 X 0
0 1 1 0 0 0 X 1 1 1 0 1 1 0
0 1 1 1 1 X 0 1 1 1 1 0 0 1
SIN RELOJ: CK=0 CON SUBIDA DEL RELOJ: CK=1
b) Mapa de Karnaugh para entrada SET:
c) Mapa de Karnaugh para entrada RESET:
d) Circuito secuencial
4. CONVERSIÓN DE UN F.F DE UN TIPO A OTRO
DADO FF_RS OBTENER FF_D
a) Tabla funcional
b) Mapas de Karnaugh
c) Circuito
DADO FF_RS OBTENER FF_T
a) Tabla funcional
b) Mapas de Karnaugh
c) Circuito
DADO FF_D OBTENER FF_T
a) Tabla funcional b) Mapa de Karnaugh
c) circuito
DADO FF_D OBTENER FF_JK
a) Tabla funcional b) Mapa de Karnaugh
c) Circuito