DE SEÑALES - Repositorio Digital - EPN: Página de...
Transcript of DE SEÑALES - Repositorio Digital - EPN: Página de...
G . E N E R A D O R P O L I F Á S I C O D I G I T A L
D E S E Ñ A L E S
Tesis previa a la obtención del ci~
tulo de ingeniero en la especializ£
ción de Electrónica y Telecomunica-
ciones de la Escuela Politécnica N£
cional»
ANTONIO H. MÁRQUEZ BERMEO
Quito, Enero de 1981
II
Qertifico que este trabajo ha sido r_e
alizado en su totalidad por el señor
ANTONIO H. MÁRQUEZ BERMEO.
INGt OSWALDO BUITRÓN BUITRÓN
Director de Tesis
Quito/ Enero de 1981
III
A mi madre, cuyo esfuerzo denodado,
luego de la prematura muerte de mi
padre, posibilitó la culminación de
mis estudios.
t
IV
; ; AGRADECIMIENTO
Al pueblo del Ecuador, principio y fin de la educación de sus -
hombres; al cual" todo profesional, debe su existencia,
A mis maestros primarios, secundarios y universitarios, quienes
con su dedicación y preparación han hecho posible mi capacitación
para ellos hago votos para que, en un futuro no le jano, se les
reconosca en real medida su Iabor0y esfuerzo.
Agradesco al cuerpo profesoral que labora en la Facultad de-In-
geniería Eléctrica en la EPN; en especial a los profesores que
integran el departamento de Electrónica; quienes me han ayudado
en gran medida en mi realización como profesional.
r - , 1 1 • / • • 1 1 I • • i 1 C* Tucoo nacer una mencj.cn ^wpc^ic;^. cu. .«gv^c-c; :?.z zrA'.z el br. Ir.c;.
Oswaldo Buitrón Buitrón, quien como mi Director de Tesis ha da-
do muestras de profesionalismo y dedicación posibilitando la -
realización de este proyecto.
V
ÍNDICE
Pagina
CAPITULO I
• INTRODUCCIÓN .
1.1. Justificación del proyecto y aplicaciones. 1
1.2. Características del circuito, 2
1.2.1. Mandos del circuito. 2
1.2.2. Características internas. 3
1.3. Alternativas. 4
1.4. Conclusiones. 5
í
CAPITULO II
ESTUDIO TEÓRICO.
2»K Diagrama en bloques. 7
2.2. Descripción general del funcionamiento* - 7
2.3. Estudio teórico de los principales circui-
tos del sistema„ 1 O
Etapa deatenuación. 11
2.4. El lazo cerrado con enclavamiento de fase. 18
2.4.1. Tipo y orden del sistema. 21
2.4.2. Er::or y estabilidad. 22
2.5. Análisis de los elementos que conforman el PLL. 26
2.5.1. Circuito comparador de fase. 2ó
2.5.2. Filtro pasa-bajos. 35
2.5.3. Oscilado'r controlado por voltaje. -43
..iZ.5.4, Divisor de frecuencia. • 53
2.6. Conclusiones„ - 55
VI
CAPITULO III ., • " Pagina
DISEÑO DEL CIRCUITO TOTAL .
3.1. Consideraciones del diseño digital. 56
3.2,', Diseñó de' la etapa de entrada. . '64í
3.2*1* Diseño de la etapa de atenuación. - 64-
3.2.2. Diseño del circuito conformador de
onda cuadrada. 67
3.2.3. Divisor de frecuencia por dos. , 73
3.3. Diseño del PLL. 76
3.3.1., Diseño del contador programable* . 76
3,30[2* Diseño del filtro pasa-bajos* * . 86
3.3.3, Diseño del VCO. . 90
3.3.4. Diseño del comparador de fase* 9.'
3.4. Diseño de la etapa de salida» - 94
3.5. Diseño del sistema de indicación. * 98
r~ ' r-- • -. i - r i ] I -1 /\~J^Bl^. U?j.oCi'tO U-cr _4_Ú IW^ I Í 'LC: ~ — pOCiíy2r* 1 SJ/
3.7. Conclusiones. 109
- CAPITULO IV •
. RESULTADOS Y RECOMENDACIONES.
4.1. Resultados experimentales. . 115
4*2* Estudio de costos* 118
4.3. Recomendaciones para su construcción. 121
4*4. Conclusiones. 1 24
BIBLIOGRAFÍA . " ' }26
ANEXOS*
VII
PROLOGO
En el campo de la investigación, en ningún caso, se ha encontra_
do una verdad absoluta ; si no mas bien, se ha aportado para el
avance y el perfeccionamiento futuro del sistema que es objeto
de estudio ; en tal virtud, el presente trabajo no es, ni podría
ser, el sistema mas óptimo ni apropiado para cumplir el cometi-
do para el que ha sido diseñado ; sin embargo creo firmemente -
que el esfuerzo realizado ha tenido frutos, puesto que, los re-
sultados obtenidos son muy satisfactorios.
Es de mucho agrado para mi el observar que en estos ins.tantes -
se esta llevando adelante, en paices de tecnologías mas adelan-
tadas, investigaciones sobre el mismo tema pero en la alternatjL
va no analizada en este trabajo, es decir un sistema analógico,
teniéndose ya en producción industrial un sistema monofasicc-
trifos ico menos versátil que el estudiado en este proyecto.
Este antecedente y los resultados obtenidos hacen pensar que el
proyecto a traspasado el linde existente entre la inquietud me-
ramente intelectual y la investigación en pro de solucionar pro
blemas prácticos que se presentan en un país en estado de desa-
rrollo ; cumpliendo con' esto uno de los objetivos primarios de
la educación superior.
C A P I T U L O I
I N T R O D U C C I Ó N
• < C A P I T U L O I
INTRODUCCIÓNV - v. . • .•
1.1.- JUSTIFICACIÓN DEL PROYECTO Y APLICACIONES.-
El presente traba jo tiene dos propósitos fundamentales , el
primero , en su parte teórica , el de proporcionar un documen-
to de consulta sobre las bondades del lazo cerrado con enclava_
miento de fase , con un análisis mas explícito de los elementosi
que lo componen ¡ de esta manera se ampliara un poco la litera_
tura existente T en nuestro medio , sobre este tema , princi -
pálmente en el análisis de sus partes ya que la información
que se puede encontrar en muy limitada .
Como segunda finalidad tenemos la parte experimento! f en la -
misma que no se puede perder de vista las restricciones , ropi-
as del mercado come son la falta de componentes ( de circuitos. - '
integrados en especial ) f para desarrollar el circuito que en
la práctica y desde el punto de vista de mantenimiento sería -
el mas adecuado ,
En la actualidad no existe un elemento transductor que posibi-
lite el uso de motores trifásico de baja potencia yor el pro -•í
blema del costo de instalación de red trifásica en regiones ci-
pa riadas r obligando al usuario a adquirir motores monofásicos
de mayor costo y de menor durabilidad qje , aun estos , son d^
ficiles de encontrar en el mercado nacional .
./Por tanto.este elemento transductor entre una señal monofásica,
y la obtención de dos , tres , seis , doce fases a su salida -
sincronizadas con la .señal monofásica de entrada sera una ayu-
da invalorable que con la'complementación de un amplificador -
adecuado a la salida aliviará esta problemática ,
Además -, este trabajo estaría cumpliendo un objetivo básico.de
•H-- la preparación, de Ingeniería , cual es el desarrollo 'de la in_i_
ciativa enfocada hacia la solución de problemas concretos uti-
lizando la tecnología de los Sistemas Digitales .
1.2.- CARACTERÍSTICAS DEL CIRCUITO.-
1.2.1.- MANDOS DEL CIRCUITO .- " '
Como se puntualizó en el subcapítulo anterior , la finalidad -
del presente trabajo es obtener un número determinado de fases
a la salida ( 2/.3,6/12 ) , las mismas que se encuentran uincro
fas . nizadas o con la señal de la línea de alimentación o con una -
señal arbitraria a elección del usuario . En tal virtud se ha
considerado en la .etapa de entrada dos posibilidades , a ser -
determinadas a través de un selector , que de una. atenuación -
de diez veces para la señal de la línea y una entrada adicio-
nal para el caso en que la señal sea relativamente pequeña y
que por tanto no se requiera atenuación /lo que impone un máxi.•t
mo de volta je en la señal de sincronismo de 10 voltios a 15 -
voltios . . ^
$ " Ademas se ha previsto , tres selectores de habilitación del rno
dulo de trabajo , llamándole módulo al número N de fases que -
se quieren obtener a la salida ; de estos tres selectores ,
dos de ellos , determinan el contéo del numero de fases en un
contador programa ble interno ; el otro selector determinara* el
contéo de la frecuencia de la salida , selector que dis.pone de
dos" plugs externos, para la colocación de un condensador o un
cristal de una frecuencia proporcional a la frecuencia de sal^L
da requerida , determinado po'r el número de fases deseadas y'
por la frecuencia de entrada de la señal de sincronismo exter-
no ., Esta frecuencia de salida esta limitada por un filtro in_
temo , a 1 KHz , lo que impone límites a la frecuencia de en-
trada de sincronismo externo , por esta razón se ha.dejado un
switch para que externamente se pueda configurar un filtro con
una frecuencia de corte mayor a la deseada ; es decir , fre
cuencias mayores a 1 KHz con lo que la frecuencia máxima de s£
lida estaría determinada por la frecuencia de trabajo de los
circuitos TTL estandard ,
Además , dispone de dos switches de habilitación , un switch -
maestro que posibilita el encendido:del aparato y otro que de-
termina el modo de trabajo ascendiente o descendiente de can-
teo de las fases dé salida , esto es de 'C-,"a FM o viceversa /
con todos estos controles se le ha dado al circuito la versa -
tilidad necesaria que'debe cumplir un diseño de esta naturale-t • '
za , . • ,
*' ' ' ..' • :> ' '•""-
1.2.2.- CARACTERÍSTICAS INTERNAS .- .". -
El diseño interno del circuito se basa primordialmente en el
funcionamiento de un lazo cerrado con enclavamiento de fase r
donde sus elementos son en su totalidad circuitos integradosv —<
- . 4
( CI's ) y con la ayuda de elementos pasivos da una gran exac-./
titud al sistema , que esta impuesto por los CI!s en su funci_o
namiento intrínseco en ellos y para solventar los errores de -
los .elementos pasivos se ha colocado una perilla de ajuste pa-
ra el CI que usa estos elementos pasivos externos . • .
1.3.- ALTERNATIVAS .- ' ' -
La alternativa existente para obtener el mismo resultado es el
sistema construido en su totalidad por elementos analógicos 7
lo que impondría notorias diferencias con el sis te/na digital ,
puesto que si bien se eliminaría una etapa , que es la de con-i
formación de onda cuadrada necesaria para el proceso digital f
en cambio se obtendrá una menor exactitud tanto en el 'procesa-
miento de la señal cuanto en los elementos de señalización a j¿
sarce .
Ademas de esta inexactitud relativa f el sistema analógico tie
ne otro"inconveniente el cual es el. tamaño del equipo a cons -
truirse por cuanto .en el sistema analógico , el tamaño y can -
tidad de sus 'elementos es mucho mayor que los elementos digita_
les • '
Otro•inconveniente del sistema analógico es el consumo de po -
tencia , mucho mayor. r al cual están su]etos por sus caracte-
rísticas propias los elementos analógicos en comparación a los
CI's . Por supuesto que la potencia que estos pueden entregar
a la salida es así mismo mucho mayor a la que entrega el sist_e'
ma digital con lo que se evitaría el uso del amplificador de -
salida , necesario'para poner en uso al sistema digital , dado
que su potencia de solida es a nivel TTL por los CI's utiliza-
dos ; sin embargo es preferible un amplificador adicional de -• - . * - " - V , vsal;Lda , antes que tener' inexactitudes en el proceso mismo de
la información ; ademas de las otras características ya anota-
das . • . •
Una diferencia existente entre los dos sistemas , .ademas de
los ya señalados , son los tiempos de retardo impuestos en el
sistema , los mismos que son mucho mayores en el sistema anal_ó
gico ; y por razones inherentes al funcionamiento de los CI's
_lo que impone diferencias en .fase menores en el sistema dig_i
tal. • .
Tomando todo esto en consideración deberá* usarse una de las -
dos alternativas acorde con las necesidades propias de cada a-
plicación en particular.
Por las características anotadas y por el escaso mantenimiento
necesario en el sistema digital se ha escogido este sistema c_o
mo el más ideneo para los propósitos experimientales anotados
en la sección 1.1 de este capítulo.
1.4.- CONCLUSIONES. . 'i " '
Con lo anotado en este capítulo y en base al análisis hecho, se
puede concluir, que el transductpr de señales, en base a un si_s
' tema digital, que se proyecta diseñar en el presente traba j o
dispone de cualidades y características de versatilidad, estab_i
lidad, exactitud y de tamaño que posibilite su uso en un redu ai
do ambiente y con una respuesta de alta calidad para el control
de motores o para su alimentación según sea requerido en su apli_
cación concreta por el usuario de este sistema.
Además, el presente trabajo brindará, en su parte teórica una
ayuda para los estudiantes de los Sistemas Digitales y sus usos
en la solución de problemas reales que se presentan en nuestra
naciente industria y que necesita del apoyo de estudios de.prp_
yectos que. puedan ejecutarse con los componentes existentes en
los laboratorios de la Escuela Politécnica Nacional, y pensa_n_
do en su' posterior aplicación, con los que s'e pueda obtener -
en el mercado local.
0 3 1 ^ 0 3 1 o i a n i $• 3
ii o i n i i d v o
C A P I T U L O I I
ESTUDIO TEÓRICO
'•r.
2.1.- DIAGRAMA EN BLOQUES.-.
Con el objeto de que se pueda entender en mejor forma este ca-
pítulo, en que se desarrolla .el estudio teórico del sistema
planteado, se ha dividido el circuito en cinco etapas perfecta_
mente diferenciadas/ las mismas que son:
a) Etapa de entrada.
b) Lazo cerrado con enclavamiento de fase (PLL).
c) Etapa de salida..
d) Circuito de señalización.
e) Fuente de poder.
Cada una de estas partes del ..sistema global tiene subdivisiones
como se muestra en la FIG. 2¿1 las que ?,erán tratadas en los su_b
capítulos posteriores como circuitos especiales, pero en su con-
sideración al sistema en su conjunto, lo que posiblemente faci-
litara la comprensión de ellos.
2. 2. -..DESCRIPCIÓN GENERAL DEL FUNCIONAMIENTO.-
La s efíal a ser procesada ingresa al circuito a través del atenu_g_
~dox:, -con el que se le dota de un nivel adecuado y de esta manera
facilitar el tratamiento de la misma, a continuación y por medio
de un circuito conformador de onda se la transforma en un tren
de pulsos cuadrados unipolares necesario para el proceso digital
Líne
a
V V F2
FN
nf/2
FIG
. 2
.1
-DIA
GR
AMA
EN B
LOQ
UES
DEL
S
ISTE
MA
t co I
La frecuencia del tren de pulsos es • dividida para dos con el fin
de simplificar el diseño posterior del contador programa ble que
forma parte del lazo cerrado can en cía va miento de f ese/al cual. -
entra este tren de pulsos con su nueva frecuencia y es compara-
do con una señal de reloj para determinar la igualdad en frecue^n
cía y mientras esto no ocurra el lazo seguirá en su función de •
generación sucesiva hasta la igualación de las frecuencias que
se determina con la ayuda de un circuito comparador de fase.
La -señal obtenida del circuito comparador de fase es filtrada
para obtener una señal d.e ... bajá, frecuencia. f con lo que se
alimenta al circuito oscilador controlado por voltaje (VOO), -
el cual tiene a su cargo la generación de las frecuencias espjB
radas de salida, que será n vecns la 'frecuencia de entrada al
lazo. Esta frecuencia es dividida para el mismo factor n al
que fue multiplicada y de esta manera se puede comparar con la
frecuencia de entrada, . . .
Cuando se ha establecido la igualación de las frecuencias con .
la ayuda de las .perillas de ajuste/ colocadas externamente/
se tendrá la señal final en las salidas de un registro de de_s^ .
plazamiento que traba ja con entrada serial al cual alimentare
mos, como señal de reloj, la señal obtenida del V'CO y como s_e
nal serial de información al tren de pulsos que ingresa al la_
zb como se puede observar en la FIG. 2.1.
• i l
En lo que se refiere al divisor por n, es un contador progra-
mable que con la ayuda de un circuito combinacional, diseñado
externamente, se le ha dado la versatilidad de traba jar en va
rios módulos y con la ayuda de sus características internas,.
* . - 10 -
«para conteo ascendente o descendente, realiza a satisfacción
la función predeterminada.
. En cuanto a la etapa de señalización tendrá indicadores luminoV. —
sos de siete segmentos para determinar la frecuencia de la se-
ñal de entrada y de la salida, además, de undiodo emisor de -
-luz como indicado:-: luminoso, correspondiente al funcionamien-
to de la fuente regulada.
* * ' • • - ,Ademas, se colocarán a disposición del usuario puntos de prue-
ba para observar las formas de onda a'e mayor interés en el cir
cuito, por ejemplo los trenes de pulsos de la entrada, salida,
• la salida del filtro, etc.., • '
Como se puede observar en la FIG, 2.1, el sistema posee además
una fuente de alimentación para los CITs/- la misma que será re
guiada, por ser este un requisito indispensable para el córrele
to funcionamiento ae los dispositivos mencionados,
>- - • . ' • •"Sf
.2.3.- ESTUDIO TEÓRICO DE LOS PRINCIPALES CIRCUITOS DEL SISTEMA.-\e subcapítulo contiene un análisis teórico de la etapa de a_
tenuación y del lazo cerrado con encíavamiento de fase, que es
la base del generador a diseñar, en el que se ha elaborado un
compendio ordenado y á la vez resumido de la* gran cantidad de
• información existente a este respecto. Además de este análisis
• del lazo cerrado como un todo único, se presenta un estudio
• particular de los circuitos que lo conforman. En lo que se r_e
^ fiere a los otros circuitos que forman el sistema, serán ana-
11 -
usados y explicados satisfactoriamente en el CAP. III corres-
pondiente al diseño del sistema.
ETAPA DE ATENUACIÓN. '
El circuito de atenuación debe ser diseñado para conseguir que
sea independiente de la frecuencia, como también que presente
una impedancia de entrada•elevada; su carga de salida constitjj
ye un circuito conformador de onda diseñado con un transitar bi
polar que trabaja como interruptor. Consideremos en primer Ijj
gar el circuito de la FIG. 2.2
•R,
FIG, 2.2
ATENUADOR TIPO T
Con el propósito de conseguir una respuesta más lineal del si_s_
tema de atenuación se puede transformar el circuito de la -
FIG. 2..2 en el circuito de la FIG. 2,3.b
•» 12 - -
C
(a) { b)
FIG. 2.3
CONFIGURACIÓN SIMÉTRICA DEL ATE
NUADOR TIPO T
De la FIG, 2,3.a, se puede desarrollar:
vY =
z -.= -
fl/rJWC .=
1 + JWCR
R
(2,1)
(2.2)
De la ecuación (2.2) se desprende entonces que las impedancias
Z y Z son:
• 2R1
1 + JWC R
. R2
'2 . 1 . + JWC R,;
(2.3)
(2.4)
Del desarrollo del circuito de la FIG. 2,3.b, como un cuadri-
- 13 -
polo y en líneas de transmisión se deduce:
2ZCosh O = V + — (2.5)
41,¿.
donde O es la constante de propagación e igual a:
O = a + jb (2.6)
la parte imaginaria de la constente cb propagación debe ser igual
a O para que sea independiente de L frecuencia, y del análisis
de la expresión (2.5) se deduce que debe cumplirse la relación
Z-j/M-Z para que exista atenuación; por tanto debe satisfacerse
esta relación; es decir:
Z R- 1 + JWC?R!;)-i— = U : -- - • (2.7)
2R2 1 + JWC R
ademas, hay que cumplir plenamente " la"relación:
R p ; _ p r _ DC fo Q^\- = 9 ? - V"-5/1
debido a que la compensación de frecuencia dependen críticamejn
te de la relación (2.8), para que el atenuador no dependa de -
la misma, la relación (2.7) se transforma en:
Z
- 14' -
Una impedancia que también se encuentra presente en el circuito.
y que está determinada por los coeficientes distribuidos, ade-
más de acuerdo con la frecuencia igual que en una línea de tran
misión, es la impedancia .característica y que es de la forma in_
dicada en la FIG. 2.4.a
Zo =-R,Q
r * JWROCO
. ( b )
FIG; 2.4
. IMPEDANCIA CARACTERÍSTICA
Desarrolando el circuito de la FIG." 2,3,b, como un cuadripolo
se llega a:
zn = i iU ce ca
reemplazando por sus valores Z y Z en (2.10)ce ca
(2,10)
Z1Z2 \(2.n)
La expresión (2.11) debe también ser independiente de lo fre -
- 15 -
cuenció, haciendo cumplir esta condición en la expresión mencijo
nada se tendría:
(2.12).2R1R2 x 1 + Rl2R
o lo que es lo mismo:
R.~ = . R^R-, 2R2) (2.13)
Del desarrollo de este cuadripolo también se llega a:
Senh a = (2.14)
• ' R0benh a
(2.15)
de (2.13) y (2.15) se obtiene :
R = R (Cosh a - l) (2,16)
Otra impedancia que se debe considerar es la de la carga cuya
configuración es de la FIG. 2.5 .
C
1 . - J W C R
( b .)
FIG. 2.5
IMPEDANCI'\E CARGA
.: - i6 -
Si se considera a V como el volta je en la entrada del atenua-
dor y Vo el volta je en la carga ; del desarrollo del mismo ci_r
cuito de la FIG. ^2.3-b se llega a establecer que :
V "=: V2 ( Cosh a + -~ Senh a ) ' (2.17)r
pero:
Zo Ro 1 + JWCR RoZr " 1 + JWCoRo * R R v
por tanto la ecuación (2.17) queda ;
V Ro= Cosh a + -5 Senh a (2.19)V — R
•2
relación que se le conoce como de multiplicación de voltaje ;
si Ro = R e-ntonces :
= e° = r (2,20)V2
La impedancia aún no considerada es "la de entrada, la misma
que como se puede observar en la FIG. 2.6 es similar a las de-
más . • - '
Re
1 - J'WCe f^i
( b )
FIG,. 2.6
IMPEDANCIA DE ENTRADA
.: • , . - 17 -
Desarrollando el mismo circuito básico de la FIG. 2.38b y con-
siderando las ecuaciones de V y I de entrada válidas para una
línea de transmisión se llega a :
_ ' - Zr Cosh a + Zo Senh a /0 NZe = Zo
bajo el mismo criterio de independizar de la frecuencia la re-
loción (2.-21) se transforma en :
„ n R Cosh a + Ro Senh a /0 no>.Re .= Ro — — •= — r - : - = — = — r - . (2.22)
Ro Cosh a + R Senh a
dividiendo numerador y denominador para R y Ro , se tiene :
n Q • Cosh a + Ro/R Senh a • /0Ke - K — •=. — j- - fi-fñ - - r - \z
Cosh a + R/Ro Senh a
.Re = KR (2.24)
donde K es igual a :
Cosh a + Ro/R Senh a /K ' = -= - r - =5-775 - F - ü
Cosh a + R/Ro oenh. a-
Desarrollando (2.25) con ayuda de (2.19) se determina que :
Si R <T Ro entonces K > 1
Si R > Ro entonces K <C 1
Ahora tratando de obtener expresiones mas generales a partir •
de (2.19) y (2.25) se obtiene :
—-— = Cosh a -i-—5— Senh a (2.26)K Ko
._ 18 -
desarrollando (2.19) y reemplazando en (2.26)
r r Cosh a - 1— TT— ~ - r — r -K r. <r Losh a
desarrollando. (2.27) : . ~
r r Cosh a = K r Cqsh a - K
2 •*•Cosh a = — * * (2-28)r -l- rK
de las ecuaciones (2.19) y (2.26) también se obtiene :
Ro = R r I °s g (2.29)benh a
Partiendo de este desarrollo teórico para el atenuador tipo T
en su configuración simétrica y con la ayuda de algunas de las
ex.presiones que se han obtenido se puede llegar a un fdsil di-
seño de esta etapa como se vera en el CAP. III correspondiente
a diseño .
2.4,- EL LAZO CERRADO CON ENCLAVAMIENTO DE FASE (PLL).-
El PLL es un sistema diseñado para una amplia gama de aplica -
ciones tanto análogas como digitales .«i
El PLL es un sistema de control retroalimentado en el cual la
variable controlada o salida es comparada con una variable de
referencia o entrada y la diferencia entre ellas es usada como
corrector de la salida . El sistema básico se lo muestra en ~
-- 19 -
la FIG. 2.7
9¡(s) ©o(s)
H(s)
FIG. 2.7
SISTEMA. RETROALIMENTADO
donde Oi(s) es la fase de entrada , Oe(s) es el error de fase,
Qo(s) es la fase de salida , G(S) la función de transferencia
directa y H(S) la función de transferencia inversa ,.
Cada uno de los parámetros se encuentra en el dominio de la
frecuencia comple ja"s"que se obtiene en base a la Transformada
de Laplace que permuta la configuración de una determinada ex-
presión del dominio del tiempo al dominio de la frecuencia .
Es necesario aclarar qué la transformada de Laplace es valida -
solamente para parámetros lineales , reales en el tiempo , y p_o_•t
sitivos / pero el PLL contiene elementos lineales y no lineales
sin embargo varios autores han justificado el uso de este ele -
mentó matemático haciendo un proceso de linealización de los
componentes del PLL; esto es , considerando un sistema discre-
to de lazo cerrado y cumpliéndose un funcionamiento lineal de
los elementos en cada intervalo , además de estipularse tiem-
..' • ; - 20 -
pos de transición cortos de tal manera que no se produscan zo-
nas muertas en el funcionamiento ; se podrá considerar al sis-
tema como lineal-y su análisis realizarlo en base de los méto-
dos lineales conocidos . En las siguientes secciones de este
capítulo se verá que los circuitos integrados usados cumplen
estas condiciones requeridas .
Usando la teoría de control en el sistema de la FIG. 2.7 se
puede obtener que :
Oe(s) = —+ G(s)H(s)
Qi(s) (2.30)
además Qo(s) como :
G(s)G(s)H(s) (2,31)
Cuya justificación puede encontrarse en publicaciones sobre
este tópico (1) , .- "
Estos parámetros relacionados a la función del PLL se mués
tran en la FIG. 2.8 , que esquematiza un diagrama en bloques
de la disposición circuital de un lazo cerrado con enclava
miento de fase .
f:©i(s) ^ Compa
de fas. /
radore\^
Piltro
ContadorProqramable
5*- VC U - ' ' <<i
\. 2.8
LAZO CERRADO CON ENCLAVAMIENTO
DE FASE
= N f-,
'- 21
Con el objeto de que se pueda entender en me jar forma el f unci_o
namiento del lazo , se supondrá como estado inicial una diferejn
cía entre las frecuencias que ingresan al circuito comparador -
de fase , produciéndose a su salida un voltaje proporcional a
esta diferencia de frecuencias , la cual se filtra generando -
una forma de onda " diente de sierra " repetitiva que trabaja -
como señal de comando del oscilador controlado por voltaje
(VCO) , que dependa solamente de la resta de las frecuencias
entrantes y no de su suma , esto posibilita una diferente fre -
cúencid instantánea a la salida del VCO , debida a la proporció
nalidad existente entre esta y el voltaje de control ; el proce_
so así planteado es repetitivo hasta determinar la igualdad de
las frecuencias 7 produciéndose a la salida del circuito compa_
rador de fase un nivel bajo que asegura en dicho punto la osci-í-
lación del VCO he impide que el mismo varíe su frecuencia de
oscilación ...
2.4.1.- TIPO Y ORDEN DEL SISTEMA .-. •
Los términos Tipo y Orden son usados indiscriminadamente en mu-
chas publicaciones sin existir por tanto una normalización al
respecto . Por esta razón se usarán los conceptos más generala
zadps r que son :
a) El tipo de un sistema se refiere al número de polos -
de las función de transferencia de lazo abierto ,•i '
G(s)H(s) , localizados en el origen.
b) El orden de un sistema se' refiere al mayor grado de ..
la expresión polínomial de la " Ecuación Caracterís -
tica " de lazo cerrado del sistema . Tomando en con-
sideración que 9e(s) no tiene una solución trivial se
• • - 22 -
•' determina:
1 + G(s)H(s) = O jl! E.C. (2.32)-./•,
Se pueden construir lazos de varios tipos y ordenes dependiendo
de la configuración de la función de transferencia
En general las publicaciones sobre este terna desarrollan tres
tipos de funciones de transferencia de lazo abierto a saber :
Tipo 1 : G(s)H(s) = - 7 — - - <— * (2.33)• s(,s + aj
Tipo 2 : G(s)H(sJ = K(s
- s
Tipo 3 : G(s)H(s) = K(s + a)(s + b) (
3' s
2,4.2.*- ERROR Y ESTABILIDAD .-
Varios tipos de entrada puede usarse en un sistema de lazo ce -
rrado , los principales son los siguientes :
a) Función paso ' . .
Oi(t) = CP . t > O (2.36)
o en el dominio de la frecuencia
•i
0i(s) = - H_ . ' _ ' _ ' (2.37)
'
donde Cp es el corrimiento de fase con respecto a la entrada y
está medido en radianes .
- 23 -
b) Función velocidad
0i(t) =- ;Gwt t O (2,38)
o en el dominio de la frecuencia
Qi(s) =.J^_ (2.39)2s
donde Cv es la diferencia de frecuencia en radianes por según -
do visto por el comparador de fase .
c) Función aceleración
0i(t) = Ca.t2 t >0 (2,40)
o en el dominio de la frecuencia
6i(s) = - _ •- - (2.41)
ndonde Ca es la magnitud del factor de variación de la frecu
cía y esta medida en radianes por segundo y por segundo ; es
útil solamente cuando la frecuencia de entrada es continuamejn
te variable en el tiempo .
Si .s e. considera que la transformada de Laplace permite anali-
zar el comportamiento del sistema r tanto en su estado transjl
torio como en su estado estable. ., se podra realizar el análi-
sis separadamente ,
: 94 -. . . — JLSi "*"
ERROR DEL SISTEMA .-
La evaluación del error en estado estable puede ser simplifica-
do con el uso del teorema del valor final que está asociado a
la transformada de. La pía ce y dice :
Lim 9(t)t ~GD
Lím s9e(s) (2.42)*- o
donde Qe(s) esta dada por ,1a ecuación (2.30).
Aplicando el teorema a cada uno de los íípos de sistema ( Hcs.
2.33 a 2.35 ) y de entrada ( Ees. 2.37 , 2,39 , 2.41 ) da como
resultado el resumen qu^ se presenta en la tabla de la FIG,2.9.
FUNCIÓN
Función
Paso
Función
Velocidad
Función
Aceleración
TIPO 1
cero
aCvKl ~ K
creciente
TIPO 2
cero
cero
'y _ 2Ca^2 ~ aK
TIPO 3
cero
cero
cero
FIG, 2.9
Con este cuadro y dependiendo de cual sea la entrada se podra -'*
obtener el tipo de sistema para un margen de error determinado
previamente ; así por e j emplo en un.PLL para el cual la señal
de referencia es una frecuencia. ( Función Velocidad ) , con un
margen de error igual a cero se -necesitara como mínimo un sis-
tema tipo 2 .
- 25 -' •
ESTABILIDAD DEL SISTEMA .-
La técnica del Lugar de las Raíces , con la determinación de los
polos y ceros del sistema en'el plano s r es frecuentemente usa-
do para visualiza-r la estabilidad del sistema ,
El gráfico mostrará como el lugar geométrico de los polos de la-
zo cerrado (raices de la ecuación característica) varía con la
ganancia del lazo.
. •Para la condición de estabilidad, los polos del sistema deben e_s_
tar en la mitad izquierda del plano s. La relación entre los p o
los y ceros determinan el grado de estabilidad.
El gráfico del lugar de las raices puede ser elaborado en base
a las siguientes reglas:
1) El lugar geométrico de las raices tendrá tanta ramas
como.raices existan en la ecuación característica del
sistema.
2) Los lugares geométricos parten de los polos de G(s)H(,s)
con K1 = O, y terminan en los ceros de G(s)H(s) -
con K1 = oa Donde K1 es la ganancia del lazo.
3) El lugar de las raices está limitado por asíntotas, -
cuya posición angular está dado por:
•i
. 2n + 1 ^ A n' = 0,1,2,... (2.43)• #P - #Z '
donde #P(#Z) es el numero de polos (ceros) finitos,_ ... .
4) La intersección de las asíntotas se encuentra e:nv. el//
centro de gravedad dado por: /
001919
=
- 26 -
//Pp : II <donde éP^Zj es el sumatorio de los polos(ceros) .
5) 'El lugar geométrico de las raíces existe sobre el eje
real solamente a la izquierda de un número impar de -
. polos reales y/o de ceros.
6) El cruce del lugar geométrico de las raíces con el
eje imaginario está dado por la sustitución de JW por
s en la ecuación característica y donde la parte real
e imaginaria deben ser igual a O .
7) El punto de escape del lugar de las raíces, cuando se
encuentran partiendo de dos polos cercanos esta dado
por:
- - O . (2.45)
2.5.- ANÁLISIS DE LOS ELEMENTOS QUE CONFORMAN EL PLL'.
2.5.1.- CIRCUITO COMPARADOR DE FASE .
Haciendo un análisis comparativo/ entre este y los demás eleme_n
tos que conforman el PLL, tanto de su existencia en el mercado
nacional de CI's que realicen esta función, como en su versati-
lidad y la facilidad del diseño con un mínimo de elementos exte_r
nos; se puede decir que el circuito comparador de fase presenta«i
la mayor dificultad en cuanto a decidir cual sería el -elemento
más idóneo en esta fase del diseño. • Debido a esto se presenta
en primer lugar un análisis del funcionamiento de un elemento
relativamente nuevo que cumplirá este cometido en el PLL.
- 27 -
EL AMPLIFICAR OPERACIONAL LM3900
El LM3900 es un circuito integrado cuyo diseño es una innovación
con respecto al amplificador operacional convencional, ya que en
lugar de usar un amplificador diferencial standar a la entrada;. *.*
en la misma, entrada no invertida (positiva), se ha diseñado rne_
diante el uso del circuito conocido como "espejo de corriente",
así la imagen de la corriente que entra por el terminal positi-
vo, con respecto a tierra, está entrando por el terminal negat_i
vo.
La diferencia básica se encuentra en que mientras en el amplifi_
cador operacional convencional se usa la diferencia de volta jes
a la entrada, en el LM3900 se usa la diferencia de corrientes y
se le ha dado el nombre de "amplificador operacional de Norton".
Para poder usar la comparación de corrientes se hace necesario
el uso de resistencias de valor alto a la entrada para transfor
mar voltajes en corrientes.
.Este amplificar operacional de Norton puede ser usado en mayor
número de aplicaciones que el amplificador operacional estandard;
ademas tiene la notable venta ja de usar una sola fuente de poder
en el rango de 4V(DC) a 3óV(DC), lo que le hace compatible con
los circuitos TTL, por ejemplo, como en la presente aplicación.
*!
GANANCIA. '
El voltaje de salida del LM3900 tiene un ancho ranngo puesto que
es la diferencie entre el voltaje de la fuente y el voltaje ba_
se-emisor de un transistor.
- 28 -
•La etapa de salida del LM3900 trabaja en clase A para señales p_e
quenas, pero cambia su funcionamiento a claseB para señales gra_n_
des en que la corriente de carga aumenta.'.'
Ademas tiene una alta impedancia de entrada por tanto la corrie_n_
te que entra es pequeña lo que permite colocar cuatro amplifica-
dores operaclonales deNortonenunsolochipp.
La ganancia del circuito está dada básicamente por un amplifica-
dor conectado en emisor común como lo muestra la figura 2.10
in
a,
FIG. 2.10
CIRCUITO BÁSICO DE GANANCIA
Toda la ganancia de volta j e es dada por el transistor Q9 y la sa_
. • . . , .- 29 -
lida es tomada del emisor del transistor Q- para aislar la impe-I
dancia de carga de la alta impedancia existente en el colector
de Q .Z - v. "
La estabilidad del Jazo cerrado es garantizada por el condensa-
dor C = 3 pF, el cual provee un- polo dominante de lazo abiete
to. Este circuito proporciona una ganancia de lazo abierto de
70 db.
El espejo de corriente se lo ha formado con el uso del diodo-
CR1 como lo muestra la FIG. 2.11, de tal manera que la entra-
da positiva se la adquiere de la entrada negativa evitando la
segunda fuente de poder.
(-0 a
FJG.2.11
En cuanto a los voltajes de entrada estdn relacionados a tierra
con ese voltaje base-emisor, para las dos entradas, y con la ayjj
da de las resistencias externas no es necesario colocar un "modo
común" de entrada del nivel de volta je DC.
- 30 -
Se puede resumir las características básicas del LM3900 en la ta
bla N2 1: ' . - -.jf
Voltaje de la' fuente de poder 4 a 36 V(DC)
Drenaje descorriente por amplifica-
• dor ' , 13 mA(DC)
Lazo abierto:
Ganancia de voltaje (R. = 10 K.O-) 70 db
Margen de fase 40
Resistencia de entrada ' 1 M-«-
Resistenciá de salida 8 ' K-<^
Corriente de entrada 30 <nA(DC)
TABLA NS 1: CARACTERÍSTICAS DEL AMPLIFICADOR OPERACIONAL. DE NORTON
INTRODUCCIÓN A LAS APLICACIONES DELLM3900
.Como el amplj.f inadar operacional .standard., . el LM3900 tiene un an-
cho campo de aplicaciones. Una nueva aproximación deberá hacer-
se para el diseño de circuitos con este amplificador de Norton.
Para entender mejor el funcionamiento del LM3900 se ha hecho una
comparación con el circuito integrado de un amplificador opera-
cional standard.
En el modelo standard existe un valor mínimo de voltaje en "Modo
común" en las entradas para que la diferencia sea detectada. A
demás como el volta je de salida depende de la diferencia existejí
te a la entrada por tanto se tendrá que'suministrar corriente
por ambas entradas. Un diagrama simplificado del modelo están-
dar cuando está alimentado por una sola fuente es mostrado en
la FIG. 2.12
31
Calida
FIG. 2,12
CIRCUITO EQUIVALENTE DE UN AMPLI-
FICADOR OPERACIONAL CONVENCIONAL
Las entradas positiva y negativa, son usadas únicamente como
fuentes de corriente y por tanto están libres para traba jar a
cualquier nivel de voltaje a partir del pequeño rango de modo -
común . Las fuentes a1 e corriente a los terminales de entrada ,
I e ID f representan las vías de corriente que deben ser alimenD D —
tadas, a los dos transistores de entrada en el amplificador ope-
ra cional ( corrientes de base ) . .
El'circuito de salida funciona como una fuente activa de volta-
je r la cual depende de la ganancia de lazo abierto del ampli -
ficador , Av , y de la diferencia que existe entre los voltajes
de entrada f ( V"*" - V~ ) , .
- 32" -
+
D.l-
B
Salida
FIG. 2.13
; CIRCUITO EQUIVALENTE DE UN AMPLIA
PICADOR OPERACIONAL DE NORTON
Un circuito equivalente al amplificador de Norton se muestra en
la FIG. 2., 13 .. Las entradas positiva y negativa son fijadas en
voltaje , por diodos , con respecto, a tierra 'r pudiendo ser al-
gunos centenares de mili voltios fluctuando al derredor de los
0.5 V(DC) . Esto se debe a que los volta j es externos deben ser
primero transformados a corrientes ( usando resistencias ) an-
•tes de ser aplicados a las entradas evitándose la limitación del
rango de volta je en modo común . El diodo mostrado en la entra-
da positiva existe como tal en el circuito , y el diodo en la
entrada negativa representa la juntura base-emisor del transís
tor existente en esa entrada ..
Solamente la entrada negativa debe ser alimentada con corriente
; - 33 -
DC(ln) . La entrada positiva está acoplada solamente a la en -•D
trada negativa por extraer de ella la misma corriente (A- es -
la ganancia de-la imagen , que es aproximadamente igual a la -
unidad ) la cual entra ( por un circuito externo ) en el termi-
nal de entrada positivo . Esta operación esta definida como una
corriente imagen como que la corriente entrante en el terminal
positivo es la " imagen " o " reflejo " con respecto a tierra y
es entonces extraido de la entrada negativa , Este es un valor
cercano al de saturación de la corriente que 'el " espejo " , en'.v ;**:'V
la entrada positiva , puede sostener y es aproximadamente 'de ~
6 mA a 25 °C hasta 3.8 mA a 70 °C .
El circuito de salida funciona como una fuente activa de volta je
la cual depende de la ganancia de volta je de lazo abierto , Av f
pero además depende solo del. voltaje presante en la entrada ne-
gativa , V
APLICACIÓN AL COMPARADOR DE FASE ,~
Si se parte del supuesto que un error de fase igual a cero ( voJ.
ta je a la salida del circuito comparador ) indica la igualdad -
entre las dos señales de entrada al comparador ; así mismo un _e_
rror de fase constante está determinado por una diferencia de -
fase entre las dos señales que entran al comparador y su magni-
tud promedio es .proporcional a la ganancia del lazo y a la mag-
nitud de la señal de la entrada 'de referencia ; y un continuo -
incremento en el error indicará un factor de variación de fase
entre las señales de entrada. "Tomando como presupuesto esto, -
se llega a la conclusión que el comparador debe realizar una -
- 34
función de modulación de las entradas para que en promedio col_o
que un nivel alto a la salida mientras no se obtenga la iguala-
ción de las frecuencias de las señales de entrada ; y una señal
de nivel bajo que produciría el enclavamiento del VCO cuando la
igualación se ha determinado .
Esta función de modulación la e jecuta el amplificador operacio-
nal de Norton cuando el nivel de la corriente de entrada , por
la entrada positiva , es mayor que la corriente imagen que pue-
de sostener la entrada negativa . Esto se obtiene en el diseño
de la transformación de voltaje a corriente , .de tal manera que
la corriente en la entrada positiva sea mayor que la corriente
en la entrada negativa con -lo que se inhibirá a esta última ,
El funcionnmiento del LM3900 , como un circuito comparador de -
fase es esquematizado en la FIG. 2.14 .
A
FIG. 2.14 . .
DIAGRAMA DE TIEMPOS DEL COMPARADOR
DE FASE .
- 3 5 -
donde V es el volt'aje de. referencia, V es el voltaje a iguala-
ción, Vo es el voltaje de la salida.
La constante de 'ganancia 'del comparador de fase será el valor rne_
dio de la diferencia de los límites del voltaje (máximo y míni-
mo), dividido para 7.7Í radianes, así:
' _ Vmax - Vmin _ 2.3V - Q.9V y,
. . • . (2.40)
Se escogerá el peor de los casos, esto es los valores límites
que puede reconocer en cada nivel lógico el CI usado para cu ni
plir la función de VCO.
2.-.5.2.- FILTRO PASA BAJOS
Tomando en consideración que el chipp del LM3900, usado para el
diseño del circuito c om pa ra d or de f a s e 7 contiene cuatro •;• m pl i f 5.
cadores operacionales tipo Norton y para el mejor aprovechamie_n
to de estos, además con el fin de obtener un mejor funcionamie_n
to del lazo, se diseñará en base al LM3900, un filtro activo cuyo
desarrollo teórico se muestra a continuación.
Como se ha puntualizado el circuito comparador de fase trabaja
como un modulador de pulsos, que produce la multiplicación de
las frecuencias de entrada, obteniéndose así a la salida tanto
la suma de estas frecuencias corno su diferencia; además consi-
derando que este circuito comparador drbe entregar a su salida
el error detectado entre las frecuencias entrantes se hace me-
nester el uso de un filtro que elimine las. frecuencias más al-
tas dejando pasar a las frecuencias menores; de esto se concl_u_
- 35 -
ye que el filtro a diseñarse es un filtro activo pasa ba jos . .*.(•
La configuración /.básica del filtro activo pasa ba jos se lo mue_s_
tra :en la FIG. 2.15
m
REF
FIG. 2.15
FILTRO PASA BAJOS
La resistencia R,, es usada para colocar el nivel DC minimo re4-
querido a Ja salida.
Además se ha definido una constante K de ajuste de los valores
bajo el supuesto1 qué:
C2 = KC (2.47)
Además usando el conocimiento adquirido del CI LN3900, en la se£
ción 2.5.1 se puede representar al circuito equivalente en AC -
- 37 -
como en la FIG. 2.16
V;in
FIG. 2.16CIRCUITO EQUIVALENTE EN AC DELFILTRO PASABAJOS
El cálculo del factor de amplificación puede ser realizado en ba_
se a un análisis similar al de un operaciónal standard, esto es,
si se considera una impedcncia de entrada alta y una gran ampLi
ficación del lazo abierto/ propio del operctcional, se puode asjj
mir que la corrienie I. es igual a la corriente 1^, además el
voltaje V. es más bien pequeño y muy cercano al de tierra, por
tanto se tiene :
por
Vin -
R-,1
tanto:
Vin &
V,1 -
•
• Vo
V, + Vo1
RO- 2
de donde:
VoVin
(2.48)
(2,49)
(2.50)
- 38 -
pero como la señal ingresa por una entrada invertida (~) se d_e
berá considerar este signo y por tanto:
H & - 'R2 . (2.51)
- - Rl -
En el circuito de la FIG. 2.16, las ecuaciones de nodo serón
Vin - V. V. + 'HV9 V. - V91 " ] 2 - 1 2
despejando V de la ecuación (2. .53) se tendrá •
por tanto:
V.(R0Ra + R R + R,R0 + JWC.R.R.R,,) V;I z o l o I Z I l z o
R] R2 R3 • '
(2.52)V - V V
Vl> V ^ C H . - - . J W K C H ^ l ) ) ,2.54)
como Rin es muy alta se puede considerar des: su in
-verso y se obtiene:
V1 = V (1 + 'JWC- KR (H 4- 1)) >.55)i - . l o
De. 3.a ecuación. (2.52) se determina:
R1R2R3 ~ R T —3 V(2.57)
... 39 -
y sustituyendo la ecuación (2,55), y simplificando queda:
V (R + R (H + l)-f JWC1R1R2 + JWC K(H + l)(R2R3 +
R R2) - W R R RgK(H + i)) = R Vin (2.58)
Si un número comple jo debe ser igual a otro número comple jo, por
tanto al igualar sus partes reales se tendrá :
+ R^H + 1) - W R ^ R g K C H + l)) = R^in (2.59)
y denlas partes imaginarias :
V \.ir~ Í D D i V f \-\ " ^ ^ D D i D D i D D ^ ^ - _ n ^O/í . /"^oWL-AKiKo + ^Vn + IAK0K0 + K - K 0 + K - K 0 J j = U I.Z.OUJ
Despejando de la ecuc-ción (2.59) se tiene que :
HV ' -R2
. H =-rjA = - : - * ----- . - (2.6!)Vin • 9 ?
R0 R (H + 1) W CÍTR.RJ^KCH + l)X I I I X o :_ _
Simplificando:
+ 1) - W C R 1 R 2 R 3 K ( H + 1 ) = R . (2.62)
Simplificando y reordenando
R (H + 1)(1 - W2C2R0RQK) = O ' (2.63)I I ¿L O
- 40'
de donde sólo el segundo paréntesis puede ser igual a cero y se.
obtiene :
, — - , ' (2.64)22
W C - R K
En la ecuación (2.60) el paréntesis debe ser igual a cero y
por tanto : " :
R^2 + R2R3K(H + 1) + R1R3K(H + l) + R^KCH + 1 ) = O
(2.65)
que sustituyendo . la ecuación (2.51) y reordenando queda ;
2
de donde :
+ K) - R2(R + R K + R K) - R^gKfH + 1) = O
' (2.66)
:- Rj'
R - R - = ° (2<67)R1 -f K(R1 + R3) 2 - 2 - R + R (K
Si
Y R^K + 1) > R3 . (2.69)
i|
se tendrá que :
R K(H + 1) .= O (2.70)RI 2 2 K + 1
Si se def ine el fac-tor de' calidad del circuito R-.C.. como:
Q = (2.71)
y del circuito R«C' K comoó \.
Q = ~3
TT(2.72)
donde el signo menos viene de la definición de la polaridad del
voltaje de salida del operacional LM3900 .
Sustituyendo las ecuaciones (2.71) y (2.72) en la ecuación (2.70)
se tiene : .
,2 Q(HWC.
= O (2.73)
y por tanto :
1QKWC
i i 1 _ 402K(H +i
i) (2.74).
Para seleccionar el valor de R, , se supondrd que el ','oltaje DC
tanto a la entrada como a la salida del operacional , son equi-
valentes . El circuito^de la FIGe 2.17 muestra el equivalente
DC del circuito de la FIG. 2.15 .
*i • .
La suposición básica que se debe considerar es que :
i4 = :3- = i +i2 (2.75)
-. 42 .-
por tanto se tiene que :
R1R24 R, R3) (2.76)
donde m es un factor de regulación que el fabricante aconseja
sea igual a 2 y además se cumpla que :
V = mVREF DC
VDC o—Ajw
'REF
'DC
(2.77)
FIG. 2.17
CIRCUITO EQUIVALENTE EN DC DEL
FILTRO PASA BAJOS
Para determinar "la función de transferencia se considera el cir
cuitodelaFIG.2.18.Za
_J
-f
V:in
FIG. 2.18
- 43 -
donde los terminales de salida están abiertos y se mantiene las
equivalencias :
Za = R* '"'' • - (2.78)
- R9(Rq + 1/C-sK) . " - .Zb =_-—±—| —L— .r .... '(2,79)
R + R._ + 1/C.sK
Zc = - " - (-
Similarmente a la deducción de la ecuación (2.51) se puede de-
.ducir que : ' '
H =Vin Za
Substituyendo las expresiones (2.78) y (2.79) en la expresión
(2,81) se obtendrá :
+ R.C-Ks)_ (2.82)
Que corresponde a la función de transferencia del filtro ac-
tivo pasa ba]os .
2.5,3.- OSCILADOR CONTROLADO POR VOLTAJE (VCO) .-
Para este propósito , un VCO debe producir a su se-lid a una se -
nal periódica ( onda .cuadrada , triangular f o sinusoidal )7 c_u
ya frecuencia angular Wo esta relacionada directamente a una s_e
nal de voltaje de control Ve por la ecuación :
Wo '= W^n + Kv.Vc (2.83)r K
- 44 -
donde WrD es la frecuencia angular libre que el VCO tiene cuandor K
el voltaje de control es cero . La constante Kv es la sensibili
dad del VCO y está^dado en radianes por segundo y por voltio .
Un circuito que produce una frecuencia angular como la esperada -
se muestra en la FIG. 2.19.a . El circuito funcion'a como un ge -
nerador rampa de doble pendiente en el que Cx es cargado con la
corriente I. y descargado por un intervalo igual de tiempo con -f\a corriente -I. .
A
En este circuito se usa un disparador de Schmitt para detectar -
cuando la rampa de volt a je cruza las condiciones de borde- para e_n
ton ees disparar la corriente de tal manera que la rampa se man tejí
ga dentro de esos límites . La característica de transferencia -
de volta je del disparador de Schmitt es mostrado en la FIG. 2.1 9.b,
Se iniciara el estudio de la FIG. 2.19.a asumiendo que al tiempo
t = to , v es ligeramente superior a V y también que la salida
del Schmitt esta en nivel bajo , lo que significa que CL esta eno
corte ; por tanto la corriente I. se encuentra "cargando el capa-«^
citor Cx f incrementándose linealmente el volta je v con una penxdiente I./Cx , como lo muestra la FIG. 2.19.C.
A
Al tiempo t = t , v a'lcanza el valor V r el nivel más 'altoI -i x I
del Schmitt ,. y como se ve en la FIG. 2.19.b la salida del Schmitt
se colocará en nivel alto , poniendo a QQ en conducción ; haciendoo
conducir a Q. y CL y el voltaje en el punto Y estará dado por :
Vv = Vrp, , + 2Vn, v (2.84)Y CE^satj D(,onJ
- 45 -
vout
(a)
/c; \o V
*
0 0 \• ¿ V
\ altoi •— ii\ A
1iI
bajo | _
i i ***V
out VT1.55 V
(b)
VT
2.A5
out / v . •
bajoii
alto
"~,'í -i - 4 •|to ti • '19
To(c)
^ 2.19
CIRCUITO Y FORMAS DE ONDA DE UN VCO
a) Circuito del VCO
b) Característica de transferencia de voltaje
del disparador de Schmitt
c) Forma de onda de "diente de sierra" genera
do a través del capacitor
d) Voltaje de salida del disparador de Schmitt
- 46 -
./•Entonces el capacitor se descarga a través de Q0 y CL , y el vol-
< 2. otaje vx decrece con una pendiente -I /Cx , como se muestra en la
f~\. 2.19.C .•; Al continuar descargándose vx alcanza el valor de
V , que es el nivel bajo del Schmitt . A este tiempo , t = t ,
la salida del Schmitt va. a nivel bajo , CL está en corte , y co -o
mienza un nuevo intervalo de cargado del siguiente ciclo .
El período de oscilación esta dado por :
To ' = ±2 - to = (±2 - t ) + (t - to)
= 2(t] - to) ' (2.35)
La variación de la carga .con Cx durante el tiempo de to a t es
= IA(±I - to) = Cx.Avx •('?.,86)
donde Avx = VT " VT • (2.87)— i i
por tanto
Cx(VJ - V")' t - to = (2.88)
A*i
y To = - í- ( V+ - Vi ) (2,89)A _
por tanto como la frecuencia fo es /To , se tendrá :
fo =. (2.90)2Cx( V - V )
- 47 -
La corriente I. del V'CO tiene dos componentes , la primera un va-
lor DC , I.- , que esta determinada por una resistencia Rx cone£
-fcada entre un terminal del VCO y la fuente de alimentación Vcc . -
La segunda componente de I' es directamente proporcional al voltg_
je de control Ve que se lo aplica para variar la frecuencia del -
VCO - Expresando esto en forma algebraica se tiene que :
IA = I + KVc . . • (2.91)
y usandot
Wo = 2^fo (2.92)
se tendrá
Wo = _ yi'A° + KfVc _ - (2.93)Cx( V+ - V~ ) Cx( V+ - \/T )
que es la forma rsqu^rida en la ecuación (2. 83) , donde el térmi-
no constante corresponde a la frecuencia angular libre W , Se
selecciona el valor 'de la resistencia externa y el valor de Cx
tal que determinen la frecuencia central del rango que debe cubrir
el VCO .. Para un PLL comercial ( signetics NE565 ) el fabricante
especifica la relación entre Rx ( Cx y frp así :
•i
fFR 2.7RxCx . . .
expresión valida para un Cx>1000 pF y Rx en el rango de 2 a 20 K.A.
lo que determina una frecuencia máxima de 0.185 HHz , mientras que
los VCOfs en circuito integrado funcionan sobre los 30 MHz .
- 48 -
Con el fin de cumplir con el 'propósito de hacer de este capítulo
un compendio de información sobre el PLL y sus elementos se pre-
senta a continuación un estudio hecho por la National Semicondu_c_
tor Corp. , del VCO f conformado en base de uno de sus componen-
tes .
Un diseño simple / sin embargo muy estable del VCO , y usando un
mínimo de componentes externos se ha realizado con la ayuda de 3
comparadores del tipo LM139 , El circuito es mostrado en la FIG.
2,20.a .' c
El comparador 1 es usado como un integrador que genera la forma
de onda de "diente de sierra" , el comparador 2 es un disparador
que transforma la onda triangular en onda cuadrada r y cerrando
el lazo el comparador 3 comanda al integrador .
Para analizar el circuito , asúmase que el comparador 2 e?.tá en
estado alto (Vc = Vcc) , lo que hace que el comparador 3. este -, Q -'
también en estado alto , y por tanto su salida está" apagada e im
pide el paso de corriente 'a través de R~ hacia tierra . Con el
voltaje.de control , Vc , a la entrada del comparador 1 , la c_o
rriente I1 fluirá" a través de FL comenzando la descarga lineal -
del capacitor C- , con una corriente dada - por :
'y el tiempo de descarga dado por ;
T - f V (9i - t u-
- 49 -
'TR
Comparador 3
(a )
R<
-r
ce /2
3Ko
Vcc
-oVSQ
ce
SQ
(b).
FIG. 2.20
OSCILADOR CONTROLADO POR VOLTAJE
- 50 -
&V será el pico de vólta je de carga del capacitor que sera deter-
minado por el punto 'de disparo del comparador 2 ; punto que esta
determinado por la relación entre R y R , lo que aumenta la hisr o . —
teres is del comparador 2 ; • por ejemplo con Rp = 100 KQ_y R = 5 KjQ.
la histéresis es aproximadamente - 5 % lo que da puntos de dis -
paro de Vcc / 2 - 750 mV para un Vcc de 30 V .
Conforme se descarge el capacitor , decrecerá el volta je de sa-
lida del comparador 1 , hasta que alcance el nivel bajo de dispa-
ro del comparador 2 lo que determinará a su salida la colocación
de un estado bajo ( V = GND ) . 'OLÍ
Este cambio determinará que el comparador 3 vaya al nivel ba j o -
donde su salida estará en saturación . La corriente I9 podrá ah_o
ra fluir a través de la resistencia R0 a tierra . Si el valor dez
R se escoge igual a R / 2 una corriente igual a la corriente de
descarga del capacitor lo cargará con la misma pendiente do des -
carga ( I9 = 2I_. ) lo que determina un ciclo de trabajo del 50 %
independiente de la frecuencia o de la temperatura . Conforme
el capacitor se carge la rampa ¡ alcanzará el punto de disparo aJL
to que colocará a la salida del comparador 2 en estado alto (
V = Vcc ) dando así inicio a otro ciclo .L(
El circuito de la FIG, 2. 20,a usa una fuente de alimentación de
30 V y da una onda triangular de 1.5 V pico a pico . Con un ca -
pacitor C_ = 500 pF , y una variación de frecuencia de - 670 Hz -
con respecto a la frecuencia central de 115 KHz , se obtendrá con
un voltaje de control de 50 V - 250 mV . Con la reducción de la
histéresis del comparador 2 a ->- 150 mV ( R = 100 K-O- f R = 1
- 51 -
y disminuyendo el capacitor de compensación ,
se obtienen frecuencia mayores a 1 MHz .
, a 0.001 i i
La figura 2.20.b muestra otra interesante aproximación para do -
tar de histéresis al comparador 2 . Dos diodos zener identicos,-
Z- y Z0 , son usados para poner los puntos de disparo del comparaI ¿.
dor 2 . Cuando la onda triangular es menor que el valor requeri-
do por los zener , la red de resistencias , R y R , dan la re -
alimentación al comparador para mantener su estado ( de otra man_e
ra la entrada sería flotante ) . La venta ja de este circuito es "
que los puntos de disparo son independientes de la frecuencia en
el voltaje de la fuente . La desventaja estriba en que zeners con
voltajes de ruptura , menores a un voltio , no se obtienen '. Por
tanto si se dispone de una fuente regulada , la configuración de .
la FIG. 2,20.a es mejor por su ba jo número de elementos y su ba jo
costo B
Luego de este análisis del funcionamiento de un VCO el presente-
trabajo se limita a dar las características básicas del VCO en CI
( SN74S124 ) que se ha usado en el capítulo correspondiente a di-
seño * "Este CI trae dos VCO's totalmente independientes r en el
cual la frecuencia de salida de cada VCO es determinado por un
componente externo ( cristal o capacitor ) en combinación con dos
entradas sensibles de voltaje , una para el rango de frecuencia y
otra para el control de- frecuencia , estos controles sirven para
variar la frecuencia de salida .
Está provisto de una entrada de habilitación que inicia 'o para los
pulsos de salida cuando está en"bajo o alto , respectivamente . Un
- 52 -
pulso de sincronismo asegura que el primer pulso de salida no esté
ni recortado ni extendido .
Además el ciclo de .¡trabajo de los pulsos de salida es aproximada-
'mente el 50 % y la frecuencia de salida esta dada por la relación
(2.97)Cext
donde fp está dado en MHz si Cext esta dado en pF .
La frecuencia máxima de funcionamiento es de 85 MHz con una alta
estabilidad en el rango de 1 Hz hasta 60 MHz con tiempos de re -
tardo y potencia de disipación bajos y un ancho rango de tempera
tura como se puede observar en el Anexo .,
La función de transferencia del VCO se la puede aproximar c la:.Tj3
loción :
Ko "=-^~ ' .. - (2.98)s .
La presencia de s-se debe a la existencia de un integrador inter-
no .
De la ecuación (2.83) se tiene que:
Wo --W.- =~ - — • . X2.99)
pudiéndose aproximar a;
.., Fmax - Fmin / ,Kv =— -,-. - —. - (2.100)
Vmax/ . >. - Vmín / .
53 -
para cada capacitor con el que se este tiaba jando.
2.5.4.- DIVISOR DE FRECUENCIA.--.'
Tomando en cuenta'que el proposito del PLL es generar varias fre-»
cuencias, múltiplos de la frecuencia de sincronismo-^ se presenta-
como necesario el uso, en la retroalimentación del lazo, de un d_i
visor de frecuencia con lo cual se coloca al tren de pulsos de sa_
lida en la frecuencia apropiada para detectar el error existente-
entre &ste y la señal de entrada por intermedio del circuito com-
parador de fase; por tanto dicho circuito debe dividir la fre —
cuencia de salida por el mismo factor por el cual fue multiplica-
da la frecuencia de entrada en el diseño del oscilador controlado
por voltaje (VCO).
Para diseñar el divisor'de frecuencia se ha usado el contador pro-
gramable SN74L193-que es un circuito int'egrado sincrónico de con-1-
teo creciente y decreciente (up/down) equivalente a un circuito -
combinacional de 55 compuertas.
El contador SN74L193 es un contador de 4 bits, provisto con el
circuito necesario para traba jar sincrónicamente, es decir, que
.sus salidas cambian simultáneamente con la señal del reloj.
Las salidas de 4 biestabl^s maestro-esclavo son disparados por
una transición de bajo a alto de la entrada del reloj. La direc-
ción de conteo esta determinada por cual de las .' entradas de re -
loj esta ingresando la información mientras que la otra se. encue£
tra en estado alto.
Los cuatro contadores son totalmente pragrama bles; esto es, que
- 54 -
coda salida es determinada por su entrada cuando la entrada de ca£
gado ( Load ) se encuentra en estado bajo , independientemente de
los pulsos de conteo . Esto determina que el SN74L1 93 puede serV
usado como un divisor módul'o "n" variable , con solo cambiar los
datos de entrada y la forma de onda de las señales de cargado y -
borrado ( Load y Clear ) . La entrada de borrado f orza a las sa-
lidas a un nivel bajo cuando se aplica a ella un nivel alto , in-
dependientemente de las entradas de conteo y de carga . Para un
mejor entendimiento del funcionamiento del CI SN74L193 obsérvese
el gráfico de su circuito así como del diagrama de tiempos que se
encuentran en el Anexo .
Para el presente caso el módulo de trabajo sera 4,6 •, 12, y 24
dado que que la frecuencia de la señal de entrada viene dada por
la expresión :
fie . ' n n . (2,101)
donde n = 4,6 , 12, 24 ' (2.102)
y la frecuencia de sindronismo se encuentra dividida para dos por
el divisor colocado a la entrada .
Considerando que el valor máximo de n es de 24 y que el contador'i
SN74L1 93 traba ja con cuatro bits , es indispensable añadir un bi-
es t a ble adicional después de su salida más significativa .
La función de transferencia vendrá dada por la constante del di vi
sor y por los valores límites de estos así :
- 55 -
Kn = — (2.103)n
vdonde el mayor valor de "n" determinará el sobretiro máximo ,. ,
en la respuesta de frecuencia del sistema , para una ganancia -
de lazo mínima .
2.6." CONCLUSIONES .- .
Para terminar este capítulo se puede concluir que el análisis -
hecho sobre el sistema en su totalidad y de sus principales cir
cuitas , ha sido extenso r ordenado y plenamente justificado en
su totalidad f pudiendo señalarse que este sistema tiene las
condiciones necesarias para sustentar buenos niveles de estabi-
lidad , exactitud y linealidad en su funcionamiento como se des_
prende del estudio del subcapítulo 2.3 .
Se puede d¿cir que el presente capítulo ha plasmado en la reali
dad .el propósito teórico señalado en el subcapítulo 1,1 , además
de jando entrever la real posibilidad de plasmar esta teoría en
la práctica , con un comportamiento como el esperado en el aná-
lisis teórico , que es el segundo proposito predeterminado para
este trabajo en el subcapítulo ya señalado .
«iEn base a éste análisis se puede.^pasar , con la base teórica n_e
cesaría , al diseño del sistema r que es el tema a tratarse en
' el siguiente capítulo . _ •
(i) Harrison-Bollinger, Controles Automáticos, Trillos, México1970
C A P I T U L O III •
D I S E Ñ O D E L C I R C U I T O T O T A L
- 56 -
C A P I T U L O I I I
^ ' , v. '" DISEÑO DEL CIRCUITO TOTAL
3.1.- CONSIDERACIONES EN EL DISEÑO DIGITAL .-
En cualquier campo de la ingeniería el ob jetivo principal de un
diseño es conseguir que el costo total de un sistema sea el mi-
nimo posible ; además , quien esta realizando 'un diseño general_
mente trata de llevarlo a la práctica mediante una. apropiada s_e
lección de los componentes que mejor cumplan con las necesidades,
que impone el proyecto . En la actualidad , y en cuanto se re-
laciona con el diseño digital r esto representa muchas alterna-
tivas por la variedad de tecnologías de construcción que exis -
ten para los '
MOS, y CMOS .
ten para los CI's . como son las siguientes : DTL, TTL, I L7ECL7
La característica principal con que.debe cumplir el diseño
co es el- utilizar el menor número de compuertas , lo cual puede
conseguirse mediante la utilización de técnicas de minimización
las común mente usadas son : el algebra boleana, el mapa de
Karnaugh y los diagramas de Veitch . El método básico corres -
ponde al álgebra boleana, álgebra lógica, en vista de que es é_s_
ta la herramientg( matemática sobre la que se basa el diseño ló-
gico , y es ' utilizada para la descripción, síntesis y'análisis
de funciones binarias . El álgebra "boleana se basa en el con-
cepto de que toda afirmación lógica puede ser designada como -
verdadera o falsa .
- • • -. 57 -
Lo afirmado en los párrafos anteriores hoy día a sufrido notable
cambio en el surgimiento de la : Integración de 'pequeña escala -
( SSI, alrededor de 12 compuertas ), la integración de media es_*•*
cala ( MSI, menos de 100 compuertas )r y la integración de gran
escala ( LSI, más de 100 compuertas ).
Con estos tipos de construcción de CI's , el problema del dise-
ño tiene un nuevo enfoque , tornándose un poce más complejo a -
la vez que simplificado ; esto se justifica , ya que por ejem -
pío con la integración de media escala (MSI) cada CI contiene -
de 20 a 100 compuertas y el conjunto en si realiza una función
específica ; por tanto , este hecho varía el criterio general -
de diseño ( quedando las técnicas tradicionales para comprobó ¿
ción y análisis ) . La MSI , por la facilidad que presta al e-
f ectuar ciertas funciones ,. hace que el análisis de minimiza ción
de compuertas o biestables (FF's) sea completamente diferente ,-
dándose énfasis en la- eJ.'scción del CI que me jor se a juste,, a -
las necesidades r a la vez que , debe ser el más económico para
la implementación del diseño total ; esto significa que quien -
está diseñando..tenga que conocer los componentes disponibles o
por lo menos el realizar un análisis y evaluación de todos aqu_e
líos que son disponibles de utilizar en una aplicación concreta.
En el presente capítulo como se verá y como se puede desprenderM
del Cap. II numeral 2.5 el diseño de los diferentes componentes
del PLL fundamentalmente está hecho con CI MSI por las siguien-
tes razones :
a) La cantidad de funciones que contienen estos integra-
dos simplifica la construcción de los equipos , por -
- 58
cuanto con ellos se consigue reducir el número de co_n
diciones , es decir hay un menor número de puntos de
suelda con lo que el cableado es menos denso y puede
generar menos problemas ; lo que se traduce en un sis_
- tema más confiable .
b) Reduce el consumo de potencia y por tanto la disipa -
ción total de calor .
c) La utilización de estos CI's significa ahorro de tiem
po ya que facilita el diseño , si se los considera co
mo subsistemas con los cuales se puede llegar en for-
ma rápida y fácil a un,diseño de un sistema total .
De las venta jas anotadas se puede ver claramente el por que en
la actualidad son mucho más utilizados los CI MSI dentro del d_i
seno lógico digital en lugar de tratar de minimizar mediante el
uso de técnicas tradicionales- .
La implementoción práctica de todo sistema digital , requiere -
ciertas consideraciones adicionales , aparte del diseño lógico,
que aseguran el correcto y normal funcionamiento circuital.
Aun cuando todos los dispositivos TTL son eléctricamente afines
( es decir no requie-ren ningún tipo especial de acoplamiento ),M
es necesario no perder de vista las características físicas más
importantes como : margen de ruido , capacidad de exitación (
fan-out ) , efectos de líneas de transmisión , etc. A continua^
ción se presentan en forma resumida las consideraciones más im-
portantes observadas durante la implementoción del presente tra_
bajo :
.. ' . - 59 -
VOLTAJES DE FUENTE .-
El voltaje nominal de polarización para un circuito TTL es + 5V.
La serie comercial 74/ , utilizada en este caso , permite una -
variación máxima d.el - 5 % en el rango de temperatura desde O a
70 C ; al igual que un rizado máximo del .5 % ; característica
que obliga a que la fuente que se utilice sea lo mas regulada -
posible . - -
VOLTAJES Y CORRIENTES DE ENTRADA Y SALIDA .- ' -
En un sistema de lógica de niveles , una cifra se .representa con
uno de dos niveles de tensión . Si la tensión más positiva ,es
el nivel 1 y/el otro es el nivel O , se dice que el sistema em-
plea lógica positiva , en caso contrario , la lógica empleada -
es negativa .
Los valores absolutos de ambos niveles no tienen significado en
estas definiciones ; es decir, en nuestro caso ( lógica positiva)
el 1 lógico no necesariamente deberá ser estrictamente 5 V y tam_
poco el O lógico O V . Esto , por que todo circuito lógico gara_n_
tiza su funcionamiento para un rango adecuado de variación en -
sus niveles f determinado por las características de los dispo -
sitivos utilizados y por la configuración circuital interna del
CI ,
M
El cuadro que sigue , presenta los valores de volta je (V) y co-
rriente (i) para los peores casos posibles en circuitos norma -
les . Los subíndices I y O que están a continuación de la ini-
cial del parámetro considerado r indican que se trata de una ca_
racterística de entrada y/o salida respectivamente . Los segu_n_
VOL.(típ)-
VOH(típ)
VIÍ_(máx)
VIH(mín)
0.4 V*.'
. 2.4 V
0,8 V
2.0 V
'OL
XW
• TIL
TIH
- 60 -
dos subíndices L y H identifican el nivel O o 1 respectivamente.
lo mA
800 pA
1 .6 mA
40 uAJLH
MARGEN DE RUIDO DC .-
El margen de ruido DC se define como la diferencia entre los l_í
mites del volta je garantizado para una compuerta exitadora y -
una receptora . De la tabla de-voltajes puede observarse que -
este margen es en circuitos TTL del orden de 400 mV , como se **
puede deducir de las siguientes relaciones :
;NMO = ,VIL(mdx) -'V(típ) (3'1}
NM1 = VOH(típ) " VIH(mín) . ' 3'2')
MARGEN DE RUIDO AC .-
El margen de ruido AC se asume que depende únicamente de la am-
plitud del voltaje de entrada y no de su relación de cambio ;
sin embargo r un circuito digital no puede responder'inmediata-
mente a la forma de "onda de entrada . si la relación de cambio«i
es lenta y el ancho del pulso es grande , el margen de ruido AC
no debería ser muy diferente del margen de ruido DC . Pero , -
como normalmente el ancho de los pulsos es angosto , el margen
de ruido cambia dependiendo del acoplamiento utilizado . Cuan-
do se utiliza acoplamiento DC r el margen de ruido se incremen-
ta conforme el decremento del ancho del pulso .
. • . - 61 -"
RIMGING ( OSCILACIÓN POR CAMBIO DE ALTO A BAJO ) .-
Los circuitos TTL de alta velocidad tienen la posibilidad de pre
sentar oscilaciones en sus señales ,dentro de la región umbral.',/ f »
Cuando una compuerta exitadora conmuta de alto a ba jo (nivelj f
una inadecuada impedancia de la línea podría no permitir la sa-
turación del transistor de salida , provocando oscilación .(xin-
ging ) ; la peor situación se da con una carga exesiva y distan_
te .
La conmutación de ba jo a alto nivel es menos sensible a esta s_it
tuación por la mayor impedancia de salida .
En general r este problema se soluciona en parte , colocando dio_
dos en cada una de las entradas TTL ( la mayoría, de las compue_r
tas ya los traen incorporados J para limitar los transitorios y
en especial las tensiones negativas que podrían destruir los
dispositivos .
DESACOPLAMIENTO Y TIERRA .- '
Al momento de conmutar una compuerta se producen los llamados -
transitorios , debido al cambio de corriente en cada nivel , ' a
la carga y descarga de capacidades; y a la defectuosa conducción
de los transistores de salida en una configuración tótem-pole .
Los efectos negativos producidos por estos transitorios pueden
ser contrarrestados con una buena configuración de tierra y el
• 'desacoplamiento de fuentes .
Un requerimiento de cualquier tipo de desacoplamiento es monte-
- 62 -
ner una .ba ja impedancia desde Vcc a tierra . La conexión de -
fuente puede ser tratada como una línea de transmisión de impe-
da ncia extremadamente ba ja . Otro método , comúnmente empleado,
consiste en provee.r de impedancias bajas en sitios discretos ce:r
canos a los elementos , con capacidades adicionales .
Para un filtra je y desacoplamiento efectivo , los condensadores
deben proveer una constante de tiempo mayor al ancho del pulso
de la corriente .
En realidad deben considerarse dos constantes de tiempo ya que
los cambios de estado lógico producen transientes asociadas . Ccr'
pacitores de alta capacidad ( requeridos para grandes períodos)
con reactancias bajas en serie ( para cambios rápidos ) son pro
hibitivos en costo y tamaño , De clli que una buena alternati-
va es utilizar capacitores de Radio Frecuencia (RF) ( 0.01 a
0.1 jjF ) , lo más cerca posible a los circuitos integrados con-
juntamente con capacitores para frecuencias bajas ( 10 a 50 jjp),
a las entradas de las targetas .
Un buen método para evitar las tierras defectuosas es utilizar
plaquetas con uno de los lados para interconexiones y el otro -
como un plano de tierra .
M
En. general como consideraciones prácticas adicionales podernos -
anotar :
- Hacer tierras tan anchas como sea posible.
Formar un lazo al rededor de la plaqueta, llevando a ni
bos lados de la misma , pormedio de puntos separados,
al sistema de tierra .
- 63 -
ENTRADAS NO UTILIZADAS .-
Teóricamente las entradas desconectadas pueden asumirse, en TTL ,
como 1. pero desde el punto de vista práctico es mejor conside-
rarlas como indefinidas / ya que se transforman en antenas por
donde pueden fácilmente penetrar el ruido de algunos cientos de
milivoltios .
La me jor forma de obviar este posible problema es poner las en-
tradas no utilizadas a un nivel lógico permanente a través de -
una resistencia .
Bajo el mismo razonamiento , en ¿as compuertas no utilizadas es
recomendable el-forzar las entradas a un nivel lógico permanen-
te .
Por último , es también muy importante el tener claro cual es -
el concepto de Cp o CK ( pulso de reloj ) ;
" Es una de las líneas de entrada de un biestable , la misma que
establece la condición de cambio r o es la condición de control
de admisión de datos al biestable / luego de que un Cp está pre
senté ( transición o nivel que activa el circuito ) en la entrg_
da correspondiente de un- biestable , bajo el cambio del mismo y
en relación a los datos de entrada ,vacían las salidas ." .M
Luego de este breve resumen de las consideraciones más importa_n
tes a tomarle en cuenta en el diseno , se puede enfrentar el -
mismo * * •
- 64 -
Siguiendo la secuencia lógica del circuito total , se .explicará
el diseño de cada una de las etapas . En muchos de los casos -
no fie llegará al"circuito que internamente contienen los CI's f
pero se de jará claro el procedimiento con el cual se determina
una disposición circuital muy similar .
3.2.- DISEÑO DE LA ETAPA DE ENTRADA .-
*La etapa de entrada está provista de un atenuador.por medio de -
un selector se determinan dos posibilidades a saber :
a). Atenuación de ¡O veces , para la señal de la línea .
b) Una entrada directa para el caso que la señal s,ea re-
lativamente pequeña y por tanto no requiera atenuación,
•De este selector de entrada con el nivel de voita ]e adecuado f *
se inicia el tratamiento de la señal con un conformador de onda
cuadrada , necesario en el proceso ; posteriormente dividir su
frecuencia para dos con lo que se facilita el diseño posterior
del PLL como se desprende de la FIG. 2.1 y del acápite 2.2 .
Para mayor comprensión del diseño se lo desarrollará independiejí
temente cada una de las partes de esta etapa y a la vez correla-
cionadas entre sí .
-i
3.2.1.- DISEÑO DE LA ETAPA DE ATENUACIÓN".-
Tomando en consideración el desarrollo teórico de esta etapa pre_
sentado en el subcapítulo 2.3.1 del capítulo, anterior , y con la
ayuda de varias de las ecuaciones deducidas allí r se puede obt_e
- 65 -
;•» .
ner el diseño del á'tenuadpr .
•/
DATOS:
, R = 11 '., ICO.
C = 7.5 PF
K = 8
donde R y C constituyen el _equivalente de carga , del circuito
conformador de onda como se verá" en el subcapítulo 3.2.2 , K es
el factor de multiplicación de impedancia f que debe ser menor
que el factor de atenuación r ; para cumplir la condición de que
Cosh a sea mayor o igual a 1 r como se desprende de la expresión
(2.28).
De la ecuación (2.20) : r = 10 , señal de entrada 10 veces
mayor que la de salida .
De la ecuación (2 ,.24) se tiene :
Re . = KR = 8 x 1 1 K-O_ = 88
Con la ayuda de la ecuación (2.28) :
, r2 + K 1 0 0 + 8Cosh a = *- — --- :y— = - — = \2
r + rK . 011 10 + 10x8
Senh a - O.óó ' de las tablas
a = 0.02 de las tablas.
- 66 -
entonces de la ecuación (2.29) se determina :
D _ r - Cosh a . _ ., 10 - 1 .2Ko = K = r = I I r\-TL FT~¿7
. ., Senh a 0.66= 146.ó Kn_
reemplazando los valores en la ecuación ( 2.15) :
Ro 146.6Senh a O.óó
-= 222 KQ-
ahora en (2.16)
' = R (Cosh a - 1) = 222 Kn (1.2 - 1) = 44.42 Kn.
considerando la relación (2.8) :
RC = ' 11 Kxix 7.5 PF = 82.5 x 10-9
"C, =
"2
82.5 x. 10 .n-F fi Q_____.„. i .889 PF
82.5 x222 K_a.
= 0.377 pF
De acuerdo a los valores calculados el circuito sería el de la
FIG- 3 - 1 1.8«9pF 1^9 pF
A
110'60
44142 Ka 44.42
-r ^222K.o.
A
60 H
-5*ai conformador
de onda
FIG. 3.1DIAGRAMA GENERAL DEL ATENUADOR
- 67 -
3.2.2 .-.DISEÑO DEL'CIRCUITO CONFORMADOR DE ONDA CUADRADA.-
Como se ha señalado anteriormente , el circuito de carga del at_e
nuador es un conformador de onda cuadrada necesario para el pro' ' • • * . /
cese? digital , en tal virtud se ha diseñado esta etapa en base
al circuito de la FIG, 3.2.a r en la cual el transistor cumple
la función de un interruptor , conmutando sucesivamente su fu£i_
cionamiento entre el estado de saturación y el estado de corte,
de acuerdo con la señal de .entrada , que puede considerarse se-
ra la señal, de frecuencia 00 Hz que ingresa por intermedio de -
la resistencia R a la base del transistor produciendo con esto,D
como ya se ha explicado , la polarización de la juntura base -
emisor en saturación o corte de acuerdo a la entrada y de esta* *
manera se determina en el colector la presencia de la fuente
Vcc o su ausencia , formando así un tren de pulsos cuadrados en
el colector del transistor ; como lo muestra las formas de onda
de la FIG. 3.2.b .
Para poder determinar los valores de las resistencias de polar_i
zación , es necesario recordar los criterios básicos que se ex-
ponen a continuación .
Se consideran dos estados estables en los circuitos de conmuta-
ción con transistor , el estado de conducción y el estado de
corte . En los circuitos de conmutación saturados , como en e_sM
te caso r el estado de conducción está caracterizado por. un vo.1
ta je de colector muy ba jo y corriente de colector relativamente
grande , mientras que el estado de cor*e se caracteriza por un•
voltaje de colector relativamente alto y una corriente de colec_
tor muy pequeña . La selección de los componentes y voltajes -
- 68 -
-« o'CC
, RB &Q e i -^ vv vw 1 1 L¿^ -4- ^- V (
atenuador ~^* V —] B Vp ^
^)\ * ai
k
VCE
/
al divisor
(a)
t [seg ]
Useg]
FIG. 3.2a) Circuito conformador de onda cuadrada
b) Formas de onda .
; • - 69 -
de alimentación que permiten este cambio de estado se denomina
11 procedimiento de diseño DC " .
*-r.
Un transistor no puede cambiar su estado instantáneamente . El
intervalo de tiempo comprendido entre la iniciación y el final
de la acción de conmutación . Para disminuir otro de los pa-
rametr-s que determinan el comportamiento dinámico f los tiempos
de tr: sición , una solución posible sería hacer que la corriejí
te dv ase sea lo suficientemente grande como para cargar las -(
copo.. cides parásitas en las junturas base-emisor £y base-colec-
tor T el menor tiempo posible .
•
'i! POR EN CORTEA- '
i ;istor esta en corte , cuando el volta je base-emisor(V )BE
( r o igual a cero . En la práctica , sin embargo.,basta -
c- el V sea inferior al voltaje de umbral (< 0.ó V para -
i;;, tores discretos de Si ) para que se le considere en cor-
ic , ntonces de la FIG. 3.2.a se puede deducir , si V <^0 ,BL
que :
'„ = V. = Vcc - le,Re (3.1)C/h . 1 .
pero/puesto que para esta condición 1 = 0 e Ic^O se tendría:
V ^ Vcc ' . (3.2)L
TRANSISTOR EN SATURACIÓN B-
Un transistor está en saturación , cuando la juntura base-emisor
esta polarizada directamente y la inyección de corriente por la
. - 70 -
base es suficientemente grande para garantizar que el transis,-
tor trabaje- en su-región de saturación , condiciones en que se
cumplen las siguientes relaciones :' i - V
V "R BE(sat) (3;3)
Ic =
donde R es .el factor de amplificación de corriente .
' V " VE(sat) ' • (3.5)le
VBE
BE es la - resistencia de la juntura base-emisor .
Se ha tomado para el diseño el transistor 2N3704 el mismo que -
tiene las características apropiadas para su- traba jo en conmuta_
ción f como puede verse en las hojas de datos del Anexo ,
Se ha escogido :
Vcc 5 Vvcc - o VD(,
In = 1 mA ( para' saturación )D "
v. = 11 V 'in
W = 60 Hz - -
reemplazando valores para las expresiones (3.3),(3.4),(3.5)y(3.6)
11 V - 0.72 V1 mA
= 10.28 Kn
por tanto : R = 10 Kn valor práctico
Ic = 10x1. mA = 10- mA
„ 71
Se ha considerado un Jl = 10 , para no hacer intolerable la di
sipación de potencia del transistor .
Rc ^5 V - O 2 V
in10 mA
por tanto : Rc = 470-^-valor practico
'BE0.72 V1 mA
= 720
Para el calculo de la impedancia vista a los terminales de entra_
da en el circuito de la FIG. 3.2.a se puede usar el circuito de
la FIG. 3.3.a y transformarla en el circuito de la FIG. 3.3.b .
Ro
'BE 'BER
(a) (b)
FIG. 3.3IMPEDANCIA DE ENTRADA
- 72 -
Del circuito de la'FIG.3»3.a se puede desarrollar :
Y = —!— + JWC . -.(3.7)"rBE'" - .. V '/%^;-;
por tanto ; .
Zl = 1 + ju/c r <^3'8')1 ' + JhUBE BE
-, D rBE ' ^ ^xv 2n = R
B 1 + JWCR Roh bh
de donde :
1 + JWC ry _ _ BE
2 - R + r +
que racionalizando :
2 2 2RR + rRP ~ W CRprPFRRy _ tí Dt DC DC D Dt Db f~ -.
Y „ „ ^J ^ | (
/D ^^ t i^-r-^- % 02.(RB + rBE) + W CBErBERB .
Como debe cumplirse la relación :
(3,12)
se tendrá :
" ' 2 2 2R + r
D
/ n \ i i^-^-*- ¿- r^¿-
C r2
/n ^2 , ,2.^2 2 2( R + r ) + W C r R
- 73 -
que reemplazando valores se tendrá :
1 = 10 Ka + 720n+ (377 xl . 8 nF x 72Qn)210 Ka 0 -5
- (I0/Ka + 720A)2 + (377 x 1.8 nF x 720*10 Kn)2
por tanto : R = 10.72
r 1.8 nF (720n)2y C =
(10 Kn+ 720n)2 + (377 x 1 .8 nF x 720 x 10 Ka)2
que dando margenes de error corresponden a los valores RC usados
en el diseño de la etapa de atenuación mostrado en el subcapítjj
lo 3.2.1 .
3.2.3 .- DIVISOR DE FRECUENCIA POR DOS .-
Un divisor de frecuencia por dos se puede realizar fácilmente -
con el uso de un .biestable tipo "T" llamado disparador el mismo
que provee una salida , la cual cambia :a su estado opuesto cada
vez que a la entrada de reloj CK.se presenta una transición .
Un biestable tipo T puede ser construido cortocircuitando las -
entradas de datos en un biestable JK f como se verá" posterior -
mente .
Todos los biestables del tipo JK sincrónicos actúan bajo el co-
mando de un pulso de reloj ; siendo sus entradas de datos J y K,
El estado de las 'salidas en un biestable JK depende de la comb_i
nación de estados de las dos líneas de datos de entrada , al mo
mentó de llegada del impulso de reloj ( CK ) . La tabla cqract_e_
rística del biestable JK SN74109N usado para cumplir este propio
sito en el sistema' es el siguiente :
- 74 -
. Pr
L
H
L
H
H "
H -
H
H
Cl
H
L.
L
H
H
H
H
H
CK
X
v X
. X
t
i
*
*L
J
X
X
X
L
H
L
H
X
K
X
. X
X
L
L
H
H
X
Q
H
L
H
L
Q
L
H
H
H
Disparador
Qo
H
Qo
Qo
L
Qo
De la tabla se deduce que las condiciones de trabajo necesari-
as son las que muestra la FIG. 3.4 .-
1 L . a
TIC, 3.4 .Divisor de frecuencia
Otra forma'de diseño sería utilizando las técnicas de diseño -osincrónico . De acuerdo a este método el diagrama de estados
sería el indicado en la FIG. 3.5
- 75 -
FIG. 3.5Diagrama de estados
De la FIG. 3.5 se obtiene la tabla de estados , la misma que s_e
ría la de la FIG, 3.6.a r en base a la tabla de transición para
el biestable JK de la FIG. 3.6,b se tienen los datos que debe -
rán colocarse en J y K .
q
qo
• q i
Qo
0
1
Qo
1
0
J K
1 X
X 1
•Qn
0
0
1
1
Qn-H
0
.1
0
1
J
0
1
X
X
K
X
X
1
0
(a )
. ' FIG. 3.6
De la FIG. 3.6.a se puede ver que los datos que debe tenerse en
J y en K , si se conside
importa ( X ) f serían :
J y en K , si se consideran como iagual a 1 las condiciones no-
J = K = ]L
• ' - - 76 -
Con lo cual , y de acuerdo a la tabla característica de funcio-
namiento que determina que las entradas directas ( asincrónicas)
Pr = Cl = 1. para trabajo normal , se llega al mismo circuito
de la FIG. 3.4 .' ' ' '
3.3.- DISEÑO DEL PLL .- ',.f
•En base a los criterios del diseño digital dados en el subcapítjj
lo 3.1 y los conceptos adquiridos del estudio de los elementos
del PLL en el subcapítulo 2.5 , se tendrá una fácil comprensión
del desairollo del diseño de estas etapas .
3.3.1 .- DISEÑO DEL CONTADOR PROGRAMADLE .-
Como se señala en el subcapítulo 2,5.4 , el CI que se ha utili-
zado es el SN74L193 cuyas características se pueden ver en el -•v '
Anexo . * x"<.
El SN74L193 es un contadox de 4 bits que se .Implemento con bie_s_
tables disparadores tipo T cuya configuración se la puede enco£i_
trar en base a un diseño secuencia1 seme jante al que se presen-
ta a continuación .
Tomando en consideración que este diseño tiene como fin el ilus_
trar el procedimiento , y como el CI 5N74L193 trabaja en el sis_«i
tema en varios módulos f se ha escogido el diseñar un contador
módulo ó en base a los biestables JK explicados en el acápite -
anterior .
Como se requiere tener ó estados , el número de biestables JK -
- 77 -,
que se requieren para el diseño, estará determinado por :.*•
. 22<. 6 <23 (3.15)
por tanto se necesita un mínimo de 3 biestables para los cuales
se verifica la siguiente tabla de transición :
q
•
qo
q2
q3
q4
q5
qn
Q2 Qí Q0
o - o o
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
•
Jo Ko1 X
X 1
1 X
X 1
1 X
X 1
J] K1
.0 X
1 X
X 0
X 1
0 X
0 X
J2 .K2
0 X
0 X
0 X
1 X
X 0
X. 1
Vr '•VQ i Qo
0 0 <1
0 1 0
0 1 1
. 1 0 0
1 0 1
0 0 0
Por simple inspección se puede determinar que :
"Jo = Ko = 1 (3.16)
Usando la técnica de miñimización del mapa de Karnaugh se dete^r
minan las restantes variables , así :
\Q2,Qo \'
1
1
00
0
u..
01
" X
~*
11X
X
10
0
0
\ -Qo
0
1
'1oo . oí . n . 100
0
0
crX
"X;
X
X
- 78 -
100
X
íT
01
,0
1
nX
X
10
X
x;
\Q2,Q
Qo \
1
1
00
X
Lx
01
X
~_y_
11 .X
X
10
0
~_J>
por tanto se obtiene :
= l<2 = Qo
J-, == Q2.Qo
= QrQo
(3.17)
(3.18)
(3.19)
Con los resultados dados en las expresiones (3,15) a (3.19) se
puede implsmehtar el circuito mostrado en la FIG. 3.7,
CK
FIG. 3.7Contador módulo 6 ascendente
- 79 -
•r
Haciendo un diseño Asimilar para el conteo decreciente se tendrá
la siguiente tabla detransición:
q :
q5
q4
' q3
q2
ql
qo
qn
Q2 . Ql . Q0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
•
YKoX 1
1 X
X 1
1 X
X 1
1 X
J1 _ KI
0 X
r x
X 0
X 1
0 X
0 X
J2. K2
X 0
X 1
0 X
0 X
0 X
1 X
Vi
Q 2 . Q 1 Q0
1 0 0
O l í '
0 1 0
0 0 1 ' -
0 0 0
1 0 1
Por simple inspección se determina que :
Jo = Ko = 1 (3.20)
Usando la:- técnica de minimización del mapa de Karnaugh se de-
terminan las restantes variables , así :
Qo 00 01 11 10
O
1
0
0
"X
X
( X
X
1).0
(1)0
0
0
X
X(*>
X
J,
- 80 -
00 01 11 10
r xs
X
1'o
X
X
x)X
00 01 11 10
( xX
X
X
X
X
1)0
Por tanto :
K
= Q2.Qo
Qo (3.21)
(3.22)
(3.23)
que como se puede verificar son las funciones , indicadas para
conteo creciente , pero con las variables en su estado de com -
plernento .
. Por lo anterior se puede concluir que para el conteo creciente
y/o decreciente. , se debe implementar compuertas comandadas asi_n_
crónicamente como lo muestra la FIG, 3.8,,a f circuito que cumple
con la tabla que consta en la 'FIG. 3.8.b .
CK/ FF1
M
' 0
1
LCK1
Q
a
M
i b )(cf)
FIG. 3."8Circuito para conteo ascendente y/o descejnJente .
- 81 -
Teniendo esta idea básica de lo que es un contador se puede ana_
lizar fácilmente el circuito a usarse en el sistema .
DISEÑO DEL CONTADOR MODULO VARIABLE .-
Como se vio en el subcapítulo 2.5.4 el módulo n a diseñarse co-
rresponde a 4 , 6 , 12 , 24 dado por las expresiones (2,101) y
(2,102) . Para el diseño de los diferentes módulos se cuenta -
con las entradas de cargado y borrado , las cuales traba jan con
.un pulso en nivel ba jo y alto respectivamente .
CONTEO DECRECIENTE .-
En este modo de trabajo r el contador debe regresar al estado -
inicial , dado por el módulo r luego de llegar a-cero'por tanto
se debe generar un pulso para recargar en las salidas el valor
puesto en las entradas , con este fin se usa la entrada de car-
gado . Se puede observar que la compuerta que cumpliría este -
cometido es la denominada NAND , NAND( X,Y ) = X.Y
La condición deseada es X = Y '= 1 , dado que este es el pulso
que genera a continuación el CI usado . 3e puede generalizar
para 4 bits y se tendrá el circuito de la FIG. 3.9.a y su im
plementación con compuertas existentes en- los Laboratorios de
la EPN en la FIG. 3.9.b .
(a) (b)FIG.'3.9Circuito digital de recargado
- 82 -
Si bien este diseño es coherente , en la práctica el pulso de -.
nivel bajo generado es de tiempo muy corto y por tanto es nece-
sario dar un retardo el cual se lo consiguió con el uso de dos
inversores y un'pequeño condensador de 0.1 p.F .
Además como el modo de contéo debe, ser determinado por un switch
externo y se lo realizará con una compuerta NAND maestra y con -
la serial de habilitación que cumpla con la siguiente- tabla de -
verdad : . v ."'•
E
0 '
1
L
1
0
. CONTÉO
creciente
decreciente
por tanto el circuito total de recargado es mostrado en la FIG.
3.10 .
Q
FIG. 3.10Circuito total de recargado .
- 83 -
CONTEO CRECIENTE .
En este modo de trabajo , el contador debe colocar a sus sali -
das un nivel O luego de que se llege al valor determinado por -
el t.iódulo r por'tanto se'debe borrar el pulso subsiguiente al
deseado , en estas condiciones se usará" la entrada de borrado -
(Cl) y con cuatro casos diferentes ya que se debe generar un
pulso de nivel 1 al presentarse el quinto , séptimo , y décimo-
tercer pulso , por tanto , .se presenta hasta este último la ta-
bla correspondiente .
#12
3
4
} 5
6
-> 7
8
9
10
11
12
13
QD
0
0
0
0
0
0
0
0
11111
Qc0
0
0
0
111.1o •0
0
0
1
QB
0
0
110
0
110
0
11
. 0
QA
0
10
10 "
10
10
10
10
Cl
0
0
0
0
i/o0
i/o,' 0
. 0
• o0
0
o/i
Por simple inspección se puede .ver" que para cada casó en parti
cular se tendrá :
a). Módulo 4 "' :
Q ' = Clc :
b) Módulo 6 :
Cl = Q .Qtí L
c) Módulo 12 :
- 84 -
(3.24)
(3.25)
(3,20)
Como
vés
cump
ciór
srior , es necesario una realimentación a tra
f para lo cual se usa una compuerta ÑOR que
,Y ) = X + Y /pero para mantener la informa-
^orrado se hace menester usar un inversor -
res o a la compuerta de realimentaciór» .
En i "se tiene el circuito de la FIG, 3.11
F1G. 3.11Circuito de borrado
- 85 -
./La entrada de habilitación debe ademas comandar el ingreso de r-
./la información por las entradas de conteo creciente ( CU ) o de
conteo decreciente ( CD ) como se muestra en la FIG. 3.12 .
- * 1
LK •
\1 ^\ .
FIG. 3.12Circuito de ingreso de la información .
Lo que falta de diseñar es la interconexión entre el CI SN74L193
y el biestable JK para aumentar un bit , necescrio en el conteo
de 24 pulsos , para este propósito se usa el biestable SN74109N
y el circuito de la FIG, 3.8. Además de generar el pulso de b£
rrado para el conteo creciente y dejar en trabajo libre para -
el conteo decreciente. La parte parcial de la tabla correspon-
diente se muestra a continuación:
#
23
24
25
QE
1
1
1
. QD
0
0 .
1
Qc
110
QB
.1
1
0
. QA
0
1
-°
C1E
1
' 1
0
como se debe borrar el pulso # 25, se puede ver que la condi
ción a usarse es:
86 -
Cl = QD.QE' (3.27)
por cuanto el circuito definitivo será el mostrado en la FIG,i , \r
3.1o . ' ' '
'FIG. 3.13Circuito para canteo módulo 24 .
La labor de cargar datos al contador~SN74L193 la ejecuta un SwjL
tch 2280M el cual coloca a sus salidas r en código binario r el
número puesto manualmente en su marcador ,
EÍ diseño total del divisor de frecuencia se muestra en la FIG<.
3.14 .
3.3.2 .- DISEÑO-DEL FILTRO PASA BAJOS .-
En base a algunas de las expresiones obtenidas en el subcapítulo
2.5.2 se puede llegar al diseño del filtro deseado.
DATOS:
-r -=•
FIG
. 3.
14r oo
QcQ
0Q.c
QeG
,D
ivis
or
de
Fre
cu
en
cia
H .= 1 -
Q = K4 "
fo =, 1 KHz (ó,28 x 103 rps)
Se ha escogido la ganancia mínima pa.ra luego hacer reajustes en
ella si las condiciones de traba jo del circuito no son acepta-
bles; asi mismo, un Q bajo pero aceptable y, la frecuencia.de -
corte requerida por el sistema.
Se comenzará escogiendo un condensador que se pueda encontrar -
en el mercado nacional, así:
C = 300 PF
En la expresión (2.74) se debe cumplir que:
K - (3.28)
4Q20 H- H)
Substituyendo valores en la ecuación (3.28) se tiene que:
4(y4)2(i + i)
Se ha escogido: K = 1
Por tanto de la expresión (2.47) se tiene:
= 300 PF
Ahora de la ecuación (2.74):
- 89 -
2(74)1(6.28 x 103)300 x 10"12
1 ± \ 1 - 4x1x716(1+1)'
R ^ 1 . 5
se ha usado: R~ - 1 M-O
Por tanto de la exprés: \2.50)
De la ecuación (2.64
(6.28
= 281.7 Ka
se ha usado: R = 2o
De las expresiones •je obtiene :
4 " 21.5 Mn
se -ha escogido : R,
Con ..los resultados oL
mostrado en la FIG. o
se determina el filtro pasa bajos
- 90 -
1 Kn.vWVWW"
DELCOMPARADORDE FASE
^ AL VCO
FIG. 3.15Filtro activo Pasa Ba jos .
3.3.3.- DISEÑO DEL VCO .-
Como se ha puntualizado anteriormente, el diseño de las frecue_n_
c\as de trabajo del circuito oscilador controlado por voltaje
depende d.l.rectómente del número de fases que se desea a la sali
da, así como de la frecuencia de entrada y del divisor de fre-
cuencia colocado en la misma.
Como se ha visto en el subcapítulo 2;5,3, el elemento externo
que fijara la frecuencia será un cristal o un capacitor; dado
que en el presente caso se trabaja con frecuencias relativamen-
te bajas, se usan capacitores. De lo anterior y de la expre-
sión (2.97) se debe cumplir que: ..
500 x 10-ó
N " n . 30Hz
donde n = 4,6,12,24
(3,25)
(3,26)
- 91 -
puesto que en la eri'trada hay un divisor, se tiene:
.f ' .
N = _ n/2 - (3.27)
Í . .
por tanto se tiene que:
500 x 10"6
2 "rC3 -•
C6' =
r
4
5006
50012
500
x 30Hz
.-ó •x 10x 30Hz
-6x 10x 30Hz
-6x 10
*i-. i u ^r
2.77 pF
1.38 uF
n AQ ,,F~12 " 24 x 30Hz " '
La señal de información extraída del filtro pasa-bajos ingresa
al VCO por la entrada de control de frecuencia; mientras que la
entrada de control de rango estara alimentada por un divisor de
voltaje, entre fuente y tierra, que será una perilla externa de
a juste de un potenciómetro cuyo valor vendrá dado por:
P = - - (3,28)CR
de las hojas de datos del anexo se obtiene:
ICR - 100
por tanto:
5VP = - °V A = 50
100 pA
- 92 -
,/Se debe anotar que el fabricante aconseja, para una mejor esta-
,xbilidad, que el voltaje de contri de rango no sea menor a 4 vol
tíos . * " • ' •1 , V,
Por lo .anterior se puede obtener el circuito de la FIG. 3.16.
DELFILTRO
512V
• p
Hh-s, _c3
S2,>H
CFCext
CR
AL DIVISORDE FRECUENCIA
FIG. 3.16 .Oscilador controlado por Voltaje
»i • .3.3.4.- DISEÑO DEL COMPARADOR DE FASE.
De lo analizado en .".el subcapítulo 2.5.1 se desprende que la re-
sistencia a colocarse en la entrada negativa del amplificador -
operacional de Norton debe ser mayor a la resistencia colocada
en la entrada positiva.
- 93 -
Al estudiar la tabla de características del .operacional LM3900,
en el subcapítulo mencionado, se encuentra que la corriente tí-
pica en las entradas es de 30 nA si se usa 60 pA para la entrada
negativa y 120 pA para la- -entrada positiva se estará cumpliendo
con el criterio del diseno señalado y ademas, se estara dando -
el margen necesario en el diseño. Así se obtiene que:
RV ~ VOH D
V - VOH D (3.29)
sustituyendo valores se tendrá:
4.5 V - 0.6 V ,_ .,R - — i = 65 Kn
60
R+ 4.5 V
120í.6 V
= 32.5 Iva.
el valor utilizado es:
= 33 KXL
De lo.anterior se obtiene "el circuito de la FIG. 3.17.
Vj- °div. xn
-TIG. 3.17Circuito Comparador de fase
3.4.- DISEÑO DE LA ETAPA DE SALIDA.
Tomando en consideración el sistema, como ha sido planteado, da
a la salida del VCO una señal con una frecuencia múltiplo de la
frecuenci a de entrada; dicha señal sera usada ahora para deter-
minar el tiempo de retardo que debe existir entre la presencia
-de un pulso en una fase de salida o en otra.
•Como las fases de salida deben ser de acceso directo, entonces
se hace necesario el uso de un elemento
•de información en forma serial a una f
de realizarse en base a un registro c
tiene un comportamiento similar.al q
te análisis:
transforme la señal
lela; esto pue-
miento el cual
nta en ¿ siguien
Como se ha visto, un biestable '-pued
Bit; es decir, si se quieren regist
ron necesarios; y si la información
es menester el trasladar cada bit, o
.biestable a otro; por este comportara.
se le ha llamado registro de desplaza
5 registrar un
>j biestables se-
a en forma serial
ación, de una -
splazar un dato
Un circuito que cumpla con este cometa
utilizando biestables SR que tienen la
terística de funcionamiento:
-de ser construido
uiente tabla carac-
s0011
R
0101
Q
Qn01no use
- 95 " -
En la cual se ve que para un nivel diferente en cada una de las-
entradas, la salida toma el nivel existente en la entrada S; en
otras palabras, se hará trabajar al biestable SR cómo un biesta_
ble tipo D; el circuito que se utilizara sera semejante al que
se ilustra en la FIG. 3.18.a
Do
CK
14>-
So Qo
FFO
Ro Qo
* <
51 °1
FF.1
R1 51
b '
1 . ..á
S2 Q2
FF2
R2 Q2
> (
S3 Q3FF3
.R3 Q~
p P
.(a)
D
Qo
Q-
VJ~t_TL. \ \
(b)
FIG. 3,18Registro de desplazamientoa) Circuitob) Formas de honda
- 96 - -• ' . : - .
Donde el dato Do en el FFO esta determinado externamente, mien-
tras que'el dato que entra en los demás biestables (FF1, FF2, -
FF3) dependen del estado en que se encuentre la salida del bie£
table anterior. /•'
Normalmente enJbs registros de desplazamiento, a nivel comercial,
:t.ienen entrada asincrónicas de borrado y de modo de traba jo (se-
xial y/o paralelo).. . . . . . _._....
.En el sistema se ha usado el registro de desplazamiento SN74195
que es un CI que trabaja con-4 bits con un modo de trabajo.pro-
grama ble convirtiendo a la señal de paralelo a paralelo, serie
a paralelo o paralelo a serie. Dispone también de una entrada
.'asincrónica de borrar.
Este CI puede ser acoplado a otro igual pera obtener mayor norma
.ro de salidas, como en la presente aplicación.
De la tabla de verdad, que consta en el anexó, se desprende que
las condiciones de funcionamiento necesarias son:
Shift/Load = 1
CK = frecuencia de salida del VCO (fo)
Jo = Ko = frecuencia dé entrada de sincronismo
QDN " JN + 1 " Si + 1
- 97 - -
La entrada que falta determinar es la de borrado, la cual se usa
para mantener el módulo de traba jo del sistema, para lo cual de-
be cumplirse las siguientes relaciones:<.'.
a) Canteo decreciente:
La señal de comando del contador SN74L193 es la señal de carga
(Load) y tiene la misma forma de onda de la señal requerida por
la entrada de borrado en el circuito integrado SN74195 por tan-
to:
L°QdCP = CLREG (3'30)
b) Contec creciente:
En este caso la entrada de borrado del contador es el compleme_n_
to de la señal requerida, así:
CLcp = C L - . (3.3!)
El circuito que cumple con la lógica requerida es el mostrado en
la FIG. 3.19.
LCP • \\0
E
L/CL
CP U^TT^-^ O/a
Al CL delregistro dedesplazamiento
FIG. 3.19Circuito de borrado
- 98 .. -
El circuito final que se ha disenado y utilizado corresponde al
de la FIG, 3.20, cuyas interconexiones se comprenderán mejor por
medio de las hojas de datos del anexo.
F1 F2A A f
F4 f.o'-
16 15 14 13 1211 10 9
SN74195
1 2 3 4 5 6 7 8
A A A
1G 1514 13 12 U 10 9
SN74195
í 2 3 4 5 6 7 8
16 1514 13 12 11 10
SN74195
FIG. 3.20Circuito de salida
3.5.- DISEÑO DEL SISTEMA DE INDICACIÓN,
El propósito del sistema de indicación es el de dqr al usuario
un modo fácil de. determinar el estado en el que se encuentre el
circuito, para luego de verificar una condición no deseada; con
la ayuda de la perilla de ajuste del VCO se establesca la pro-
porción correcta entre las frecuencias de entrada y salida para
un determinado número N de fases requeridas a la salida; rela-
ción que viene dada por las expresiones (2.101)y(3.27).
- 99 - -
Ahora la problemática se reduce a establecer con exactitud la nre
dición e indicación de las frecuencias. Por facilidad, se ha h_e
cho una división, en el sistema de indicación, para medir inde-
pendientemente tanto la frecuencia a la entrada como la frecue_n_
cia a la salida, prevaleciendo el mismo criterio de diseño; por
lo tanto, se analizara a continuación el sistema , de una mane-
ra general.
El sistema ha sido concebido con el criterio de muéstreo, en una
base de tiempo, es decir que en intervalos determinados se hace
conteos de la frecuencia de interés, esta muestra es decodifica-
da y es colocada en indicadores luminosos de 7 segmentos.
COMPUERTA PRINCIPAL:
Para poder llevar a cabo la función de muestreo, se hace neces£
rio, el dejar pasar la información•por un tiempo determinado -
previamente y suspender el proceso por otro tiempo; por tanto s
se requiere usar-;un circuito de control, paro este..'propósito se
utilizó una compuerta como la mostrada en la FIG. 3 , 21 . a .
SW
Frec.de canteo
T
SW
Base de'1 tiempo
O1
(a)
COMPUERTA
CERRADA
HABILITADA
(b)FIG; 3.21Compuerta principal
- 100 -
El numero n de pulsos que' se dejara pasar por la compuerta estg_
rá dado por: •<
n = .(3.32)
donde f. es la frecuencia de conteo y t es el tiempo que esta ha-
bilitada la compuerta (base de tiempo).
La apertura de la compuerta principal para un; periodo de tiempo
conocido, controla el conteo n colocado en ..el indicador lumino-
so. Puede Verse que la seguridad, con la cual t es- determinado,
tiene un significativo efecto en la exactitud de la medida de la
frecuencia de entrada (f ) .
i
De la expresión(3 .32) se desprende que la base de tiempo t para
el conteo de f i y c Lancia , debe sel" igual a un segundo y por tanto
queda:
n = fin . ' " (3.33)
De lo anterior se puede desprender que el circuito básico para
la indicación sera de la FIG. 3, 22, donde la frecuencia de ing^e
so es de 0.5 Hz debido a que.se hace necesario para la genero -
ción de otras señales de comando del sistema como se verá poste;
riormente. ' 'l
Los indicadores darán el nuevo conteo, cada tiempo que la compue_r
ta principal está abierta, si todos los contadores son borrados
(reset) después de que la compuerta es cerrada. Este funciona.-
- 101
1 Hz-e
Frec. de conté o
1<
1
L»
V
J Q>CKK
V
1 1 conteo Y
decodificación
r
Ind'cacJorunidades
Indicador
FIG. 3.22Circuito base de indicación'
miento lo tiene el circuito de la FIG.3.23.a, cuyo diagrama de
tiempos esta dado en la FIG. 3.23.b .f •-
1
1 Hz
1 Hz
1 seg (a )
Base de tiempo CPABIERTA
Q
Reset
CERRADA
2 seg
CP •
-» *-Pl ^ c:on
b)
FIG. 3,23Circuito de borrado
- - - 102 -
Un circuito extra que ha -sido incorporado al sistema de indica-
ción , es el de retención del conteo , la parada y la retención
del indicacjor cuando se decida , El .contador completará una s_eÉ , -./
cuencia de conteo , entonces la retención de la indicación re -
sultard hasta que el switch externo (SW) de retención del con-
teo , sea puesto en la condición de operación normal .i
Un circuito que cumple con-esta condición de trabajo' es mostra-
do en la FIG. 3.24.a y su diagrama de tiempos en la FIG.3.24.b.
CK9 M- e, -->
(
i
>,L
J 0
ui\. CL
i <~
•~-bí P> C2
Reset
/-iO.T^J
1 Hz
CP
Rs
SW
SW (a)
SW
O
1
Coniep
Retención
(•b)
FIG. 3.24Circuito de retención .
- 103 -
Para el circuito de conteo se ha usado el CI SN74LS90 cuyas ca.r-.t
racterís ticas se observan en el Anexo, como se puede ver el cir
cuito esta conformado por tres biestables JK y un biestable SR
que se encuentran en configuración BCD ( divisor módulo 10 ) y
programando sus entradas auxiliares R _ y R - en 0. y las entragO g 1 L . . —
das Ro/-.\ Ro,n\i todas con la señal de borrado.UJ
El circuito dec edificador imple menta do es el CI SN7447AN que d_e_
codifica una señal en forma BCD a siete salidas que representan
la combinación de entrada ( número decimal expresado en binario)
y que serán las encargadas de comandar los siete segmentos de -
los indicadores , El circuito incluye las entradas A, B,C,D en
BCD, la menos significativa corresponde a la A y D a la más si£
nificativa ; la entrada de prueba de lámparas y la entrada de -
blanqueo. 4 las salidas se las ha denominado desde la "a" hasta
la "g" que corresponden a los segmentos de los diodos emisores
de luz (LED's) ; estas salidas encienden a los diodos cuando se
encuentran al nivel que los activa. La tabla, que permite dete_r
minar el correcto funcionamiento de este CI se da en el Anexo;
se debe señalar que la señal de retención E se ha cortocircui-2
tado a la entrada de control R_ de este circuito .
Los indicadores luminosos se acoplan al circuito decodificacor
por intermedio de una resistencia cuyo valor debe c jmplir la ex_'*
presión : •
Vcc - Vn ' '
F— — (3-33)
Donde Vn es el voltaje de conducción de un LED que se encuentra
- 104 -
en el oro!en de 1 .ó V y para una corriente que permita una emisión
luminosa aceptable se considero de 10 mA ; por tanto, se obtie_
ne un valor de R = 340.a, en la practica- se determinó una mejor
iluminación con R » 300-a".
Los indicadores r usados en el sistema , son de dos tipos , los
producidos por la firma comercial Hewlet Packard y los denomina_
dos MAIN 1 de la firma Motorola , que tienen características ?.i_
muarés así por ejemplo tienen una característica de brillantez
continua y uniforme para todos los segmentos , con una alta efi
ciencia luminosa y bajo consumo de corriente ; estos elementos
están construidos con Fosfato de Arseniuro de Galio (GaAsP) s£
bre un sustrato de GaP lo que determina que la emisión luminosa
sea en el espectro del rojo .
Con todo lo anotado en este subcapítulo se puede llegar al cir-
cuito mostrado en la FIG.3.25 .
El circuito que completa el diseño de esta parte es el genera-
dor de la frecuencia de '1 Hz ; esta etapa ha sido obtenida en
base a la señal de la línea y la cual es en primer lugar trans-
formada en un tren de pulsos cuadrados con un circuito conforma_
d.or de onda t idéntico al diseñado en el subcapítulo 3.2.1 ,
luego de lo cual se divide su frecuencia para 60 obteniéndose -,\a señal de 1 Hz . El divisor ha sido diseñado en base al CI
SN74390 que contiene dos contadores, módulo 10 , similares al CI*~V ' .
SN74LS90 , les cuales se han interconectado como se ilustra en
el diagrama en bloques de la FIG. 3.26 .
- 105 -
I N D I C A D O R:2 3 A- 5 G 7
16 15 1A13 12 11 10 9
S N 7 A A 7
1" 2 3 A 5 6 7 &
1A13 12 11 10 9 8
5N7AOO C d )
1 2 3 A 5 6 7
1 1
•1A 13 12 11 10 9 a
INDICADOR
1 2 3 A 5 S 7
L-
u ,
CF
161514 1312 11 10 9
SN7AA7
1 2 3 ' A - 5 6 7 6
11413 12 11 10 9 a
5N7A90 (u)
1 2 3 4 5 6 7
SW [E 2 ]
FIG, 3.25Sistema de Indicación
- 100 -
- 0 -• o
o *0 10o
1 Hz -
FIG. 3.26Divisor por 60
De los cuales del divisor por ó ha sido disenado e'n. la condición
BCD y el divisor por 10 en la condición BI-QUINARY (Q. es la s£
lida más significativa y luego en orden CL, Qp, Q_) para ia ob-\J \j D
tención a la salida de una señal simétrica (entre los dos nive-
les o sus dos semiperíodos).
El divisor por ó es posible hacerlo en base a la programación de
la entrada de borrado; de tal manera que se borre en el séptimo
pulso es decir la combinación:.
Qr Qr
O
Lo que significa'que para generar un pulso positivo, necesario
para el borrado, es suficiente con multiplicar (compuerta AND)
las señales Q_ y Q «
- 107 -
Por tanto el circuito diseñado es el mostrado en la FIG. 3.27,
60
OT
16 15 14 13 12 11 10 9
SN74390
1 2 3 4 5 G 7 8o
Hz
- FIG. 3.27Generador de un Hz
Donde el contador 1 está trabajando en módulo 6 y el contador 2
está traba jando en módulo 10.
3.6.- DISEÑO DE LA FUENTE DE PODER,
Como se ha señalado anteriormente, el uso de los CI's impone el
uso de una fuente de alimentación regulada. Para este fin se ha
utilizado el CI LM340T que da a su salida un voltaje'DC de 5 V;
debiendo ser alimentada por un voltaje DC no controlado, supe-M
xáor a los 10 V para proveer una capacidad de manejo.de corrie£i_
fce en el orden de 1 A. Esta es la condición que se ha de utili
.;zax puesto que se podría calcular, en base a las hojas de datos,
que para alimentar a 28 CI's, 5 indicadores luminosos y 2 inve_r
sores construidos con transistores bipolaresf, se requiere una
corriente alrededor de los 800 mA.
. • . - 108" -
Para alimentar al reguladcrse ha diseñado un rectificador de onda
completa con filtro de condensador cuya configuración es la de
la FIG. 3.28.a y^la tensión en la carga será como en la FIG.
3.28.b.
Del análisis del circuito de la FIG. 3.28.a, se puede deducir que
se cumplen las siguientes relaciones:
V,Vm
DC "
y el rizado estará dado por:
i
y
4 /~3~ f R C
= are sen
D N A D O S
4 f R C - 1
4 f R, C -i- 1
(3.34)
(3.35)
(3.36)
FIG. 3.28Rectificador de onda completa
, . -. 109 -
Como físicamente no es posible utilizar condensadores muy grandes
y como la corriente puede crecer exageradamente, para disminuir
el factor de rizado (*íf) es necesario utilizar filtros mas com-
plejos. Sin embargo, usando un Vm = 12 V, C = 900 pF, diodos -
1N4005 para corrientes de 1 A y como carga el circuito integra-
do LM340T los resultados obtenidos son muy satisfactorios.
3.7.- CONCLUSIONES.
Para tener una idea más cabal del diseño que se ha realizado,
como conclusión de éste capítulo, se presenta a continuación
un análisis teórico del mismo:
Reemplazando las expresiones, de las funciones de transferencia,
para cada uno de los elementos del PLL, deducidas en el subcop_í
tulo 2.5; en la FIG. 2.8, y acorde con los parámetros de la ex-
presión (2.31) se tendrá que:
G(s) = Kp Kf Ko (3.37)
y 'H(s) = Kn * (3.38)
Por tanto de la expresión (2.32) se tendrá:
•i
'Ec: 1 + Kp Kf Ko Kn •= O (3.39}
en la que reemplazando las expresiones (2.46), (2.82), (2.98),
(2.100), y (2.103) con los valores obtenidos en este capítulo,
para la condición de mínima realimentación se llega a:
81 x 10~6s 24Q1Í 1
I T U . I I I X i oo-í i / ""O ^ •' r\1 + 381 x 10 s s 24
- 110
n ='24
por tanto:
24 x ¿81 x - * Í O 6s2 *.s(24 + 0.111 x 240Tí x 81 x 10"6) +
+ 0.111 x 240 Tí = O ' ' .
simplificando:
s2 + 2.ó x 103s + 9.14 x .103 = O
facturando:
(s + 5) (s + 2.595 x 103) = O (3.40)
Que reemplazando en la expresión (2.31) se obtiene:
C(s) __ 0.74 (s + 12 x 103) _R(s) " (s + 5) (s + 2.595 x 103)
donde el polo(s + 5) -es dominante con respecto al polo (s +3
2.595 x 10 ) f pudiéndose eliminar este último, lo que da :
C(s) . 0.74 K!(s + 12 x 103)R(s) (s -f 5)
3expresión en la c.ual -el cero (s + 12 x 10 ) se amortiguará
3en 7(12 x 10 ) de segundo y por tanto pasa a ser una compo-
nente despreciable en el análisis 'de la parte transitoria del
sistema, de donde:
- 111 -
C(s) 0.74 K' • (3<41)
R(s) (s +5)
donde K* es una constante de igualación de los valores inicial
y final, los cuales deben mantenerse iguales en la función ori
ginal y en la función aproximada. Aplicando los teoremas de -
los valores inichl y final se obtiene:
a) Función Original: .
C(t) = lim s 0.74 Cs + 12 x 103) ]__• ' t = O s-»a> (s + 5) (s + 2.595 x 10°) s
^C(t) _ lim s 0.74 (s + 12 x 10") _/ 1_ _ "" s^o (s + 5 ) (s + 2.595 x 10 ) s
b) Función aproximada:
C(t) lim s 0.74 K1 1't • = O " S-;GD s 4- 5 s
C(t) .= lim s 0>74 K' 1 Q.H8K'S-»-0 S + 5 S
por ta±o: .
0.143 K1 = 0.684
de donde:
í l
KJ = 4.62 - .
que reemplazando enla expresión (3.41) se obt:Í£ne:
- 112 -
Usando la transformada inversa de La Place,, queda:
(3.43)
que presenta la forma general dada por;
. C(t)R(t)
de donde:
= ke-t/S
= 0.2 seg. (3.44)
La expresión (3.43) tiene una forma exponencial que tiendo.-al v_a
lor de su constante (3.42) la cual, de acuerdo a la teoría de con_
trol, alcanzará un error del 5% (en estado estable) en un tiempo
dado por;
t = 3 5 = 3 x 0,2 seg = 0.6 seg
que indica la gran rapidez de respuesta que tiene el sistema cu-
ya grdfica se muestra en la FIG. 3.29.
C(t)
I [seg]
FIG. 3.29Respuesta transitoria del sistema
- 113 -
Ahora para analizar la estabilidad del sistema es necesario rea_
lizar el gráfico del lugar de las raices de la función de trans_
ferencia del lazo..abierto, dado por:
, '0.74 (s + 12_x ¡O*) _ _ OÁ
~s(s +2.6 x 10'
Función de transferencia que en ningún caso producirá un pun-
to en el semiplano derecho; ' por tanto es un sistema cíe alta es_
tabilidad para cualquier valor de ganancia de-lazo. Para la
graficación del lugar de las raices se usa ICB reglas señaladas
en el subcapitulo 2.4, obteniéndose un esquema como el mostra-
do en la FIG. 3.30
-12X103 - -2.6x103
JW
FIG. 3.30Lugar geométrico de las raices
Además se debe recordar que en el subcapitulo 2.4 se señala que
para una función velocidad en un sistema tipo 2, como en el pre_
senté caso, se tendrá un error teórico de 0.
- 114 -
Con el sistema así diseñado, se puede pasar a implementarlo en -
la practica, teniendo la certeza de su buen funcionamiento y
cuyos resultados experimentales se verán en el siguiente capít_u_
lo.
C A P I T U L O I V
R E S U L T A D O S Y R E C O M E N D A C I O N E S
. ' - . ' - : C A P I T U L O IV
RESULTADOS Y RECOMENDACIONES
4.1.- RESULTADOS EXPERIMENTALES.
Las pruebas prácticas del diseño y construcción de un sistema,en
general deben ser realizadas tanto a cada una de -las secciones
que forman el equipo;. como también del sistema en su conjunto.
Siguiendo la secuencia establecida por el sistema, se comprobó
experimentalmente que al atenuador, de la FIG. 3,1, no es pos_i
ble Facerlo trabajar adecuadamente tal como estd indicado, en
vista de que los valores de sus resistencias y capacitores no
existen en el mercado, por lo cual se utilizó valores lo mas
aproximados, haciendx-uniones paralelo-serie, o realizando lima_
do mecánico en las resistencia para alcanzar los valores calcu_
lados teóricamente. Bajo estas limitaciones" se llegó a obtener
un voltaje de salida del atenuador de 12 voltios, lo que indica
un factor de atenuación de 9.16 en lugar del factor de 10 espe-
rado. Sin embargo, este resultado no afecta al funcionamiento
del sistema por cuanto a la salida del atenuador se tiene un -
circuito inversor implementado con elementos discretos que so-
lucionan cualquier deficiencia de la etapa de atenuación.
En cuanto al circuito .conformador de onda, se verificó un fun-
cionamiento acorde al esperado', ingresando la señal al divisor
de frecuencia por 2 el cual dio a su salida la señal esperada
acorde a su característica de traba jo.
.: - no -
Para ayudar a la comprensión de los capítulos anteriores, se pre_
senta a continuación en la FIG. 4.1 las formas de onda obtenidas
en el PLL para upa señal de sincronismo externa de 500 Hz y para
la condición de N = 2, por tanto la frecuencia de salida del VCO
será de 1 KHz, y conteo descendente .
En cada figura se puede observar las formas de onda para un vol.
tajede control de rango del VCO de O y de ;5V, pudiéndose ver
la inestabilidad que se presenta cuando este -voltaje es de nivel
bajo. . ' •
v¡n[v]
< '\
(a)
Vn LV]
A •A
\¡500
(b)
V R = 0 V
V R = 5 V
t [seg]
VR =5 V
t[seg]
V • . . VR = 0 V V VR= 5 V
1
0 G
0.2
\ ¡ n K
i T 1 1 1 -L ^ °-2
t
\ "i n ^
i
(c)
- 117 -
V
O.G
1 R"
(d)
V
A
4
VA
4 -
V R = 5 V
(e)
4 -
V R =OV V
A
4-
VR,5V
•íf)
( g )
vA
4-
Ch)
FIG. 4.1Formas de onda del sistema
- 11
a) Serial proveniente del divisor de frecuencia por 2.
b) Señal prove.niente del divisor de frecuencia por n.
c) Señal obtenida luego de la atenuación de la señal a)
a'l ingreso del Circuito comparador de fase,
d) Señal obtenida luego de la atenuación de la señal b)
al ingreso del circuito comparador de fase.
e) Señal a la salida del circuito comparador de fase.
f) Señal a la salida del filtro pasa-bajos.
g) Fase 1 de salida,
-h) Fase 2 de salida.
Es necesario aclarar que los resultados obtenidos para la señal
de 60 Hz son similares a los mostrados en la FIG..4.1. Ademas,
como se señaló en el subcapítulo 1,2.1, con la ayuda de los ter
minóles externos para la colocación de un filtro adecuado la l_i
mitacion de frecuencia será la de funcionamiento de los CI' s, - -
es de esperarse un funcionamiento similar.
4,2,- ESTUDIO DE COSTOS.
Los costos de un sistema f dependerá del acceso que se- tenga a la
posibilidad de adquirir los componentes en los mercados de los
países productores, sin embargo, aquí se presentan precios a los
cuales se pueden adquirir los componentes de varios proveedores
nacionales que han racionalizado sus precios reduciéndolos en re
loción a los que priman en general en el mercado nacional; tam-
bién se colocan los valores en el mercado estadounidense para el
año 1.980.
C O S T O S
- 119
T I P O MN M USA
1 SN74109
• 1' LM3900
1 . SN74124
1 SN74193 '
2 SN7400
1 SN741O
2 SN7408
1 SN7402
2 SN7404
1 SN74107
3 SN74195
5 SN74LS90
5 SN7447
3 MAIN 1 . ' . - .
2 5082-7740
1 TRANSFORMADOR
1 LM340T
33 SÓCALOS
1 CONDENSADOR (-900uF)
20 CONDENSADORES
2 [IODOS (1N4005)
1 POTENCIÓMETRO
47 RESISTENCIAS
2 TRANSISTORES (2N3704)
SUCRES1.980
45 '
50
150 -
70'
40
15
40
20
40
30
150
175
175
—. __
500
168
—
78
60
56 "
18
329
60
DOLARES1.980
0,45
0.75
3'.75
1.1
< 0.36
0.21
0.5
0.2
0,4
Ofl4
3.3
3.75
4.00
8-, 85
1.98
—
2, 26
23.00
0.79
16.00
0.8
0,39
2.82
0.8
- 120 -
T I P O MN M USA
*2 -FUSIBLES . 12 . 0.54
'2 PORTA FUSIBLES 10 ' 2.98
2 •SWITCHES (7 posiciones') ~ 14.5
1 SWITCH (Atenuador) — - 6.95
4 SWITCHES (2 posiciones) ~ 6.60
1 SWITCH (2280M)
.2 PLACAS VECTOR . — 28.00
2 CONECTORES PUCAS VECTOR -- / 2.49
20 CONECTORES 120 1 .2<
TOTAL S/ S
- 121 -
En todo caso se puede ver; que un sistema muy versátil puede ser. <•
construido a un costo, relativamente ba jo, a nivel experimental,
reduciéndose en mucho el costo para producción en granescala,' • • - ' .
¡'
4,3.- RECOMENDACIONES PARA SU CONSTRUCCIÓN.
"Esta etapa del presente traba jo, se ha llevado adelante con una
construcción semiprofesiongl con fines didácticos en los labora_
torios de la EPN (en su conformación externa) por lo cual el equi_
po muestra proporciones mayores a las necesarias y posibles de
realizar en una construcción de tipo industrial.
Es necesario aclarar que el traba jo a realizarse en estos casos
es únicamente experimental, pero sin embargo, se consideró de ju
tilidad el construir el sistema para darle aplicación en los La
boratorios de la EPN, pudiéndose realizar un acabado adecuado en
base a lo realizado y al diagrama general que se da comí anexo.
Se ha subdividido al equipo en tres partes, así:
a) Circuito generador
b) Circuito de señalización
c) Fuente de poder
'S
Los circuitos a) y b) se han constiuido en dos placas VECTOR del
tipo 4112-5, con el sistema "Wire-Wrapped", sistema éste que pr_e
senta mucha facilidad en la construcci ón por el ba jo número de
puntos de suelda como se puede ver en las fotografías 1,2 y 3.
FOTXRAFIA
1
: Circuito Generador
FOTOGRAFÍA
2 : Circuito de Señalización
ro
- 123 -
FOTOGRAFÍA 3 Conexiones del Circuito deSeñalización
La fuente de poder'ha sido implementada en un circuito impreso
independiente al aual la cubierta de aluminio, del equipo, le
proporciona el adecuado blindaje para evitar la presencia de la
señal de 60 Hz-ien-'.sisa fuente, que como se ha señalado 'debe ser
regulada, La interconexión entre la fuente regulada y los CITs
colocados en las placas VECTOR se la realizó por intermedio de
un sócalo de interconexiones, para evitar el aumento de la de_n_
sidad del cableado,, para luego ingresar a las placas por dos -
condensadores colbo.cados en paralelo entre fuente y tierra que
sirven de filtro -01 ruido de frecuencias altas y bajas (O, ] uF
y 50 pF); colocados ,Q.n cada una de las placas VECTOR.
- -124 -
cT
Se ha implementodo, como plano de tierra, para el equipo el re
vestimiento metálico del mismo.
•/Una visión general del equipo, se puede observar en la fotogra-
fió 4
f"** .,•« í(*.a o••• W
FOTOGRAFÍA 4
4.4.- CONCLUSIONES.
Si bien la causa primaria para llevar adelante el estudio de es_
te Generador Polifdco Digital de Señales, fue la solución de unau
problemática interna de los laboratorios de la EPN en su depar-
tamento de Potencia; los resultados_obtenidos proyectan a la u-
tilización del sistema en un plano más general para la solución
de una necesidad de la naciente industria nacional, caracterís-
tica que le da al presente proyecto una connotación mayor por -
- ' - - .125 -
haber traspasado las fronteras del campo netamente de inquietud
intelectual para pasar al campo de la necesidad práctica.
De lo estudiado q lo largo del presente trabajo se puede cori_
cluir que ha cumplido con los propósitos fijados en el primer
capítulo de una manera satisfactoria.
.: • . - 126 -
-BIBLIOGRAFÍA .
ALLEY-ATWOOD, Ingeniería Electrónica, Limosa, México,1975 .
BIRD-SCHMITH, Practical digital Electronics, Hewlett Packard,
:• 1974 .
-BUITRÓN Oswaldo, Contador Digital de Frecuencia de hasta 10 MHz,
' ' EPN , 1977 .
DEL PINO Efraín, Copiados de Linees de Transmisión, EPN, 1974 .
ELECTRONIC Design 4, Febrero 15, pag. 120-123., 1977 .
ELECTRO-CRAFT CORP. , DC Motors Speed Controls Servo Systems, EU,
1975 .
£ ESPINOSA Alfonso, Copiados de Electrónica I, EPN, 1978 .
-HARRISON-BOLINGER, Controles Automáticos, Trillas, México, 1976.
JOHNSON Wnlter, Transmission Lines and Networks, McGraw-Hill, 1978.
MILLMAN-HALKIAS, Electrónica Integrada, Hispano Europea, 1976 .V
MOTOROLA INC. r Phase-Locked Loop design fundamentáis, /^plication ~
Note' AN--535, 1970 .
NATIONAL SEMICONDUCTOR CORP. , Linear Applications Handbook 1,~
Caps. AN72-74, 1978 .
PETER ALFKE-IB LARSEÍ^P, The TTL Applications Handbook, Digital
Applications Staf-Fair Chail Semicond. , 1979.
TAUB-SCHILLING, Digital Integrated Electronics, McGraw-Hill, 1977 ,
•WALSTON-MILLER, Transistores Circuitos-DiseFío, Continental SA,
.1978 .
•k
co o X LÜ
EíC
UE
lA
PO
HIE
C'H
CA
N
AC
ION
AL
A U
CtO
DIB
UJA
DO
P
Cfl
FE
Crf
Aite
-lí
.Sl
' - Numorjca/ /nc/ex -
2N3Ó28 — 2N3707
TTFt
2N3&2U '2M36292M363Q2H36322H36312f/3ó332N363U2H363S5M36362010372.N363H2N3638A2N3o392/Í36UO2N36U 12H36U22N36U32I136UU".«ii'-S2 N 3 6 U 62M36U72N36U82113645 .thru21136582U36592(136602N366.12N36622U36632N36ÍU2N36652N36662N36672H3668thru21Í36702IJ36712H36722Í136732N36752N36762Í1367V2N36782IÍ36792.'l3ft802N3Í8I2N36822H36832H3684thru2H36S72H368H2H36892(136902N36912H36922N36932 N 3 6 9 U2(13095Oífu2H36982H37002N37012N37022N37032 N 3 7 0 U2tj J705-2M.Í70Ó2H3707
-
-3
issssF5SSs5ssssssssí
sss
T
sss5S
sss
T
Ss5
SS5UiSsss
ksssssssT
ssssssss
s£
JtinNelNPPPPPPPPtiHHPJ>HHH
•Y*
NPPtirfnHf¡fl
yepppHNPílljNHna
el
flHN(1N
tiN
ér
NHP"PNHH11
REPUCE-MEHT
1 Ef fec t
.
HPS3639MPS3WOtíPS6530HPS6530UPS 6531
KFS3&46
istors, s
.
Istora, s
inccloa.T
1 Ettcct
MPS6512LÍPS6513
rETEKir
_
HUMSÍS
9-69ranslste
8-1738-17 SB-17B8-178
8-2938-2.9"6-3108-5108-310
8-293b-l/Z8-172
=e Table
3-75
"Ee Table
arpista i
8-3028-302
cansí. I.LO
»
1
USE
HPAHPA-HPAH P Af , *HNSV I OV I OV I OV I pHSSHSSHSSHSSHPAH P AHP AHSSHSSHSSHSSHSS
on P
V I DHPAHPARFCRFC
HNSHNSPHS
on P
HSSHSSHSS
PHSCn"HSS. 3CD F ARFARFARFA
RFCP.FCRFCA F CAFCR F CR F C
RFARF AA F CAFCAFCA F CAFCA F C
WttWUH WINGS
f0 I
@ 23*C ~*
7.bw30WJOW23V
e Tablc
' -3«luI WIwIw
-3w.3"-2'rJ-?v
.35»-35W. J5W. *W-3V..2'»-UW- U V Í
Se l-l
U W5M5V"
• 2V
CCcco
A4
AAA
A
AA0
AAAA
AAA
A
1
CCcA
*'~- , A
5V5V
117-T
•ge- 1-lt
.6«
.UW.35'^
8Ü.un-6H
Table.3V.2W
.36W-2H
ee iac3i
.2W
.2M.2W-2M.2U-2H.2W
te i«iDl
-5H.5».JH-3W
-36W- 3 6 W.36W.25W
LCCC
1
A
AA
LCAAinAAAA
AAAAA
AA
-
AAAAAAA
A
'J
•c
175175175200
1 Va-í
200200200200200125125125'.2512512512512512S123¿GG200
2002CO20012512S¿ U U200200200
2002002002QÍJ200200200Fam200200200200
¡s-ps
12512512512S125125125
ÍTTí
2002CQ150150150150150150
-
Veno
liollil*I C O100ICO'65
5 1-1
151UOI U Q1751752525
612606060US60ü üUOUO
220UC6018306U
12012050
606060Vü9030
Y«-|fi |..i 1 s',n
505050UO
716
1 U O] U Q
1751 7i2525
61230US30US60:s1Q15
170305012126 U80BO50
SE:5050
9020
75! 551-1;¿010U O30
?L 1
U OUOU O3535U 5U 5
JE T=
1UO1 U O
U O505050U O30
750
71^]¿
íi i
uOUOU O2020USU S -
L J L
8080253030302030
0000
00000000000000C00
00000b000
00000a0
0000
0000000
00000000
ELECIRICAL CHMWCriRlSTICS
•Vt @ ' c 3, • . l_-,l "S•1 1 t .=
U OU OU O10
5050
10050
10030
ICO3030UOU O
I C O115n5
51?2330
2025252020
aUO
10015
757575U12
UO
15020UO20
3030.30U O
100U O
100
100UO6030
100bO30
loo
150
1501503CO1503CO
1201201201203CO3CO3COI 2flluí)120
ICO100
ÜU1203CO
60
22522522S
¿u60
120
6CQ220120150
160UOO160U O O
3CO120JCOISO3COIí»06COU O O
1AU1A
-2SA
IQttSOHSOHSOH50HSOHSOHI O K10H
- I S A. I S A- I S A
SOH5CHÍOK
.ISA
. I S A
10M.SA-£>A
EHSH
- I S A.-ISA
8A
-15A.ISA-15A
1 A
1A
- I S A
10»2M
10HGH
U HUKU H
I O K10H10H10H
.ISA
. I S A
50 Ksor
^50HSOHSOH- 1H
Vctt»t,eie ^
(«tul ""i =1
1.25.25
1
-21
- 25.25-16
.2• 22.22.22.25.25
-2-2b-25
1.21.2
.5
.5-1.5
,u.u.U.ti.8
• .U
.7.37
.7
.7
,2,2
.2S-25.6.8
11
3ASASA1A
3H
50MSOH10H10P
. I S A
. I S A
- I b ASOHSOH3 Oh
"TOi'10H
.5A
.SA
.'ÍSA-ISA
8A
. I S A
- I S A. I S A
lA
- I S A
10HU H
I O K1QH
- I S A. I S A. S O H
SOH-1A-U.Ul O f -
lt- lf1 -31 "
UOaoUOHO25
ICO
— Zü20
20
3CO20US30
UO100
8030
100
Etettt
TE
E
' - s-3 ,.í> ^
2QGP I20üf i20C." I250" I
1-3C 11'jOf 1*?00f i150M t200»! i100. U iISOy i500." ,50Gf í l25CK. F2bljf !250H T20 Q.1- TÍIOC.' *¿SorqrTSífíTTUSOrt T
50^ T2jK T2^.' T
700K I700^ T
áS~T¿Oí1 I.5C '•
2 0 0 M T.'OOK T2-";h T
¡í.5H T
2SOJ- I
t i 6CM It? I C Ic.juCOf- Te
EE
6£
•
E
1G !
UOOrt TlíOÚft T':OOH 1200.H TZOOf1 1200f T20 OH. T
loor i8 OH I
100K t10D.H Il O O f Il O O f . íloor i
_
Trrt
•2N370H2N37092N37102N371 1JM37 122N37132H37U2(137152N37162HJ7172 N 3 M S2H371?2N3Í202 M 3 7 2 12N37222» 3 72 32H372*.2N372b2H3726
2H3729 '.2N3733 S2tJ373"j S7N3735 S2N3736 S2N3737 S2N373d S2N3739 S2H37^0 S
2N37U2 S2N37U3 S21 ¡Jltt; S
2ÍÍ37US SH 3 7 U 6 S
?.').Í7U7 S2 N 3 7 U 8 S?'f37U9 S?N3/'50 S
2N37S2 SW3753chru 7-3K37612'^ 762 SZM76.1 SÍííí76u £
?''i7Íft S
Í,^cJ HM
• £ *utilu
£-117fi-1176-117
" 6-1171
— !.
. £-121a =-121;i1
• 11!• i
I? 9-77', 3-1 a 9; 3-139
;' 3-1S9"3-139, 6-125f 5-125
í-129 '=-1293-195
•¡ 3-303í
íi\
. *'
i Í
vi Inors " •—* T til* .
P ': á-203P ' 2-203P - 3-203P 3^203
'••1790
1 a
! 5
? s3 G
'-* C5 C9 S0 S
p
P , " j
J jP ] J-79
'5-79.p 5-79p 1 5-133P : 5-139±. ; 5-139
_.
- 1-152
§
NationalSemiconductor
Operationai Arnplifiers/Buífers
LM1900/LM2900/LM3900, LM3301, LM3401 quad amplifiers
general description features
The LM1900 serles consists of four independem, dualínpui. internally compensatea amplíficrs whicn were de-signed specifically to opérate off of a single power supplyvoltage and to provide a large output voltage swing.These amplifters make use of a current mírror lo ochievethe non-inverting input funciíon. Appiicatior arqjs in-clude: ac ampliliers, RC active filters, low fidquencytrRngle, squarcwave and pulse wavetorm generation\,.;cvj;", t-chomsters ?nd.|nw ip^ed. hjnh uolt.igt digitallogicgates.
W¡de single supply voltage 4 VDC to 36 VDC
range or duol supplies . ±2 VDC to ±18 VDC
Supply curren: drain independent of supply voltageLow ¡nput biasing curreni' 30 nAHigh op»n-loop gaín " 70 dB_VVide bandwldth 2.5 MHz (Unity Gain)Large output voitage swing (Vr —1} Vp-pInternally frequency compensated for uníty gaínOutput short-circuít protection
schematic and connection díagrams
typica! appiications
Inverting AmpUfíor
—0~—O V0 • v
Rtgulaior
Dual-ln-Linc and Fíat Packa
Order Nümber LM1900Dor LM2900D
í,aa MSPackage DI 4 5.Order F-Jumbar LM130QJ
or LM2900JSÍHÍ NS Packaga J14A
Ordor Number LM2900N,LM390QN. LM3301N
or LM3401NSea NS Packags NKA
qiJBre Generalor Frequency-Doublíng Tachometsr
mpllfier NegatívB Siipply Bíeiíng
O)
,9»j03u
E
E
«oE<Dv
"5
ro
3-190
—a
=-^-
f — Y~
í
|
Y H
n I
2'C
¿
?'
1
LW
V-' '
. ?
f '
• .
. !"
' : ,
< jtu
'- [:
-i
"** i *
'*s
—
5'
<
£?-j o o.
03
'1,1 CJ
3 >
<
\\7
<
tS
aIV
O
w/
TK ra n
— í
"1 en
ab
so
luta
m
áxim
um
ra
tin
gs
'
Suo
pJy
Volu
ge
Pow
er D
¡'.:ip
Jtío
n (
Cjv
iiy D
IP
LM19
00
35 V
DC
25°C
| (N
ote
1 )
830
m\
G/O
mW
20 m
Ao
cC
oniín
uoui
MoI
cJfd
DIP
Inpu
t C
un
enti
. l|f
j or
l|j\
j~
•O
uipo
t S
fior t
-Cíc c
uli
Our
atio
n— O
na A
mpl
ífíe
rT
A •
55°
C |S
<t A
ppüc
aiio
n H
íntil
Ope
títm
q T
em
ptin
ure
Rin
ge
'LM
2900
LM33
00S
lora
ge T
c.-n
pcfJ
lutc
Ran
g-Le
ad T
empc
iatu
re I
SoI
dctin
g, 1
0 se
cond
i) .
elé
ctri
ca!
cha
ract
erí
stic
s (N
ote6
)
LM20
00/L
M39
00
LM33
01
LM34
01
- • '
. .
"'
32 v
DC
•
23 v
DC
18
VD
C
. .
. '
* ;
...
r-±
isV
oc '
±M
VD
C
• i9
VD
C '
. •
;
• ~
' *"
00
0 m
'.V
' ,
''
•-
. .
570
mW
570
mW
570
mW
'
. '
' ' -
.
{}20
mA
oc
20 m
Ao
c 20
mA
oC
.'
*C
ontín
uous
C
ontin
uoui
Conth
tiiui
- .
-40°C
to
+S5°
C
0DC
to
+75°
G
• '
*-4
0*C
to
^85
'C0
°Clo
H7
0°C
'
'-6
5aC
lo+
15
08C
-6
5BC
ioM
50
°C
-6B
°C t
o il
Sfl'C
300°
C
. 30
0SC
30
0°C
• ,
'
'•-
.'- .
-
19 ng ifie
rs
,
DV
DC
• * so
VDC
•
LM
1900
M!N
T
YP
M
AX
.
2 3 r 8 2.
5 .
. 25
10
0 1
0.5
. 20 6.2
12
13.5
14.2
0.09
0.
2
28.0
29.5
10
. "1
5
1.0
1.3
4 •>
LM
29
00
Mlf
J T
YP
M
AX
.1.2
2.
8
1
• 8
-.
2.5
' 30
200
0.5
20 0.2
10
13.5 . .
0.0
9 0
.2
29.5
6 .1
8
0.5
1.3
• G
LM
3900
MIN
T
YP
M
AX •
1.2
• 2.
8
1
. 8 2
.5 30
200
0.5
20 6.2
10
13.5 '
0.0
9
0.2
•29
.5
6 10
...
0.5
1.3
. 5
LM
33
01
MIN
T
YP
M
AX
1.2
2.8
1
. 8
-
2.5 30
300
0.5 30 6.2
10
13.5
0.09
0.
2
29.5
5 '
18
0.5
1.3
5
LM
3401
MIN
T
YP
M
AX
800
1.2
2.8
0.1
1 8 2.5
'
30
300
500
0.5 20 6.2
10
13.5
0.09
0.
2
29.5
5 10
0.5
1.3
'
5
UN
1TS
V/m
V
V/m
V
MC
I
*nM
Hz
nA
nA
V/^
s
W/ij
™AD
C
VDC
VDC
VDC
mA
DC
mA
Dc
mA
DC
TILSSI
TYPES SN54IS124, SN54S124, Sft¡74LS'.24, SN74S124
., DUAL VOLTAGE-COrJTílOLLED OSCILLATGRStuM.ur r:o. ous 7-n.'o"5, MAUCH 197.1
Two Fully lndcpenclent,VCO's in a "IG-PínPackage ' ' ,"
Output Frequency Set by Single Externa!Component:
Crystal for High-StabÜity Fixed-FrequencyOperationCapacitor for FixeJ- or Variauíü-Freqü^ncYGperatiorr-
Sepárate Supply Voltage Pins for Isolationof Iriputs and Osciliaíors from Logic Circuitry
Híghly Stable Operation over SpecifisdTemperatura and/or Supply Voltage Rangas
SWbJuS124, SN5-1KUJ . . . J OH W PACKAGE
SM74LS124.SN/.1S12-1... J OR N PACKAGE
(TOP VIEWl
GUARANTEED
TYPE FREQUErJCY
RANGE
'LS124 1 HztoGSMHz
TI 24 1 Hz to 60 MHz
TYPICAL
f
TYPICAL
PQWKR
max DISSIPAT1QN
50 MHz 110 mW
85 MHz 525 mW
H H .- M . - H «
iogfc: Whíle t!ic enable ¡nput U Ici'.v, the
output ts e'iabled. Whilc tha enable
ínput is hlgh, the output is high.
description
The 'LS124 and 'S124 feature two fully independent voitage-controüed oscülalors (VCO) In a singlo monoÜthíc chip.'The output frequency of each VCO is cstabiished by a single Externa! ccmponont, eíther a capacitar or o CP/SÍB!, incombinatíon with tv/o voltage-sensitive inputs, one for frequency ranoe and one íor freqiiency control, that can be uscdto vary the output frequency as sht-.vn undür typícal characterií-tícs for tíic 'S124. The conccp: also sppiias for ;hc'LSI 24. An enable input ís providcd tíiet can bs usad to start cr stop thu output pulses when it is low or hígh,respectively. The internal oscillator of the 'LS124 runs ccntínuously even while the output is disablñd, y/hile theiriarnal oscíllator of íhe 'S124 is itself storted and stopped by the enable input. A pulse synchronfcerensures tíiat th?first output pulse is neither cüpped ñor extended. Duty cycle of the output pulses is fixad at approx.irnately 50 percent.
The hlghly stsble oscillator can be set to opérate at any írequency between 0.12 Hz?.nd 50 MHztypically ('LS124J or0.12hertz and SBmagahertz typically ('3124). Under the conditions-used ir, Figure 1, íhe output frequency can bespproxímated as follows:
fn ^500
where: Í0 - output frequency ¡n mtgaheru
Cext = external capacitance in pícofarads
The enable input and the buffercd output opérate at standard Sdioítky-clatnped TTL levéis. The enable input is onestandard load in each surics. Although these devices can opérate from a single 5-volLsupply, sepárate supplyvoítago and
' ground píns are providcd for the dígita! iogic and for the oscülator/range control circuits so that effective isolation canbe oícompüshed in the systsm.
The SN54LS124 and SNS4S124 are characterizcd for operatínn nver the full military tcrnpcrature ranye of ~55°C to12Gl>CrtheSN?4LS12't and SN74S124 are chcracterizcd forcperation in ü"C 10 /ü"C industrial environments.
rocommendcd operatim
_f tni^it voltaje at t_rcq'jency ca
¡Tíi.-.f.-l cl ntnput üiiiti?nt, IQI
l'l o>v-l°tff I output cuff¿nt,_lQ|
Output fftqiicnc\ (enabled),
iree-aír t
eléctrica! characteristic
PARAMETER
-levcl input
aofi at ¿n&ble
VILl.ow-lc/cl input
voltaoí at enable
Input cloms 'o'-iage ai
1| Input current
Input current
I] at máximum
input volteg-í
IIK ,"9J ^rpor
Lovv-'evtíl
input currp.-.'.
Freí
or r
tn.
En¡
En;
'üb Shori-c'rc'j:: culpui
iceSupply eurram. total
pin* 15.i~d 15
'For conditJoni shown as M
1AH lyoícol valúes bt a al V^SNot rnora tnan oi:c oulput
HUTE 2' I ce Is iTieísurod vf
sv/itchíng characíerist
Í0 Output ffcquency
Qu:pu: fjuty cycla
opagatlor; cclay lii
!ho üoluy wjíl typlcally b<
th» onibla pulir v/ítli roipi
TEXAS iNSTRU'MENTSI N C O K P O H A I CU
\3* TENTATIVE OA
I This pntjo providoi-ientdtr/í!¡- ncvi pro-i.ioi. Texaí Innrum: fit/it to cíinnijC iijccidciiiioiu'r In any mannur withoitl noiici.
K
TS" r-í*-*J v,™p" t~ti
_ T -j'_; ; |_
í
'&-•
• '
" r ~ ? " s r~"'- "• ~StD
clSií5a7?íJC
'rr .r r - j«f . ra'. P-ss-reína;^
TTcro'rr.íc chíp.
nr E crysta!, In
—r^n.—cccsn be used¡SP: =s: =o>;2s íor the«~£.T r r !c-er or high,
i. %vhi!e the^-ssthatthe
• 50 psrcent.
¡U¿ SS74S124 I
í
TYPES SW54LS124, SN74LS124
DUAL VOLTAGE-CONTROLLED OSCILLATORS
recommended operating canditions
Supply vallase, Vcc (ice Note 1]
Input voitiige at frequency control or rantje input, ^|[f.-riq] °r Vj(rt)Q)
Higil-level output current. IQH
Low-levci output curren!, IQL*¿
Output frequency (enabled), fo
Operaiíng free-aír temperatura, TA
SN
M1W
4.5
0
51 LSI 24
NOM MAX
b 5 p
5
-1.2
'12
1
3D
-55 125
SM74LS124
M1W NOM d
4.75 *i
0
1
i _ÍAX í
5."/i> t V
£-1 V
-1.2 j mA
24 i mA
i H =
25 I MH=
0 73) sp
NOTE 1; Throughout thls daia shseí, ihe symbol Vcc ís u sed for tho voltage opplíed to both píns 15 and 16,
electrical characteristics over recommended operating free-air temperatura range {unless otherwise nctsd)
PA RAM ÉTER
High-Ieve] inputViu
voltage at ensble
Uovv-leve! inputVIL
voltaga oí ensbis
V j Input clamp voliage at enable
VQH Hígh-level output voltsge
VOL' Uowlwel output vottsga
\t current
Input current
ll at máximum
input voltsgí
High-level>IH .
input current
Lo'.v-leve!'U,' .
input current
Freq control
or rñnge
Enable
Enal *2
Enable__. . _.
;TEST CONDITIONST
'
VCC*MIN, l| = -l8mA
VCC=MIN. vIH = 2v,IOH =—1-2 mA
VCC"M'N. V|L = 0.8 V,lQL= 20 mA
Vcc= MAX. Vi -7 V
SN54LS124
M1N TYP+ MAX
2
0.7
-1.5
2.5 3.4
''OL'=12mA ¡ 0.25 0.4
1 0 L = 24 m A
Vj = 5 V
Vj » 1 V
VCG" MAX, V| = 2.7 V"
Vcc = MAX, V, = 0.5 V
'OS Short-circuit output curren tí* j Vc¿=f>'A^
Supply current, total into
CC pins15and 16Vcc = MAX, Sce Note 2
50 250
10 - 50
0.1
20
-0.4
—30 -100
22 37
SN74L3124
M!N TYPÍ MAX
2
O.S
-1¿
2.7 3.4
0.25 0.¿
0.35 0.
&D ;¿»10 EO
0.1
»
-0.4
UNIT
V
Hv iV
V i,
pA i
!mA
PA
mA
-25 — líú| rriM
22 37 mA
'For condition; shown as MIN or MAX, use tha approp'iate valué ipecífied under recommonded opera ttng condltlons.ÍAIl typí=al valúes are at V^c " 5 V, T^ •= 25°C.Sr-Jotmore ttian one output should bo shorted at o time &nd duratlon oí tlie.short-circuít jhould not cxceod one s«cond.NOTP ?: í~c 's rTi*-r.TBd with lh° ourputi diF tili'd -anri ooan.
is oneand
can .
of —55°C to
E
^vitchincjcharacteristics, = 667 ^1 45 pF,TA~ 2G°C
PARAMETER
to Output freqüency
Output u' iv cycle
Propjgatíon delay time,tpLJI
high-to-low-|e«.-el output írom cnoble
TESTCONDITJONS
,. -, F vl(frpo) = * v' vl(rnal " 1 v
B^V " vl(íreqi= 1 v- vl(rno)'-'5 V
Cexl= 8.3 pF to 500 nP
Í0> 1 Hz
MIN TVP MAX
35 50
11 20
SQ%
3O+-
UNIT
MHz
ns
. 5X10^The dolay w!ll typlcally bo 3D n* pluí up to one haH th* pnriod oí ono cyclo ll.c. 30 nt to 30 ns + -7— ns) dependida upen tí>* tlmlng cf
Ui« onobl* pul» whh retpoct to tho tlgnal ooncmiad by the Iniornal oiclllator.fo{Mi)
TENTATIVE DATA
Thli pago próvidos tonta live informa tion onjitw.V Droduct. Tcxos Initrumonts resi-rves tho*ltfu to chunga specid'ciuions ior ünt productIr» ony monnor wtthout natica.
Tr~\* tl-A
TYPES SN54S124, SN74S124
DUAL VOLTAGE-CGWTRGLLED OSCILLATORS
•I
recommended operatíng condítions '
• /
Supply voltage, VcC 1 * Noie 1) • •
Input voltügc: at [reqüt.-ncy control or ranrje input, V](¡rcc.) or V](rng)
High-tsvel output currunt, IQH
Low'levet output currenl, \Q\_
Output frequency (enobled), f0
SN54S124
MIN NOM MAX
A.S 5 5.5
1 5
-1
20
1
60
Operating free-aír tempurature,T,A. —55 125
SN74S12-1
MIN NOM MAX
4.75 5 5.25
1 . 5
-1
20
1
60
0 . 70
UN1T
V
V
rnA
inA
riz
Mhz
"C
MOTE 1: Througliout Thísdaia sheet, tho lymbol Vcc Is usad f or tne voltage npplied to both pini 15 and 15.
eiectricsl cnaracterisxics over reconmitínuéd opeíatii'itj íi-ea-air temperatura rsngc (unícss othrrv/ise nc*íd)PARAMETER
Vm High-level ínput voltage at ensble
VIL_ Low-level ínpui wohage at enable
V| Input clamp voltage at enable
VOH H.Igh-!r/el cytputvoltass
VQL. Low-le-^ol output voitage
•1| Input current
Input current at
'l máximum input voltage
I|H High-lev« ínput current
1|L l_ov;-level Input current
F,'2q control
or range
Enable
Enable
Enable
- IQS Shcrt-círcuit output currents!
Supply current, total ínto"ce . ,,- . .«
pins 15and lo
TSSTCONDlT|0,-'¡St
VCC = MIN, l ]=- l8mA
VCC = MIN, VIH -2 V,
'OH "-1 inA
SNS4S'
SN7-ÍS'
VCC"M'N. V|L = o.s v,lOL=2QmA
VCG - MAXV, = 5V
V[ * 1 V
VCC~M'AX, v¡ = 5.sv
VCcEMAX, V¡ = 2.7 V
VCC*MAX, V] = o.5vvCc - MAXV ce -MAX, Sea Note 2
VCC^MAX, TA=i25°c,See Note 2
W packsge
only
M1N TYPÍ MAX
2 ,
0.5
-1.2
2.5 3.4 c .
2.7 3.4
0.5
10 '50
1 15
1
50
-2
-40 -100
1 ÜÍJ 1 CU
110
UNIT
V
vV
V
V
yA
mA
iiA
mA
mA
mA
TFor condltioni shown as MIN or MAX, uso tha approDrlate valué specífied under íacommended opcrating condítions.í A:i íypical vnluij ar2 at Vcc - S V. TA = 75"c.
5 Not more than one output should bo shorted at a time ond duration of tha síiort-círcuit should not «> e^ed ona second.NOTE 2: IpQ 5s measursd vjjth ihe outputs disabled and op'en. ' *
s\vltchingcharacteristics, V'cc-5 V, RL
PARAMETER
fo Output frequency
Output duty cyde
Propagation delay time,tpHL
hígh-to-low-lcvel output from enable
TEST CONDITIQNS.
Ce«-2pF
cext o s.j PF
vKfrffq)'*v.V|iriKj)" ! V
VUf reqJ" ! V ,V l t r n g ) -5V
to 500 /íF
f Q -1 HztoZOMHz
f0>20MHz
MIN TYP MAX
GO 85
25 40
00%
1.4
fo(Hz)
70
UNIT
MHz
$
ns
free-runnmg oscillati
Free-runríng oscicapacito! or a ento vary tíji outpu
If exciiei wíth aU parallf-iid v/irí-should bí low (-supply vcltage va
'- loóos
A bostc crystai-cof:.
b. A'nighiy sic. Ariiyhíy e¡
\Viih fi>«d divis
M or N, or bothdepender: on th
b. 1~. anoth'SM54SS5=ñmp!ifÍ£K
-S-G4 TEXAS INSTRUMENTSI N C O H H O R A í K D
"J*C»*T:OFFICC OOX Í012 • DALLAS, TCXAS 75233
TYPES SM54LSi24, SWG4S124, SN74LS124, SM74S124
DUAL VOLTAGE-CDMTRQLLED OSCILLATOI1S
TYPICAL APPLICATION DATA
',\-í 31124
lOV. MAX
5 5.25
5
-1
20
PO
70
UNIT
V
V
niA
ron
H?
MHy-
"c
rr^nviss note'd)1 - \ MAX
A- —
0.8
—1.2
34
3.4
0.5
10 50
1 15
1
50
-2
-100
7C3 150
110
UNIT
V
V
V
V
V *
PA
mA
MA
mA
mA
mA
free-runníng oscillator
Free-runnlng oscíllaTors can be impfemcnted for most systems by setting the output frcquency of the VCO with either acapacitor ot a crystal. If excitatíon'is provided with a capacitor xhe ficquency control and/or range inpuu can be usedto vai y the output frequency. -
!f excited \vitli a crystal, low-frequency response « 1 MHz) can bfi improved if a relativuly small capacitor (5 to 15 pF)ís paralleled with the crystal. When operated at ths fundamental frequency of a crystnl, the frt-quency control inputshould be low (= 1 V) and the range inpu; sliould be high (4 V te 5 V) for máximum stabüity over temperatura andsupply voltage varíations. • (
phase-locked loops .
A basic crystal-controlled phase-locked loop Ís illustrated ín Figure A. This appiication can be used for implementatíonof:
a. A highiy stable fixed-frequency clock generatoi.- b. A highiy stablc fíxed- or variable-frequency synthesizer.
. c. A highiy efflcient "slave-clock" system for synchronizing off-card, remote, or data-Interfacing ciock systems
NWith ííxed división rales for boíh M and N, the output frequency (fo) will be stable ¿t Í0 = í-j. Obviously. eiiherM or N, or both, could be programmabie counters Ín which case the output frequency (f0J will be a variable frtiquencydependent on the instantaneous v?lue of -N.1
M1
The-crvstal-controlled VCO csn be oparaled up to 60 MHz wííh an accuracy that is dcpcndent on the crystal. At thehigher frequencíes, response of the phase cornparator can become a limiting factor and one of the following approachesmay be nece'ssary to extend the operating frequency range.
a. Frequencíes-j-4-and -p~- can be divided equally by the same constant'tK) also shown in Fínure A. The constan! canbe any valué greater than unity (K > 1), and should be selccted to yield frequency ranges that can be handledadequaiely by the nha^e-comparator and rilter. 1 he output frequency (1OJ reíains ihe same retationship aspreviously explaíned because now:
KN N
,'P MAX
S5
UNIT
b. In ancther method, the comparison of -^- and -ir can be perforrn'¿d with either an SN54L585/SN74LS8G orSNb4Sti:J/áN"i -toBo. Tiifc rebuiíam AZ> B and A *C B ouipuu fium ihe 'LS35 oí 'Soi3 ptírmií. iht u e leí, luí ro Lesimplifíed to a charge-pump circuir. See Figure B.
-J±
* T I i
FIGURE A-PHASE-LOCKEO LOOP FIGURE B-HIGH-FRr-OUt-N'CY PHASE-LOCKED LOOP
TEXAS INSTRUMENTSll.t O K I ' O U A l t.D
S-G5
TYPES SN54S1Z4, SW74S124 -
DUAL VOLTAGE-CONTROLLED OSC1LLATOBS
TYPICAL CHARACTERISTICS ('S124 only)
•-OUTPUT FREQUENCY
EXTERNAL.CAPACITANCE
1 00 M
10 M*j
^ 1 M
¡ 100 k
« 10ku.
o.
o 10°H? 10
1
n i
x\|
TA
|\ \q
\
= V°c
\
(rng
N\=2
\ -
. 10"
xf External Capacitance—F
FIGURE 1
OUTPUTFREQUENCYvs
INPUTVOLTAGE
í
\ e
i.
1
1ítiv t
rtri-Fftt¡ .
* i
TI TUj SSIJ
:j • Operation frorn
¡ • Temperature-Co•! » Temperoture-Co
Typicaiíy 0,8 V
e Htgh Noise Imm
description
Each circuít functí• of the Schmiu nctic
levéis for posítive-hysteresís or bacberreen the INVO800 millivoíts.
These circuhs are \e outputsi
For typica! charact
schematic (ei»jh gaíe]
S-G5
yu
85
80
75
7p
65
60
55
50
45
40C
Tí
_vcc = EVPF
°C-
v l ( rng}=3V
V|(r
"-VKV[(r
ng} =
rng)
19) =
3.5
= 4 V
4.5
/
^^
<•/Y
_/
/
'A^A
,/ /"/
x~¿-A
n 1 2 . 3 4
Vi(freq)-!nput Voitage-V
FIGURE 2
ZUM'ENTS
~
• • \
i absoluto máximum
p'- Sufr'ly voltage,¡ " Inpui voltaget; Opnratíng f.'ée-íii|- Storage temperó
>• NOTE i: Volwge va'ue-s
i recommended ope
f .^ Supply voiiaqe.
- .. ^ Hiqh-levcl oiüp
f-,. Lcw.le«l ou:p'
n-i vtn-.-» .j,- 1 - ..«..«H.flTi.n | n;v?r-lir.C| frt?C.:
.1 ....m.-— , . .11. |PI"N'ÍD '" U.SA :. . TENTAT1VEí irpirtt»! Ihcl Ihrj til !i(t lic-n palfnl inliifl<]rnttnl. I Thh dDCUmnnl prcV:(3«
I N C O K I ' O K A f CUUXAS IHMÍÜMÍHU S tHRVCÍ IHE 7ÍGHI 10 M/.Xf CIUHCK /.I JlHf r
1.4 ORDIÍ 10 IMfEOVI OEMGH tl|D ¡O SUfFlT IÜÍ EtM CKOOUCI fOíV¡
í.
p d u c t i n any m a n i r
ljK^(-~*'-Ȓ'r s > v~CI "
TY
P£í
í S
K54
ÍIU
2. S
N54
193,
SN
54
U9
2,
SN
S-3
IJS
3, "
SN
ÍÍ4L
SI9
2,
SW
54l.
Sia
3S
H74
192,
S
N7
4I9
3.
SN
74L1
S2,
S
W74
LI93
. S
N74
LS19
2,
SW
74LS
I33
SY
NC
HR
ON
OÜ
S 4-
B1T
U
P/D
OW
N
CO
UfJ
TE'R
S (D
UA
L C
LOC
K W
!TH
C
LEA
R)
OU
UL
6T
IN N
O.
DL
-5 /
'I lill'.l
(jrC
tf.U
'.l.n
CJ
7Í
.1(1
. V
ir.C
Il A
UH
t'S
V lílíJ
Cíiico
din
g C
ircuí t
ry P
rovi
dcd
Intc
cnally
Syn
ch:o
no
us
Op
era
tion
Indiv
idual
Pre
se: t
o E
ach
F<
:p-F
Iop
Fully
Independen!
CIfi
ar I
nnut
rr
-i
sr
sr
=-
-l
-ic
: Lu
« in
put l
o lo
ad io
n O
. •
A,
0R
-BiQ
_-C
.and
Qn-D
TYPI
CA
L M
ÁXI
MU
MC
OU
NT
FBE
OU
F.N
CY
P
OW
ER
DIS
SIP
AT
ION
32 M
Hí
325
mW
•UI&
Í.'L
ISD
7
MH
: 43
mW
•LS
193.
'LS
133
22 M
H/
35 m
W
desc
ripíio
nT
h«c
mon
olilf
iíc c
ircuí
ls a
re s
yr.c
hron
ous
reve
rsib
le(u
p/do
'.vn]
co
unte
ri hw
lng
a
com
plcx
ity
o(
55eq
uiva
len!
rp
!C3.
Th
e '1
92,
'L19
2,
and
'LS
192
circ
uits
are
EC
O c
ounl
ers
and
the
'133
, 'U
93
and
'LS
I93
are
4-b
ít bi
nary
cou
nter
s. S
ynch
rono
us d
pcra
-tio
n ¡s
or
ovid
cd
by
hü-/i
iv¡
all
ílip-
flops
cl
ocke
dsi
mul
iar.
oojil
y so
litJ
t tíi
c ou
iput
s cñ
ongí
: co
inci
- ,
dcnt
ly \
vtth
cac
h ot
hcr
\vho
n so
ins
tttic
lcd
by I
host
ecrín
g lo
gic.
Thi
s m
c-de
oí
opcr
ntío
n cl
imín
ates
the
ourp
ul c
ount
ing
spík
csv/
liich
are
nor
mal
ly a
ssoc
iate
d w
íth B
sync
hron
ous
|r¡pp
le-c
lock
} co
unle
rs.
Thu
autp
uis
of
tile
fou
r m
aste
r-sl
ave
ílip-
flops
are
uig
gere
d by
a lo
w-lo
-hlg
nJev
el t
rans
ltlon
of
eith
er c
ount
¡cl
ock)
Inpu
t. T
he d
ircct
ion
of c
ounl
íng ii
det
erm
int-d
by
whi
ch c
ourit
Inp
ut í
i pu
lsed
whi
le t
ha o
ther
cou
nt I
rtput ii
hlgh
,
All
tour
cou
nter
i ai
s fu
lly p
rogr
amm
ahle
; ihai ¡
s, e
ach
outp
ut m
ay b
e pr
escl
to e
ither
levc
l by
unte
ring
the
desi
rad
data
ai ih
e da
ta ¡
nput
s w
liüe
the
load
Inp
ut i
s lo
w, T
ho o
utpu
t w
lll c
hang
a lo
agr
ee w
ith t
he d
ata
¡npu
ts in
dcpe
ndcn
tly o
íth
e co
unt
pulie
s. T
his
fíHtu
re a
lloví
s lil
e c
ount
ers
to b
a us
ed a
s rn
odul
o-N
dív
itícr
s by
sim
ply
inod
ifyin
g th
e co
unt
leng
th v
jith tí
is p
rcse
t ínp
uts.
A c
lear
inpu
t hai
bee
n pr
ovid
ed w
hich
for
ceí a
ll ou
ípuu
to í
he lo
w ]e
vc[ v
vhen
a h
íflli
levu
l is
appl
íed.
The
cle
ar í
unct
ion
is ín
dep-
jnde
nt o
f th
e co
unt
and
load
ínp
uis.
The
cle
ar,
coun
t, an
d lo
ad in
puis
ara
buf
ferc
d lo
low
or t
he d
ríve
requ
ire-
mar
.ts. T
his
redu
ces
ihe
nun
ibcr
oi
cloc
k dr
ivcr
s, e
tc.,
requ
ired
íor
long
wor
ds.
Thcs
e co
unte
r: w
crc
rJei
'gr.c
ií to
be
cníc
otle
d w
ithou
t til
e nc
ed f
or e
xtcr
nal c
írcu
ilry.
Sol
h bo
irow
and
car
ry o
utpu
tsar
e av
aibb
íe t
o ca
scad
e botii
the
up-
and
dow
n-co
uniín
g fu
nctio
ns. T
he b
orro
v,1 o
utpu
t pro
duce
s a
puls
e eq
ua! i
n v
vídt
hto
ihs
cou
nt-d
own
¡rip
ut w
hcn
the
coun
ler
undc
rílo
wi.
Sím
ilarly
, :hc
car
ry o
uipu
l pro
duce
s o
puls
e cq
ual i
n w
ídtii
to
the
coun
í-up
inpu
t v^h
cn a
n ov
Efíí
ow c
ondi
tion
exis
ts, T
he c
ount
üfs
can
Uie
n be
eas
ily c
asca
ded
by í
eodi
ng t
he b
onow
and
carr
y ou
lput
s lo
the
cou
nvJt
rtvn
and
cou
ni-u
p in
puts
rcs
pcct
ii'cl
y of
the
suc
cccd
íiig
coun
ler.
abso
luta
máxi
mum
rnt
ings
ove
r o
pe
ratin
g f
ree-
air
tem
ptir
atu
ra r
nnge
(un
less
oth
arw
ise
no
ted
)
EoB
ply
volia
sc. V
fjc
(scü
Nol
u 1
)¡n
:)Jí v
olta
geO
pGra
iing
írt-e
-air
lem
csra
iurc
rang
e
SN
54'
75.
0
SN
54L'
85.
5-5
5 1
0 12
5-6
5 t
o 1
50
SN
54LS
'7 7
-
SN
74'
75.
5
SN
74L'
85.
5O
to 7
0-6
51
0-1
50
SN
74I.S
*7 7
UN
ITV
I_JL
_^c
~"C
TY
PÉ
S S
N54
I9?.
. {¡
¡¡5
41
93
.'SN
E4
1J9
2,
SN
54
L1
33
,'S
N5
4L
S1
92
, S
N54
LS19
3,S
NV
4132
, ÍJ
N74
1S3.
SN
74L1
9Z,
SW
74
U9
3.
SN
74LS
192,
S
M74
LS19
3S
YN
Cíl
ñO
NO
US 4
-B:i
UP
/DU
WU
C
QU
IVTE
RS
(DU
AL
CLQ
CK
VV
ITH
CLE
AR
)
fun
ctio
níil
blo
<.k
tlia
gia
.ns
' 9
7-3C
STE
XA
S IN
ST
RU
ME
NT
STE
XAS
INST
RU
MEN
TS|S
( i,
UH
()IC
-.1
11)
7-30
7 •
TY
PE
S S
W54
19Z,
SN
5413
3. S
N54
L192
, S
N54
L133
.- S
NS
4LS
192.
SN
64LS
143,
S1T
O19
2 S
N74
193,
SN
74U
92,
SN
74L1
S3,
SN
74LS
.192
, S
N74
LSÍ9
3S
Y-:
CH
RO
NO
US
4-B
1T
UP
/DO
WN
C
OU
NTE
RS
{DU
AL'
CLO
CK
W1T
H C
LEA
R)
HEV
ISEO
OC
TOB
E"
I9JO
__
_
sch
em
ati
cs o
f ín
pu
ts a
nd
ou
tpu
ts
EQ
UIV
ALE
N! O
F IN
PU
TSO
r'1
92
,'lQ
3.'L
13
3.'L
19
3
EQ
UIV
ALE
N! O
F 1Í
JPU
!SO
F'L
SIS
I, 'L
Sia
3
Lo.c
llopu
li R
eq
-IIV
ON
OM
Al|
oih.
r In
pwti:
R
.q -
17
KO N
OM
TYP
1CA
LOF
OU
TPU
TSO
F'1
92,'1
93.'L
102.
'1.1
93
,•L
192.
M.1
9E
R
«T
3H
NO
M
!YP
ICA
LO
F O
UTP
UTS
OF
'LS
IOI,
'LE
193
7-3D
3TE
XA
S IN
ST
RU
ME
NT
S
-.' O
.'T
YP
ES
SN
54
I92
, S
Ai5
4L19
2,
SN
54LS
192,
S
N74
192,
S
H74
L192
. S
N74
1S19
2
SY
NC
ÜR
ON
OU
S 4
-BIT
U
P/D
OW
N
CO
UN
TER
S (D
UA
L C
LOC
K W
ITH
C
LEA
R)
'IW
/L^a
, 'L
S1
G2 D
EC
AD
E C
OU
NT
ER
S
typ
lca
l cl
oa
r, l(iad,
nnd c
ou
nt
íüq
uo
nco
i
Illus
trat
ed b
clow
Is t
lia (
ollo
win
g ic
quen
ce:
1. C
len
rou
ljuts
lo
*er
o.2.
Lo
ad J
preK
t} t
oB
CD
sev
en.
3.
Cou
nt u
p ".o
cíg
ht, n
ti.a,
cor
ry,
7.or
o, o
na, a
nd t
\vo.
A.
Cou
nt d
ovvn
to
ono,
zer
o, b
orro
w,
n!ne
, eíg
ht. a
nd «
van.
Qu
'IFD
1S < S!
A.
GI..
ID
. W
h.i
Cltí
.R
PRES
ET
ittí
drt
.oíd
, d.ls
, .fid
cou
nt In
pun,
l.up
Inpo
t m
uit bi
TEX
AS
INS
TR
UM
EN
TS
]S(
(IIO
'IIM
-M L
ÍJ7-
3 09
•íO**
-.,
f !
«rT
YP
ES
S
N5
41
33
, S
N5
4L
19
3,
SN
54
LS
19
3,
SN
74
1ÍJ
3,
SN
74
L1
33
. S
N7
4L
S1
93
SY
WC
HR
ON
OU
S
4-B
IT
UP
/DO
WN
C
OU
HT
ER
S
(DU
AL
C
LO
CK
W
ÍTH
C
LE
AR
)
"
' '1
33, 'L
193,
'LS
193
BIN
AR
Y C
OU
NT
ER
S
typic
a!
clear,
load, and c
ou
nl s
oquo
nces
lllum
ated
bel
ow is
ihe
íoüo
wín
g se
quen
ce:
1. C
lear
oul
puis
lo íe
fo.
2.
Load
(pr
csr;t
) lo
bin
aiy
thirt
een.
3. C
ounl
up
to í
ourie
cn, í
ittee
n, c
arry
, zet
o, o
ne,
and
iwo.
. .
•4.
Cou
ní d
own
to o
ne, i
eto
, bof
fow
, íifl
een,
íour
teen
, and
tlllr
teen
.
CL
tAR
fR
ES
ET
NO
TE
S:
A.
Cliiio
-«ifia
*t
lo*d,
úti
>,
«o
d e
c.u
ni In
pu
li.
TY
PE
S
SN
54
13
2,
SN
54
13
3,
SN
74
19
2,
SN
74
19
3
SY
NC
'HR
ON
OU
S
4-B
IT
UP
/DO
WM
C
OU
WT
Efl
S
(DU
AL
C
LO
CK
WiT
H
CL
EA
R}
reco
rrí m
e nd
ed o
po
ratin
g c
on
diii
on
s
'*S
upply
volts?-.
Vcc
HÍ|)h
-lw
cI
outp
ul e
urr
en
l. IO
H
LO
W-IE
UC
! ouin
ut
cudc-n
l, ln
[
CIo
c1!
Ircquency, IC
|01^
Wid
lhn
lan
vir
iiu
tpu
'iü
.U
Da
ta i
ctu
p tim
e, ilu
(¿oa F
igure
U
Da
ta h
old
tim
e, íj,
Op
cta
lin
ofí
WJ-a
ii W
m^iintu
ic. T
A
I.M
'"U
U?
SN
&4
13
J
MIM
N
OM
M
AX
4.S
5
5.5
-400 Ifi
0
• 25
20
20 0
-55
IL
'5
/.ÍJ
/^1
Ü7
SN
'741"3
MIM
N
DM
M
AX
4.75
5
5.25
-433 16
0
25
20
20 0 0
70
u«n
V uA
mA
í.-.
H;
ni
01
ni
*C
elé
ctri
ca!
cba
rací
eri
stíc
s ov
e»- r
eco
mm
ímd
ed
op
cra
tin
g fr
ee-a
ir te
mp
sra
ture
ran
ga (
unlc
ss b
the
rv/is
e n
ote
d)
PA
KA
ME
TE
R
V|||
H¡n
!i lo
vcl in
pir
vnitin
jq
V||_
Low
lcvel ni|H
il v
olla
go
VlK
In
put
clo
mjí v
oit.iqa
VO
H
Hig
tvlc
witl o
tltp
itl w
olla
ge
VO
L
Uow
-luvc
l ou
iimtv
olio
gí)
1|
Input
cu
rfcn
l ,it
m.i<im
uni Ir
^JU
I vo
lta
gc
IIH
H
iah-lw
el in
pui
c-j
rrcn
t
![L
Lokv-lnvel in
pii'c
uticnt
'OS
S
lio
rt-c
lrcu
íl o
ulp
ut
rurr
an
tlí
¡CE
S
upply
cin
fen
t
TE
ST
CO
ND
ITIO
NS
t
Vcc'M
'-^.
'! -
-1
2m
A
VC
C-M
'N.
Vm
--2
V,
V|L
"0
.r.V
, IfiH
'-' '
03
»A
VC
C-M
IH.
V|H
-2V
VIL
-O.E
V,
ioL
"'fi
mA
VC
O-M
VX
. V
i -5
.5V
Vc
c-M
AX
. V
¡ -2
.4V
s\D
4io
:su
w:9
:iM
IM
TV
Pt
MA
X
1
o.a
-1.5
2.4
3.
-» 0.2
0.4 1 .
40
VC
C-M
AX
. -V
I-Q
.-J
v
| -1
.5V
CC -
MA
X
VC
C-M
AX
. S
ecN
oic
S
-20
-65
G5
E3
SM
7-1
19!
SM
74
10
3
Ml.-
í 7
Yp
: M
AX
•2
Ü.G
-].•
£
2.4
3.4
0.2
O.a
UN
iT
V '/ V \
V
11 rr
A
40 ¡
>,J
--..6
t
"•-'«
-18
-M (
m
A
65
107
1 Í
BA
switc
hin
g c
ha
ríic
turí
stic
s, V
(;c -
5-V
, T
A =
25°
.C
PA
nA
ME
TG
RÍ
'tnat
'PL
H
'PU
L
'PLH
'PH
L
IPLH
'FH
L
IPLH
'PH
[.
IPH
L
FB
OM
¡NP
UT
Caunt-
up
CcJn
t-d
ow
ii
ElC
icr
Coiint
Lo
ad
Cksr
TO
OU
TP
UT
Cj(ry
Bo'iov*
Q 0 Q
TE
ST
CO
ND
ITIO
NS
Cf 15 p
F,
RL.
- <
oon,
SE
D F
ínutti
1 in
d 2
M1N
T
YP
M
AX
'
25
32 17
26
16
2-1
16
24
16
2-i
25
33
31
47
27
40
59
40
22
tIS
UNÍ r
f.ÍH
i
ni .
n:
ni
n:
ri!
7-31
0T
EX
AS
I N
S.T
RU
M E
NT
STE
XA
S IN
ST
RU
ME
NT
S7
-31
J
f . .
TY
PF
S S
PJ5
4L1S
2,
SN
54
L1
33,
SN
74L1
92,
SN
74L1
S3
SY
¡CH
RO
NO
ÜS
4-B
IT
UP
/DO
WN
CO
UN
TE
RS
(DU
AL
CLO
CK
WiT
H
CU
EA
R)
reco
mm
ende
d opera
ting
co
nd
ltio
ns
] O
se
íat'n
g irr
t-a
» ic-i,
.-....
- ..
,.
ele
ctri
cal c
ha
ract
eri
siic
s ov
er r
cco
mm
en
dcd
op
cra
tin
g fr
ea-a
ír t
em
pcr
atu
re r
ange
(ún
icas
oth
erw
ise
no
ted
]'
"^•'
"^
i S
Ñ7
4L
Í3Z
|
HO
t E
3. lcc i
, M
IN uf
MA
X. u" H
" «
Pp
'°p
r'*l
..V
CC
.D
V.7
A-2
S'C
.
»,ID
UI in
oulrl b
t n
.ori
Kü .1 •
l"r
-«. .
. .
. ... ... „
,.,,
a,,,n
. cl-
.t »
n.llc
Inpuli g
roJn
du
ü,
on
d «
U D
lh*'
rn
pu
o ti
4,5
V.
switc
hin
g c
hara
cter
ístic
s, V
cc
= 5
V, T
A ^
25
*C
7-31
2•T
ÍÍX
AS
INS
TR
UM
EN
TS
IM lll'l'lIK
Al I
1)
f ^
^'-
'ÍY
PE
S
SN
54ÍS
192,
SN
S4L
S19
3.
SN
7aLS
192(
S
N74
1S19
3
SY
NC
HR
ON
OÜ
S 4
-BÍT
U
P/D
OW
N
CC
Uf^
TE
RS
(DU
AL
CLO
CK
WIT
H
CLH
AR
)I1
EV
I5C
O A
UG
US
T
13
7J
PA
RA
ME
IGR
V|H
H
iriW
tval In
put vnliíjo
V[i_
Low
'cvjl inyui vo
ltf /:
VIK
|p
i)ulc
".i'ti|.v
ül!a.j,(
VQ
H H
iyM
cffll o
uip
utv
ollogc
Vo
L
LtW
'Uío
t O
llIp
Ut
VD
ll.lQ
B
Inpui cunent al m
áxim
um
InfjLiU
üIlaQ
'}
I|H
H
ioh-levc
1 inpul e
urD
nt
los
Stio
nciicu
ii o
-'o
uie
urt
cn
t^
ICC
S
upo! y
ciiiicn
i
Tt:S
7C
ON
DIT
iarJ
S'
VC
C' M
'N.
'l •
-IS
nA
\'C
C -
M'M
. V
in-2
V.
Vn. -
VIL
i™>('
'OH
" —
"w f
AV
::C-U
IM.
V|H
"2
V.
V|L
- V
M iiaK
"C
C-M
'^.
V'l -' v
Vc
c '
MA
X,
V|-
2.7
V
Vrc-M
AX
. V
|-0.4
V '
IOL
" ¿ m
AIQ
L "
Bm
A
VC
C -
MA
X
VC
C*M
AX
, s.
!üh'
oio2
SK
5C
UJS
2
Sfjc
Jlsi
as
MIM
T
Y?
Í M
AX
!
2
07
-1.5
2.5
3.4
tus
0.
4
0.1 2D
-0.4
-30
-1
00
19
34
SN
74LS
1S
2
S-V
74LS
133
MlfJ
TY
PÍ
Í.U
X
3
C.E
-1.5
2.7
3.4
0 15
0
4
0.1 23
_G J
10
34
UN
IT
V V V "v V mA
uA
rnA
r-.A
til i
irp.
PA
nA
MG
TeH
*>
'm,i«
ll'L
H
IPI.H
IPLH
IPLM
IPH
l.
niQ
MIW
UT
potini-up
C^n.-dov.
' E
lth
tfC
ou
ní
taad
ClM
f
TD
ouip
ur
Cüriy
Bo
uo
w
Q O
TE
STC
ON
QIT
ION
S
CL-
15 p
5,
nL-
?kí
t,S
ee
FlB
urr
i 1
»nd 3
MIM
T
VP
M
AX
2S
22 17
2Í
13
2*
Í6
74
15
3J
20
47
25
4
0
73
35
umT
MK
r
- "'
ni
ni
TE
XA
S
INS
TR
UM
EN
TS
'
7-31
3
-;A
XVV
^>
^. ii
'v:c^:
;^V
^-;
- -•-.
TY
P£S
S
N54
192,
3N
54
Í93
, S
N54
L192
. S
N5
4U
93
. S
NG
4LS
192,
Sf0
54LS
ls3
STJ
74Í9
2, S
N74
193.
S
N74
Ü92
, S
N74
L193
, S
N74
LS19
2, S
N74
LS19
3S
YN
r.H
RQ
NO
US
4-B
IT
UP
/DO
WN
C
OU
NTE
RS
(DU
AL
CLO
CK
WIT
H C
LEA
R)
P~A
RA
ME
TE
RM
EA
SU
RE
ME
NT
.!NF
OR
MA
TIO
N
'
TES
T C
IRC
UIT
VO
LTA
GE
WA
VE
FO
flMS
cvei.'
- SD
S: fo
r th
. I0
3d p
ul»
9<
n»
Sl0
f>R
H t.
two
llmD. d
'.U fO
R. d
uty
evel
. - 5
0S.
FIG
UR
E 1
-CL
EA
fl. S
ETU
P. A
ND
LO
AD
TIM
ES
TE
XA
S IN
STR
UM
EN
TSf.f
IH
f l'llll
Al
1 H
•it
) ¿.
TYP
ES
SN
54
19
2,V
S^4
1S
3,
SN
fflí.
192,
SN
54L1
93.
SW
54LS
192,
SN
54LS
193.
SN
7419
2,
SN
7419
3, S
N74
L192
. S
N7
4U
93
. S
N74
LS19
2. S
N74
L'S
193
SY
NC
HR
ON
OL'
S 4-
BIT
U
P/D
OW
N
CO
UN
TER
S (D
UA
L C
.IOC
K
WIT
H
CLE
AR
]
PA
RA
ME
TER
ME
AÍJ
UR
EM
EN
T I
NF
OR
MA
TIO
N
>
VO
LTA
GE
WA
VE
FQ
RM
S
•T
h- p
ulió
flonir.tof h
m lili
toi.a
win
g cn
am
eifi
lillc
í: P
RR
< I M
Hi,2
ou,
- 50
H, d
uiy
cyel
. - G
OM
.
Dlo
üei j
»« 1
N30
IÍ4 IQ
I "(
12.
'193
, 'L
Sll-
a. *
mi '
LS10
3; I
fJO
16
lo('
L1
9Í
>nd'
U10
3,C
ouní
up
onü
cnun
l ilo
nn
P<J
)IB H
ILXVM
-tn
luí
iho
'1<J3
, 'L
1'J3
, >n
d 'L
S10
3 b
lrn'V
cou
nlin
. C
ount
e>'
i;!r
Inan
d 'L
S10
2 de
c« i«
cou
nlot
í h
1 ih
rnujh
10.
Vrn
( Ji I.B
vuli.
lJf'1
02 .n
rt'1
03;
1.3 v
alí i
nr 'L
in3,
'L1Q
3,LS
192,
and
'LS
103.
FIG
UR
E V
-PF
IQP
AG
AT
ION
OE
LAY
TIM
ES
TEXA
S IN
STRU
MEN
TS7-
315
:ítí\s:
TTLMSi
TYPES SN54195, SN54LS195, SN54S185,SN74195, SN74LS195, SN74S195
4-BIT PARALLEL-ACCESS SHIFT REGISTERSiutj.Li i •.>* ÑU, ni. s /v i ijtrii. utcr.M[U;ii i<)72
Synchronous Parallel Lond
Positive-Edge-Triggered Clocking
Parallel Inputs and Outputs fromEach Flip-Flop
Direct Qverriding Clear
J and í< l'nputs to Fírst Stage
Complementary Outputs from Last Stage
J OR tt ÜUAL-1N-L1NE ORW FLAT PACKAGE [TOP VIEW|
Accumtilators/ProcessorsSeríal-to-Parallel, Parallel-to-Serial Converters
description
'These 4-bit registers feature parallel ¡npuís, paralleloutputs, J-T< serial tnputs, shíft/load control input,
to lov/er the input drive requírements. The registersha-.*s lwo mudes oí operation:
Parallel {Sroadside) LoadShift íln dircctíon QA toward Qp')
i—c
DA, Of> Or; Q0 Q[J -VCK
CLEAR ' SH1FT/CLE _ LOAD
J TT a B. C D
<
•
SERIALIHPUTS PARALLEL INPUTS
positíve Ifxiic: see íunction i
'195 ''LS195'SI 95
TYPICAUMÁXIMUM CLOCK
FREQUENCY
39 MK^23 MHí
105 MHí
TYí-ICALPDWER
DISSIPATION.
195 mW50 nn'.V
375 mWParallel loadíng is accan''.-.I:ched by applymg the fourbits bf data and taking the shift/load centro! inputlo\v. The dala is loaded Into the óssociated flip-flop and appearsatthe outputs after the positive traíisitíon of the clockínput, During loading, serial data flow ís inhibíted.
Shifting Ís accornplishRd synchronously \vhen the shífr/ioad control input is high. Serial data for this mode is entered atthe J-K inputs. These inputs permit the first siage ío perform as a J-K, D-, or T-type flip-fiop is shown in the functiontable.
The high-performance 'S195, v/ith a 105-megaheríz typicai máximum shiít-frequency, Ís particularly attractiva for very-high-speed data processing systems. In most cases existing systems can be upgraded merely by usíng thisSchottky-clampcd shift regíster.
FUNCTION TABLE
INPUTS
CLEAR
L
H
H
H
H
H
H
SHIPT/
LOAD
X
L
H.
H
H
H
H
CLOCK
X
t
L
t
í
•ri
SERIAL
J K
X X
X X
X X
L H
L L
H H
H L
PARALLEL
A B C D
X X X X
a b c d
X X X X
X X X X
X X X X
X X X X
X X X X
OUTPUTS
QA QB °c QD OD
L L L L H
a b c d d
QAO QBO QCO QDO QDO°AO QAO QBn .°Cn QCn
L 0-An °Bn °Cn ^Cn
H 0An QBn 0Cn QCn
QA.I QAn ORn QCn QCn
H " hígh leva! (steady ítaicjL. - low Icvcl [steady itata)X - Irrülevant (any Input, ¡ncluding [ransliíoni)I " traniition tiom low ic ^i^h Icvela, b, c, d =- the .icvol of stendy-itate ¡nput at A. B,
C, or D, resprctlvely
QAC- QBO- GCQ. QDO " :h<= leve! Qi °A- Q3- QC-or Qp, ruspcctiuuty, be-loCH Ihe ¡ndicalftd itoody-staia Inuui cont'itfonsW«fe astnbliidBd
°An. QBn- °Cn " lho !cwe' of QA- QB- or QOrespBCtivtly, beíore tho nion-rocent Uamttlon oí iha clock
TEXAS I N S T R U M E N T S[ N r o i í í ' O R A I E.Ü
TYPES SN
functional b!cck diag
<vr
t-.ís conr.^'tían ís tndda en
typicai ciear, shift, a
PD5T OFrtCC 501J . DAtL-S, TtXAS
95, -SN54S195.¡95, SN74S195FT REGÍSTEFES
¡C OB? VIEW)
TYPICALPOWER
DISSIPATION.55 rr.VV50 ni'//
375 mW
transítían oí. the clock
¡íiís moda is entered 3t
show¡i ín the functtorr
ily Bítracííve for very-
lereiy by usíng this
r.J3d/-s;Bte Input at A, B,jsiK'ely
hí levcl oí OA, Qg, Q£.
* QO, rpsnootlvcly, bc>
are the írt^cainri iti'ndV-
i*;» inpm eandition*
y*r« titaljlhhcd
rvel oí OA, Qg, or QQi:iitc(y, buluiu tha mosl-; Kaniítlon oí tho clock
TYPES SN541S5, SRI54LS135, SW54S195, SN74105, SN74LS195. SN74S195
' ' 4-BÍT PARALLEL-ACCESS SHIFT REGÍSTERS
functiona! block diagram
SHIITIOAD
COMÍ tiOL
"*ThIi connectton Is made on '195 only.I
££> . . . dynamlc input activated by a transitlon from a hlgh IcveJ t.-> i ,low levol.I
typícal clear, shíft, and load sequences
TEXAS I N S T R U M E N T SINC núi-OH A i f u
445
TYPES SN54195, SN54LS195. SN5¿S195, SN74195, SN74LS195, SN74S195'4-B1T PARALLEL-ACCESS SH1FT REGISTERS
schernatics oí inpuís and outputs
EQUIVALENTOFEACH INPUT
Clock Input: R3q - 4 kH NOMAJÍ ather tnputi: H¿ - 6 Víl NOM
., EQUIVALENTOFEACH INPUT
Clock Input: Req - 15 kfl NOMAll other inpun: Req « "2O kíí NOM
EOUIVALE.NTOFEACH INPUT
Clear, ihlft/loud: Rcq - 4 ítíl NOMAll rtherlnputs: R™ = 2.8 kíl NOM
'LS195
TYPICALOF ALLOUTPUTS '
CC
ICO íl NOM
TYPICAL OF ALLOUTPUTS
—-y cc2OD fl NOM
TYPICAL OF ALLOUTPUTS
absolute máximum ratings ovor operating free-air temperatura range (unless otherwise noted)
Supply voitage, VCG t566 Note 1) ' . 7 V
Input voltage ' 5.5 V
Operatíng free-air temperature range: SN54', SN54LS', SN54S* Circuits '. —55°C to 125°C.
SN74', SN74LS',SN74S' Circuits 0°C to 70°C
Storage temperature range —G5°Cto 150°C
NOTE 1: Voltaoa valuoi oro wlth r^spect to neiwork ground terminal.
recommended operati
ut pulse.
S;tup time, t^t^ (see Fígu
/IoaC raleáis :.me, tre
S^rttíi aiiü L-ofuii- i ua haiu
electrical charsctensti
ijn-íevel ^¡¡pul vol
VOL Loi.-j-ie-ve! Züíput volt
Hign leve) ••Quicurnj
LoT.-!t-vet .TCUI curre
'OS Shor:-circi*coutput e
'Fcr concitiioni vrtíwn ai í.!
-All typícjt vaJucí ira dt Vc;
: É\si more i^an •?' « cu'put jXOTE: 2. Wtííi jil ouiput
mo.n->iotJrv gr-ji
sv.ñtching chErrcteri
o- relay tim
:?HL - :e!ay IUTJ
TEXAS - I N S T R U M E N T SI N C O I i l ' O H A l EO
SN74S105 TYPES SW54195f."SM74l354-GíT PARALLEL-ACCES'S SMiFT REGISTERS
recommended opcrating conditíons
VALENT OF:HINPUT
/J7
' Heq"* fcfi N'OMRtq -2.8 Je 17 N'OM
d)
7 V
5.5 y'-55° Cío 125°'c
. . 0°C to 70°C^C5°Cio 150°C
Supply voltage, VQC
High-level output current, IrjH
Low-lewel ouipul current, IQL
Clock frequcncy, fclock
Width of clock input pulse, tw(clock!
Widih of clear ¡nput pulse, tw(clear)
Setup time, tsetup (see Figure 1) _ (
Shífi/losd
Serial and pornllcl dala
Clear inactive-stale
Shift/load reléase time, tre|e3se (see Figure 1|
Serial and parallel data hold time, thold ¡SGe Fisura 1)
Operstíng írce-air temperatura, T^ ,
SN54195
MIN WOM MAX
4.5 5 5.5
-800
16
0 3016 .
12
25
15
25
10
0
SN74195
MIN NOM MAX
1.75 5 5.35
-aoo
16
0 30
16
12
25
15
25
10
0
-55 125 0 70
urJir
V
í/A
mA
MHz
ns
n;
ns
ns
ns
"C
eléctrica! characteristícs over recommoánded operatíng free-air temperature range (unless otherv/ise noted)
PARAMETER
V|¡-( High-le^el tnptit voltsge
V|i_ Lovv-Itíi/el irifj'ii voliage
V| Input ctamp voliage
VQH Hích-level output valtage
VOL Low.levcl outpui voliage
I| Inpui current at rnaximurn input voltsge
I|H High-level inpu: current
l|(_ Low-level mput cu;i.:nt
'OS Short-circüii ouiput cufrentS
'CC Supply cur.ent
TESTCONDITíOr.'ST
VGC = MIW, 'i s -12mAVCC«MIN, VIH =2 V,
VIL c °-B v. 'OH = -800 >JAVcc1 M'N. V1H C 2 V.VIL = 0.8 V, IOL = 16 mA
Vcc . MAX, V, = 5,5 V
VCC*MAX. V| =2.4 V
VCC = MAX. V| =0.4 V
..:„ SN54195
uu • SN7-1195
MIN TYPÍ MAX
2
0.8
-1.5
2.4 3.4
0.2 0.4
1
40
-1.6
-20 -57
-13 -57
UfJIT___
V
V
V
V
mA
PA
rnA
mA
VCC = "1A". SceNo:e2 j 39 63 j mA
condltloni ihown ai MIN or MAX, uso ido appropn&te valúe ípeciíiod under recorrí rnendod oticrstinH' concíliions for tlie applícable devíce
í All typícal valúes ara nt V = c - i V; T^ *- 2f=aC.
9Not more thnn one output shotild l>e shorted at o time.
MOTE: 2. Wilh J¡! ouiputs opon, ihíít/load grounded. and 4.5 V appKod to the J, K. enií dats Inpu
momontary sround.'tollowHd by 4.5 V, to clear and thcn applyina a momentarv oround, lollow
svvítching characteristícs, Vcc ~ -•• V, TA - 25CC
eci by A P
mcíiured
V, -a c'c>c
bv opplying
t| PARAMETER
(ma>: Máximum clock frequency
'PHL Propagaiifm dülDy lime, high-to-low-lL'vel output (rom clear
tpLH Pfcpjt,at¡on dclay time, loiv-to-high-lcvel OUIPUI froni clock
¡PHL PfOfjagaitotvdolay time, liigh-ta-low-level output [rom clock
TEST CONDITIOMS
cu- ispF,RL = 400 n,See Figure 1
MIN TYP MAX
30 oy
19 30G 14 22
7 17 26
Ufoir
MHz
,.;
ns
ns
TEXAS INSTRUMENTS 447
TYPES SN54LS195, SW74LS1954-BIT PARALLEL-ACCESS. SHIFT REGISTERS
recommended operating conditions
*
Stipply voltayo, VQQ
Hiyh-lfveí oitioui curtent, IQH
Low'ltvel cuipui curren t, IQL
Clock irequuncf, lclock
Wid'.fi o( clocV. or clear pulsi!, tw[c]oc(í)
'."ijih oí cle-3- niput pulstí. tw(clear)
Setup time. isetup (Me Píg^fe 1)
Shift/load reléase time, Irelease '^ee Pigutc 1)
Serial and parallel data hold time, ihold (sec Pisare 1}
Opcraiing fre^aír temperature. T^
-
Shift/load
Serial and paiallel data
Citar inactive-state
'
SN54LS19G
MIN NÜM MAX
4.5 5 5.5
-400
•)
0 20
1G
12
25
15
25
10
0
-55 125
SN74LS195
MIN NOM MAX
4.75 5 5.25
-400
3
0 20
16
v¿25
15
25
10
0
0 • 70
V
Í<A
mA
MHz
ns
ns
ni
ns
ns
°C
electrical characterístics over recommendeci operating free'-air temperatura range (unless otherwíse noted)
PARAMETER
V]j.¡ High-lr.'el inpuí vo'ia^c
V][_ Low-leuel mput voUayo
V| Iriput clamp voltó.,3
VQH High-Itr/el output voltage
VOL Uow-level DLiput voltagc
Input current atll
máximum mput voliagc
\\\\l mputcurrem
, Low-level Clock input
ínput curront Other inputs
'OS Short-circun output curren!*
TESTCON'DiTIONS*
Vcc= MIN, 1] =-18rnA
VCG" M1N- V!H "2 v,VIL " VIL max. fOrT= — ÍCO jiA
VCC'MIN, V |H-2V. ÍOL = A mA
VIL s VIL max ÍOL = ^ "'^
VCG* MAX, Vj = 5.5 V
vcc* .MAX, V| --2.7 v
Vcc « MAX
'CC SuppJy current ' !/<CC * *"'AX. See Note 2
SN54LS195
MIN TYP1 MAX
2
0.7
-1.5
2.5 3.4
0.25 0.4
0.1
20
-0.44
-0.36
-6 -40
10 i?
SN74LS195
MIN TYPt MAX
2
0.8
-1.5
2.7 3.4
0.35 -0.5
0.1
20
-0.44
-0.36
-5 '-42
10 17
U.-JIT
vV
V
V
V
mA
CA
mA
mA
mA
• gp 'por conditions ihowr» ai MIN or MAX, use Ihe 3[»propr]úte valué ipecilied under recorrirnended operating canditi'oni lor the apolicahle devíce.Wpe. j
) í All tygical vjl-jíi are al Vcc - 5 V. TA - 25 C.?Not more tnan ene ouiuut sfiould be shorted ai a time. _(•JOTE 2: V/ith ?il autgutf oo-ín, íhif l/Ioad gro-.intfnü, and 4.5 V applied 10 the J, K. ana dala ínputs, Ifjc ü measured oy aoplying 3 momenli-y
grountJ. lolloived by 4.5 V, lo clear and ihen aoplytng a momcnta''y gfound. iolloivcd by 4.5 V. lo Clock. ,
switchlng chnracterísticG, = 5 V, TA = 25°C
.
PARAMETER
'max f-'aximum clock Irequency
'PHL Propjo^iion delay ti/ñu, hiyh-io-low-levtíl autput ífom clear
'PL.H Propacotion déla/ lime. low-lo-h:rjti-Ievi;I output írom cloc^ •
'PUL PfOpagation dslay t"ie. high-tolow-Ievel oulput from clcck
.TEST CONDITIONS
C L = 15 pF,
RL"2kí l .
See Figure 1
MIN TYP MAX
20 28
31 47
19 29
23 35
UNIT
MHz
ns
ns
m
recommended operat
Hirjn-lL-ve! oulpul curren!.
l cnlpur curren!, I
cííueticv, fciock
Wuíth of cloc'c inDiit pulse
Seiup time. iíctijp (s*e Fin
Sfiih/load reléase (¡rué. tra,
j Operatiíig fte^-aír tempurai
eléctrica! characterís1
,'l[_ ^a! inpui vo:
V| • Inpui clamp voiir^
VQH High-levcl ootpui v.
Lo-.v-Itvel ourput vi
l| Input currsnt 3t mí
'|H H.fjíi-level ippui cui
l ] r__ Low-í-íVíI i^pui cu:
'CC' SupplY current
'For conditíoni iho.vn ai
tYPü.íAll rypic.il víTij^í frt »t V3 No: mofe :hJi ene outpuNOTE 2: V.iíh all ourputs
sv/itching characteris1
M-sxtmum irpui cid
'PHL tio': tíelay n
TEXAS I N S T R U M E N T S
TYPES SN54S1H5, SN74S1S54-BÍT PARÁLLEL-ACCESS SHÍFT REGISTEP.S
S»74LS195
ÜUJ (,'OM MAX
}.75 5 5,25
: -400
• 8
0 20
16
12
75
15
25
f 10
-- '
,-í - 70
UNIT
V
wA
mA
MHz
ns
ns
ns
ns
ns
"C
s otherwise noted)SK7-1LS195
MIN TYP^ MAX
2
0.8
-1.5
2.7 3.4
0.35 0.5
0.1
?0
-O.M
- ' -0.36
-5 -42
•o n
UNIT
V
V
V
V
V
•mA
pA
mA
mA
r»A. -i
Itií fo' íhe apphc^blc
momentaiy
t!H TY? MAX
Itt 28
31 47
19 ?*1
23 35
UN ¡7
MH.*
ns
ni
ns
recommended opcratifig cnndítions
.Stipply vol'iaijQ, VQC
Hitjli-level outpui current, ÍQH
Uow-lEvel oulput cuifoiii, IQL
Clock frcquency. ¡cloclí
V/idlh of clock input pulse, tvv(clock)
Width o( clear inpui pulse, tw(C|eár)
Setup lime, tsctup ísce Figure U"i
Shift/load reléase lime, trejD3se Isee Figurt: 1)
Shiíi/lo;id
Serial and parallel data
Clear ínactive-state
Serial and psrallel dala ho!d lime, thold lst:e Fig.ui'e 1)
Opcraling frte-aír lenipcrature, T^
SN54S195
MIN NOM MAX
4.5 5 5.5
-1
20
0 70
7
12
8
5
3
6
3
— £>S 125
SN74S135
MIN N'OM MAX
4.75 5 5.25
-1
20
0 70
7
12
8
5
9
6
3
0 70
UNIT
V
mA
rnA
ívliiz
rts
ns •
ns
ns
ns
"C
electrical characteristics over recornrnended operating free-3Ír temperature range (unless other.vise noted)
PARAMETER
VIH High'Icvel input voliago
VIL Low-levul inputvoltage
Vj Input clamp voltasK
VQH High-level output voliagc
VQ[_ Loiv-level output voltage
!| ¡npul curreni at msxiriiutn input voltage
l|f-[ Hish-lcvel input current
IjL " Lcnv-level input current
'OS Shori-cifcuit outpui currentS
'CC Supply current
TESTCONDITlONSt
VCC-MIN. l| =-18mA
Vcc3 fillN- VIH = 2 v.VIL = 0.8 V, ]QH «-1 mA
SN54S195
SÍN'74G1S5
Vcc« MIN, VIH = 2 V,
Vt L"O.S V, |OLB 20 rnA
VCC = .MAX, Vi = 5.5 V
VCC-MAX. v¡ = 2.7 vVCC«MAX. V| = o.svvcc * MAX
VC C*MAX, SeeNDte2SW 545 195
Ü!'í /¿3"i9á
MIN TYPÍ MAX
2
0.8
. -1.2
2.5 3A
'.1 . 3.4
0.5
1
50
-2
-40 -100
70 39
70 lu¿
UNiT
V
V
V
V
V
mA
^A
mA
mA
rrAr
'For condiiioru ihown as MIN or MAX, use ihe appropríate valué spcclfied under recornmendcd operating condítions for the applicabletypa. .
ÍAU typ'cal valueí f fo at Vcc = 5 V T,( = 75°'c.SNotmore trian one output should be shorted at a lime, nnd duration of íhe ihort-clrcult shoultí noi exceed onfl second.NOTE 2: WÍTh an ouíjiuis of.sn, shift/loarl grounded, and 4.5 V applipd to the .', K, and data Inpuis, ICG is m<:asured by ?pply¡ng o mom
sround, foüawecl by 4.5 V, to clear, and trien applying a mornentary ground, followed by 4.S V, to clock..
switching characteristics, Vcc - 5 V, TA = 25° C. • PARAMETER
íma)í Máximum input clock íiequency
'PHL Propagation dulay time, h-cih-io-lo'.v-level outpui from clear
tpLH Privagattoií Jeláy lime, ícvvio-íuyii-lcvel output (rom clock
'PHL Propjgation delay time, high-lo-low-level ouiput irom clock
TESTCOND1T1ONS
"
MIN TYP MAX
70 105
12.5 13.5
6 12.
11 1G.5
UNIT
MKt
m
o.
TEXAS I N S T R U M E N T S 449
k
TYPES SN54195, SN54LS135, SN54S195, SN74195, SDJ74LS195, SN74S1954-BIT PARALLEL-ACCESS SHIFT REGISTERS
. í"^
|. j 5o/3o-r;1 í -í K - !
PARAMETER MEASUREMENT INFORMATION
OUTPUT Vcc
' 1 L •• • < RL ISee Note '
FROM QUTPUT ' Ufl 1 M >J !sJ
UNOGR TEST j fit^tPiriV^
Pp C u = ! 5 p F
v
LOAD FOR OUTPUT UNDGR TEST
y* ^j — Vjfclear)! • i .-_•-.- —
CLEAP. " r vr?f -j¿ vrefí\ _/t
setup ^ [n+i
--.--.^r.-.- ln •*— j __
CLOCK vref -f -V V«f ^f vref \~I~^MdMitti'.¡«E^thoW " -
DATA J¿~v~] ¡Y v pf / ^(Sea Note G} / ¡ V /
.
-) '
.
jii¿ • Performs BCD,! Couming
• Fully Programn
* Fully Indepcnd
• Input Clampingj System Design
r ¡ « Output QA MQ¡Capobility ln A
• ... ' CÍ9ck-2 Input
J GU.í
• 3 v f TYPFS rnnwi
E . CLOCI
m/ I MOR '107 n.sn ?.'
. I—a- tfi+1 . f 'LS195, 'LS197 0-30 W
tn ** — 3 V ' í
,___/ 1 * i o v ' . . .
t ! _ i \I/ J v«: vref | -i vref
desciipíion
- ' These hicrvspeedín terco nnecisd ro ¡
p-tsetllp ^j_-t , p-'setup „ ^[__ trelease i . to any state by plí, ?"*\ L/ LCV
SH1FT/LOAD \f 4~ vreí "T V'ef\ _ — / j N
\* '1PHL •** H~tPLH'~*Í. j 1 _TL..._.
ASSOCIATED X V f ' -¿ V^OUTP'tTQ • " / ref
VOLTAGE WAVEFORMS
'
V \V change to ag-ee wh/vr e f ¡ . ^ -
— j ov - j During the count GH 'tpHt, H _ t These counters fea
— \ / _
\ v-T vref
VOL
. ' * -
NOTES; A. The clock pulse ganeretor has the followlng characteristics: 2out = 50 f) and PRR < 1 MHz. For '195, tr < 7 ns and tf < 7 ns.For 'LS19S, tf < 15 ns ond tf < 6 ns. For 'S195, tf = 2.5 ns and tf = 2.5 ns. When testing ím3X, varv the clock PRR,
B. GI_ Iticludes probé and ¡íg capacítance.C. All dlodcs are 1 N3064. }O. A clear pulsa is applied prior to each test.6. For '195 and 'S195, Vreí - 1.5 V; for 'LS195, Vrof - 1.3 V.F. Propagation delay times Upi_H anc' ^PHL' are rneasured at tní.-j. proper shiftíng oG. J and K ¡nputs are tastcd the same as data A, B, C, and O inputs except that shlft/loH. tn » bit time before clocking transltion.
tn4-i " bit time oftcr one clockír. ¿ transitíon.tn^4' - bit time after four clocking tranjitioni.
FIGURE 1-SWITCH1NG TIMÜS
ú
'
These counters madata ínputs. The i:when tha ccur.t/¡a¡
Al! inputs sre diccompatible v/ííh rcircuits are charocíclrcuits are charad
I
. . . , . , . . , , , [ typica! count configudata ii venfied at tn+^ with a fur.ctlonal tasr, | ' r •-<
ad input rernains high, 1
j ' '196and'LS!gGt'197and'LSl97 f
functional blqckdiac
'IGSand'LSIGBf'197and'LSi97 f
TEXAS I N S T R U M E N T SJJVINIÍD If-J U S A i; •
TI tor.nol oltiimt cnj ifiponi-iil,1f [oí onf iirtuíli (ho-«a íti Kp'tlnl Itial Ihtf grr l'tf (rom falfnl Ínl(in9(m(nl- i
TEXAS IKSTRUMÍHIS PESEKVÍS IHf ItlCHt TQ ««£ CHAÜCES Ai íNí I * J!H OÍOEÍ 10 IMPROBE DtSICH AMO 10 S'JrflT IHC BESI PÍOD'JC! fOií'l» i
ty¿^\-<j-. -W»I«^J*i*»íf.trtv.*l,iiiS» ifiri£JA i); <£..'-tW-l-í-.->^-.-^.-&.j-v*n-'7.. it.A.i.r.Vrtíí'Miit-iAlifci.wV.riW.íiJrt i'~r*l»áu i\'*u' ft;i>."j iV,dL;í;CirfjJiJ_iii.i::t¿,
. -i * . ít : v í .:• •J • '! . J '-'F i'. / ! í í ' ¡"I
Su m&Ü RflSL
TYP£S,Sl\!54BüAf S?'JG4Í32A. SN54S"3A, Sí'-i54LSO, 8fJ54L93,c>.r?/tí-]fí/^ *%Kj'vr»a*i•& ^v.í^^ij*:• g ^!7f'H íi'i c^nA1 f1^
'' DEC&DE, DiySBE-BY-TYiíEL'yE, AHü Vj?SAB7 COUñÍTEKSDUI.LE TI'- ' NO. DU-Ü 721 ifltl7, DCCC-MBEH 157?
í I •' '{• " -' ' .•!•'<[ t i •'•>•• '-••':•'* ; • • ' ' ¡ '•!""likat-tf[i«!.'Ii-; • i ;i?~r
¡lír-:;:!'»--»'1-;;
[1 '90A, 'L90 , . . DECADE COUNTERS
' • " . '02A . . . DIVIDE-BY-TIVELVE ;S : '• • COUNTER
I '93A/L93 . ,.^-B!TD!NARY- - • COUNTERS
clascripíicn '
*'' ~ : ' .Each of tíieso monolithic counters contníns fourmaster-síave flip-íiops and ndtlitional gaiing to
' : provide a dívíde-by-two ccuntsr and a three-stage jbínary counter íor \vhich the count cycle Icng'lh is
; •' .••dívkle-by-five for the '30A and 'LBQ, divitic-by-sixfor-thc '92A, ond dívíde-by-eight fer the 'S3A and
•iiüA... ¿, N. en w PACKAGE'LOO ... j, rj, on T PACKAGE 'DÍA ... J, N. an w PACKAGE
(TOP VIEW) (TOP VIEW)
'33A ... J, N, OH W PACKAGE 'LÜ3 1. W, OH T PACKAGE
[TCP VIEW) 1TOPVIEW)
i];-;>"M
•íni^üt0
•-•AI1 of thesc counters havo a gated tero recat ^nd the' 'SOA and 'L80 also ha*/e cated set-to-nine inputs íor
UÍB in BCD nine's compiement appücoüoris.
1 ;To use thcir máximum count length (dccacíe, dividc-• - by-twelve, or four-bít binary} of these counrers, the
B ¡nput is connected to the Cl/\. Tíí2 inpui• count 'puUes ore ap'pÜed to Input A and ths outputs WC-NO ¡n
, | aro as described ín the appropriate íunction tabiü. A,' syrnmetrical divide-by-ten count can . bs oblaincd' from ihe 'GOA or 'LííQ counters by connecting the
QQ output to ího A i-put anrl opplying tha ínpu;-v ;. count -to the B input which gíves a divíde-by-ter.
" square wave at output Q/\ '-'-v.
TYPEÍÍ
'BOA
•' TYP1CAL
POVVEn DS3SÍPATIOH
1<Gm\
20 mW
130mV/
functíonal biock díagrams" ' • '90A,'L90
RllSí-
;í ^xíJBj
í i. 'M'!i::!íT? i:;:r--::HM::-:¿;i¡i.n
[RÍ::í!ri:1 ;í!
— [W .
•B2A
. . . ovriafnlc Int^Jt by t innil t ian Itoin e t¡1-¡'n l*w*l lo • Ion
Ths J cnd K Inputs shown vvlthuui connsítlon aro fni roíoroncc tinly j>nd uta funetlonslív =t c hlilh l
224 . I EX AS INSTRUMENTSorcicc BOX anís . OAH.*.r,. TLX
_,. : . • *•.-A-'. .';.->*!v1»-'**1 .v^v.•ií¿«^^:,J7J;\E^•^v^^1^-<'>5.^:tt•l ^1*^<•^ ' ^:' ^•;^*^s^•^r>*^ t*.-v>^v•..;
'""- A,,i-j*^''"j'<v¿;-i-^"'^:.;;'V''-T.^v?;;?X*^'^Vv'"4>^H''-^ ^.i'-*,"'-í-V.:',*!'.'*'•'• -'V •.'''••.'"•'*i- ;">''"''r "•'''•' *'"' •" '. •'-'•''
vv
*Í*>'S?»
-V
'. •
li &
X en «c: in
m "c p
a >
3=
98
29
-—
0
3 V
"3
i e r
e £
Ü Q
0
0
i-- --•
r o
o á
1 3
33
xíj
5
€
- • o °
:i
c- ro
- ¡s 5" °
5 S
x r
T -;
n o
f-
C C
"4 2
r-
£ ~ U)
§ a D -
3 tn iti Tí o í C
S <n n °tí
z > i." —i
2 m
-, .;•
, .
: •w
J-
w
w
X
X
X
X
_
_
.j
X _
r ir
r- r
x r x r
. . —
— -
„_
'-
JO
U1
^U
M-
'Ó
xx
zz
xrrr-rr-r-r-
x K
' r
r- r
- r-
x'x
Vr r
r
- -
- --
r
i . •
' ,
-«
«.«
.«
«..^
-c
xx
x =
r-rf-r-r-rr-f-
_
— p
. -. -^
n-
— -j. .- V
(-
f-
~:~
T
.
.
SIr.p
ix
r r a
sr .-
xr
-x
rx
rx
r-
xr
xr
r c
0 0 D n
í
^? c u S >
\ r s ¡ í o c H
rj
£ m
S
o| n
•o Cl
— 5
S
M U
~ D
r¡
O m
- j, r
r « x
x x
r X
x r
x x
x
x r*
x r
X i-
X
8 8
S S
r n r
_
r- r
•
¿? % ;j 30 " r c •*•
x ¡n -i •n C -l
tí O c •v r -i
x
B
•
3 n O K d
H o
ti >
c -
.-
d
J DI
t-
•
10
03
-J
Cl
US
J. ti
í-J
-•
O
X
— r-rr-r-f-r-rr-
r--r x
x
X - n-
r r
r-
r-
'Xx
r-
r_
XX
t-
r
xr
'x
rx
rx
t-
xr
•
n r
,— x
xr
rr
-x
xr
-r
r-
xr
ir
-r
xr
xr
c
.° D Q »°
r
n ^ »
1 .
^ c ¿ 1 • ~ o ^ 5
T
'b
2
r= o
S
-iá
^ >
í
~ ía j
S f j í
2 E
'" < 5
i
"1° !
—3
Ita
,
"v, r^
J y
i
en
*"'
, _
;
. ^': ,*',".:':.. íí/1 *" '•"•i-''." V"í'-V'.r'?.'V1/"i'*."•':?•'-? v" (vi-Vi'.-lv"L'':"' •-' ' :';;h-Vt ;••.." *->;,;-Sí>>'Vi'V
• .".;;•'. '•••.: V- '.-:";T ••••«.»• .-i-V1 •'.•*:. ''•/•••••r •: •T-'.;.v.'; •f.-r'/vi; • ';-:v^.;í>'íí'''v''-'''-li";tlí?*V*¿^¿ í iytó: 'í£*^
1.47,49. SN74L46, SW74L47
BCB-TQ-SEVEPí-SEGñflENT BECQOEnsyBHIVERSÜULLETIW NO. DL-G 7211051, DECEMDGR 1072
'46A/47A/L4G/L47fcaturo
'43features
'49íeatures
Open-CollGdor Outpuís « Interna! PuI!-Ups Elimínate * Opcn-Collector OutputsMeed for External Rcsistors 0, , . .
o Bianking Inputo Lamp-Test Provisión . .., .' •
Orive Indicators Directlv
o Lamp-Test Provisión
o Leadíng/Trailing ZeroSupprossíon
* Leadlng'/Tratling ZeroSuppression
o All Circuit Typss Feature Lamp ¡ntcnsity Modulation Capabüity
'ISA, '47A ... J, [J, OR W PACKAGE'L4G, 'L17 ... J OH U PACKAGE
(TOP VIÜW)'48 ... J, N, OR W PACKAGE
!TOP VIEVV)'49 ... W PACKAGE
(TOP view)
l¿t£~*¿'í¿t"-'\;'"i-~t~ ' "j. 'i
description
Of these BCD-to-scven-scgment decodcr/driver círcuits, the '4GA, 'L46, '47A, and 'L47 featurs actíve-low outputsdcsigncd for driving indicators dircctly, and the other tvvo, XB and '49, featurü actíve-hígh outputs for drivingbuffcrs. The followi..,: table summarizcs the ciifferences in thc driver ouíputs snd gives the typical power díssipation.
TYPE
•40 A
'UG
M7A
'L47'4 8 A'4 9 A
DRIVHR OUTPUTS
ACTIVE-LEVEL
lavylow
low
low
highhigh
OUTPUTCOWFIGURATIOM
O|inn-collocioropen-collccloropcn-colloaoropoircollecior2-kn pull-upopcn-collcctor
Ini SlNKCURRENT
40 mA
20 mA40 mA20 mA
G.4 mA •10 mA
MAX
VOLTAGE30 V30 V
ID V15 V
6.5 V5.5 V
TYPICALPOWER
DISSIPATIOM320 rnW160 mW320 mW
160 mW '2G5 mWí65mW
All of the circuits excopt '49 havo fu U ripple-b!onkin(] input/output controln und a lamp test input. The '49 clrcuítincorporales o dircct blanking input. Scgmant idcnlification v;íth rosultant displays are shown on the follov/mg page.Display pottcrns íor BCD input counts abovc 9 are unique syrnbols to authenticatc input conditions.
',!f.-" v - r r . í" 1 ' ' '
{> • í:'»' •'• ' •'•^•*
ES ¿I W» lt« |t::an roiwti. ;¡
I N S T R U M E N T S 173POST orFlce oox sena , DALLAS, TCXAB 712=2
SM74L47TYPES SW5446A, SW5447A, SN5448, SPJG449, SÍJ54L4S. SM54U7,
•SW7446A, SW7447A, SW7440, SW7449. SW74L4S,BCD-TO-SEVEM-SEGfi/lErrT DECQOERS/ÜRÍVER3
description (continuad) " • . ' . ,. . •"
The '4GA, '47A, '48, 'L46, and 'L47 cii'cuits incorpórate automatic leading and/or trailinrj-edge zoro-blanking controlIRBI and RBO). Lamp test (LT) of thess types may be paríormed at any time v/!\an the Bl/RBO ñoclo is at a hígh level.
. All types contain an overriding blankiny input (Bl) which can be used to control the lamp intcnsity by pulsing or totnhibit the outputs. Inputs and outputs tire cntireiy compatible for use with TTL or DTL logic outputs.
.' - Series 54 and Series 54L devices are characterized for operation ovcr the Vull mllitary lemperature range of —55°C to
. '! 125°C; Series 74 and Series 74L devices are characterized for operation írom 0°C to 70°C.
i.¡13 LJ
1 • 2 3 4 5 6 7 S 9 10 11 12 13
NUMERICALDESIGNATIONS AMD RESULTANT D1SPLAYS
• ' SEGMENTIDEt'ÍTlFICATlÜN
'4GA. '47A, 'L4S, 'L47
FUNCTtOMTABLE
DECIMAL
OR .
FUNCTION
0
- . ' 1 ,
2
3
- 4
5
6
• 7 '
8 .
9
10 -
11
12
13
11
15 "
Bl
RBl
LT
INPUTS
LT
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H *
X
H •
L
RBl
H
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
X
D C B A
L L U L
L L ' L . H
L L H L
!. L H H
L H . L L
L H L H
L H H L
L H H H
H L L L
H L L H
~H L H L
H L H H
H H • L . L
H H L ' H
H H H L
H H H H
X X X ' X
L U L L
X X X X
si/nao*
H
H
H
H
H
H
H
H
H
H
. H
H
H
H •
H.
- H-
L •
L
H
OUTPUTS
a
ON
OFF
ON
ON
OFF
ON
OFF
ON
ON
ON
OFF.
OFF
OFF
ON
OFF
OFF
OFF
OFF
ON
b
ON
ON
ON
ON
ON
OFF
OFF
ON
ON
ON
OFF
OFF
ON
OFF
OFF
OFF
OFF
OFF
ON
c j d
ON
ON
OFF
ON
QN
ON
ON
ON
ON
ON
OFF
ON
OFF
OFF
OFF
OFF
OFF
OFF
ON
ON
OFF
ON
ON
OFF
ON
ON
OFF
ON
OFF
- O N "
ON
OFF
ON
ON
OFF
OFF
OFF
ON
D
ON
QFF
ON
OFF
OFF
OFF
ON
OFF
ON
QFF
ON
OFF
OFF
OFF
ON
OFF
OFr
OFF
ON
f
ON
OFF
OFF
OFF
ON
ON
ON
OFF
ON
ON
OFF
OFF
ON
ON
ON
OFF
OFF
OFF
ON
gOFF
OFF
ON
ON
ON
QN
ON
OFP
ON
OM
• ON
ON
ON
ON
ON
orpOFF
OFF
ON
. INOTE
1
1
T
3
4
t
rIft-
H « hlgh lovol, !NOTES: 1. TI
ría . W
01
3. V\
G<«. W
iiÍBI/RGO tswiJ
. H - hlgh lovcl, L - low leve!, X » IrrelavantNOTES: 1. Tho blanking Input (Bl) musí be open or hcld ot a htgh logic level whcn oinput function» O t'hrough 15 aro desirad, Tha
_. . . rlpplc-blonklng Input (RB1) musí LHI opan or high lí bjanklng of a decimal ;cro !s nol dosírod.,: . 2, Whon o low loglc levet U opplled dlrocíly to tho blanklnc inum IB1), ull soamunt outputs ero olí reoardlais of tha lawo! oí any
, " othnr Input.3. Whcn ripplc-blanklna Ínput tñSI) and Inputs A, B, C, and D tira at a low Icvut with tho lamp test Input hlgh, cll sogment outputs
so olí and tho rippla-blunklng output (RBO) gañí to a low lovcl (responso condltlon).4. Whon ihu blanking Input/rlpple bjanklng output (Bl/RBO) Is opon ot hold hlgh and a low is appliod to tho [amp-tott Inpul, cl|
' ' " " scgmont output! aro on.
1 Bl/RBO lí wlre-AND loóle icrvlng as bUnklng Input (Bl) ond/or rlpplo-blonking output (RnO). " ' . . .
H - hlgh lauaMOTES: 1.
TEXAS INSTRUMENTSiNCOliHORATED
(272
í ".' •.•.¿"**!Í"''IJ**J*W"" *"""'- /~:.i', - i-- . !
w*n u uuiu^m *.«.j L.
TYPES Sí^SRI7WSA. SÍ1J?4L46. Sí\, SN54L47,
V „.
íuncííonal block diagrams
'4Ü
llníi'^jM-^UÚ.'ííí';|•;?•* : I .; •;-{•(•• . í
-'•íjl}«::;^:::í
'í!$:ft-?j.í!?N?üí-íSÁí^i^'-!:-.'^
rT>
.-i >• "i-, *—i-*-M ^ i-sr—v
"f"-^- r>^p^aiirtfrf-/T!--'•^-^TU ifét^ZH
?íiur3-- /^;tv|„-„-£
f^
rj(! í-.;'1-''.^ ..
Vi :iiíí?i-l-1 - -• ' * » * • • .v; '.¡í • •i'iH :-t¡:.. - ,if$.*i^í : '*&&#'•*$ Ií« ••>!1,^-1.1'í r.vc'.n:»)l:!^ ^-' ? '»!.-'! tj«f?-!írj
• ; '.» t, -i í " ' ,;Í•5 K í;¡ !'/;• ;-l•¿ íí !-'' |i¡:.: .Vy:UlíiiSe.FÍ:i g»í13^-^í-' • >, -yr1-: ;-í
_r..:HpV-T ;o|>~ -*JI.'t)r•H-H—/ r¿—^ :-^
U-N.J1-... mi CUJTow^o . „
i':-i l'-l:'-íí;''.:.:¿'Ji-:i •< i¡;;,-;•;;=!}?.Tf .1 ¡;i í'í,' -.:i
v - {iw-irtH:;;V:;"-{^ M- . ; ! 1 r í
.vU- í:í-r.V.r{
SJ'KíS-l
175
^. 4Mifc1*r . i»i_auTfjr:H>
TEXAS INSTRUMENTSiNCCKPOKA'reoPOST OFFICE ÜOX WJ12 . ÚAL.LAS, TGX/-.S 7:213
^
HEWLETT tti PÁCKA&D "
COMPONEMTS •
Features
il allcwsed. Tne
oríslti for*luros oíclGíiníngup lo tvíO:icon Tí-i
Devices
0.3 SSSSCH R,, vj^ -LJ-.--Í [-
5032-7730 SERIES50B2-7740. :,:.:>'••;
TECHNICAL DATA APRIL 1973
GG02-7730Comir.on Ánodo 'LGÍ¡ Hand D.P.
50B2-y/01Common AnodcRlghi Hsnd D.P.
5062-773S .
Polorlly arrd Overllov/ fncíicaíorUniversa! Pinoutuíght Hanri D.P.
5002-7740Common CnthoüeHighl Híir.cJ D.P.
üXCELLENT CKARACTE," APPÍEAConlinuous Uniíorm SegmentaWíde Vtswing Ar.gleHigh Conírosí
IC COMPATIBLE1.6V de por Seemoni
STANDAHD 0,3" DíP LSAD COWPIGURATÍGWPC Goard or Sinndarü Sochol Mounlíible
CATEGQÍHZED FUH J.UMÍWOUS IWTEWSITYAsstires Uni/ormiíy oí Ligiil Outpui ÍJ'orn
Unlt ío Unil vvHhing a Single Category
DescriptíoriThe HP 5082-7730/7740 series devices are common anodsLED displays. Ths s&ríes includes a Icft hand and a righthand decimal poínt nomaric tíisplay as well as a polariíy
•and ovorflow indícator, Ths largo 7.62 mm (0.3 in.) highcharacier si:o genaraíes a bright, continuously uniformsovon segment display. Designad íor víev/ing dislancos oí.up to 3 metcrs (9.9 feüt), these single dígit d'rplays providea high ccntrsst ratio and a v;ide viewing angle.
The 5002-7730 series devices utilizo a standard 7.62 mm(0.3 in.} duai-in-Iino package configuration that permiísmounting on PC boards or in standard IC sockets.Roquíring a lov.' forward volíage, Ihcse tíisplays aroInhorcntiy IC compatible, allowing for easy íntegraíloninto eicctroriic instrumontalion, point of sale termináis,TVs, radío$, ap.d digital clocks.
clooninp
Common Anoda L«n Hsnd Décima!
7731
7738
J
Conunon Ánodo nio,ht Hsnd Doolma! ' '• / , -;-..',-,,-. ' , • • '
Univorcul Ovorflow ±1 pjphr Hortd Dócimáf .''"-. •."."-""..•;•.•'.,.,
iroa Callada Ri¿hi
kta: Univcisnt ulnoul bl¡rif)3 itifi anudo muí coíhodc o! iir.t'll sooniníirn LSO ou¡ !o sopnrtita ptris. Sen Hlcrnnl din(jfr.m C.
7Ü
r~Package Dirnensions
UJMINDUEHJ7ENSITY-.CATEGORY (.ojo) ,«
10.03 í 0.25(.750 í .010) t'.o'íot [¿S-^C^ |_ ¡ *'jJ '*""
£,"•'' p>^ct ="-=y •—- V *—
J^Liáüj<.03(.160JÜ
WIN. f]
'-1C01
—ijh- o-sswl"4
A,B,CS!DE
D3!D!£
A,8,0,0
EWD
interna! Circuit Diaqramp-. ..'T-.'..17*7:1!••••: ••••'.'.':;"« • • •'!ii_»_«^-'^__ i'°
TJuii^LiliJC
_ - . ". ! *: * í v - í .
.-í r .;
Absoíute Máximum Ratíng'sDC Power Disslpation Por Segment or D.P.1" (TA-250 C) 42mVVOperating Temperatura Range -40*C io +35°CStorage'TemporaturG Rango .., , -40SC ío -f35°CPeok Forv/2rd Current Per Segmant or D.P.131 (TA=25°C) T50mAAverage Fonvard Current Per Sogment or D.P."-;> (TA=25aC) ?.5mA
' Reverso Voltago Per Seg r¡oní or D.P G.OVLoad Solderlng Temperatura EGO'C íor 3 Scc eqüiv^oüij" aVii'ÓBnaaoiv oi-is'or
[l.SSmrn (i/iG inch) bolov/ senting plar.e"' } rjE-i5 íor eqyivaiamj.
80
fióles: 1. Sea pnwer dercling curve(Fip. 2). 2. Darcíe DC curreni Iromfi(j°C al 0.43mA/cC por saymcn!.?.. Sea pulsa wltíUi límüfitlon cur/e(FIg. 2) a:id Duty Factor Curvo (Fíg.5). •'., Clcan only ín v/a!er, Iscpro-panol. eihcncl, Fteon TF or TE (or
\ fDigit_
! "TI-'- \'7íi*
r :.-;i!n
-•;..,¡i
"1 1 17i . 3 I t
• • t /JOOC-o? 'f,jj
- i .VKiOÍ-¿--;-C5| í
'
^wur Uuraüng curvalo [íC cvifíOiit ¡rom,-C pe: swíjm^'-ítn llmitatlon curto• Fació' Curva [t'tS-v ¡n wator, Isopio-
Eiectrical/Optical Characteristi
í Oonifncní Wavolor.glh |2Í ' . ' • "
..rorward VoUage.-'any Gogitiant or D.P.' '• -,;1 *-•;?•'.'py¿ /Vi J^!F,-~.2ÜinA••".;•; y-,'
Reverso Curion»,jmy Sismen* or D.P.' '•; •..:/, 'V¡-. IK_.V;..¿ !_'; Vú « G^-;^'-\
iyTfsrnpürfitüre CG^íficJonc cí'_Fcrwfircí \^oMagp:;':j./--.|....'ay^y:f¿'.'¿&&&^
1. Tho dlglts a-"o cctoporlzed lor luminous Inlensliy vviih Iho intwisliy cclepory Cegípnatod by a lellcr locsiod nn tlie ríght h.ind sids of iho packafle.2. Tíiu tíoniltiant wcvdlp3r.gt!i. }.^ ¡s dcrlvod írom lílf CÍE Chromr.llcl:/ Olagram and le Ihat single vvnvolonglh which dollncr. Iha color oí (ho dovlcs.3. Time 'or E í(V?j - C0% chanpü of 11,1^1 ínisncity íor slop changa Ir. curren!, . . . •<i. Tempera I urn cuoínclcnt oí lumlnoua (ntensiiy !v/"C la dclorminod by ths formula: lVr. " 'v.soc6^"'ol30rC"TA " 25"c"--
Reírcsn rates oí IkHzor fasíer próvido íhe mosí eíficionloporallon rtvIEincj in Uie rriaximurn possibio time averagetumlnous Intensily.This display may bf¡ operated ai various psak curronts(sse Figuro 3). Líghi ouíput fora ssloctod pctik curroní canbo calculated as foüovvs:
j ELECTRÍCAL
j Tho 5032-7730/7740 series díopíay ¡s composed oí elghl| light ernitting diodos optícnlly magniíi'-.'j to íorm seven
individual asómente and decimal poinl.
The diodos ni 3 rnade oí GaAsP (QaÜíum AraeniciePhosphíds) lunction on n Gp.As substrato. Diodo turn-onvoltcgo is approximaíely 1.55 voiía nnd íypical íorwarddiodo resistnnce ísoohms. Forslrobingaípüakcurrentsausor should taks this forward resisíanco into aocouní.
Typlcal íorward voltane may be scalod írom Figure 4 orcsloulated írom íhe íollowinn formula:
Figuro 1 reíales refresh rote, í, ond pulso duratlon, li\o arallo which defines tho máximum desirítbie opsrallngpeak current as a íunciion of dcr-stod de curren!,li1 .MAx/Inc MAX, To most üíffiOíivfíly utilize Figure 1, por-form ího follov/ing stops:
'VTIMEAVG =AVG
" Oooraiing poinl auc/ügc current
Determine dosircd duly factor.Example: Four digi! tíisplay, duiy factor = 1/4.Dotsrmfno dosírsd reírésn rato, í. Uso duly ínclor tocalcúlalo pulse dumlio'n, íf. Note: fip = Duíy FactorExamplo: í « ihHs; tr — 250 ^soc.Eníer Figuro 1 uíiíiecalculíiíedtp Moveverticaüyío'lhoro/rosh (ato lino and Ihñn record tnc corrospondíngvaluó oí \ MAX/IDC MAX-Exompia; At Ir = 250 /¡seo and í^lkHz,ir MAX/ÍPC MAX " 4.0F(om Flcjiíío ?.. doturrnirifl tho valuó íor lúe MAX-ís'ote: | nc .SÍAX ¡5 doroted abovo T.',r-50nCExarnplo: At . I()L- MAX - 1G.4mA.
5. Cnlculatñ IP ,M.\.\m le WAX/ÍOC MAX rali o andcoiculme IAVC; írom h> nnd duiy fnclor.Expniple: lr=(4.0) (lO.'tmAJ = BS.GmA poak
|AVO-{V'Í) (65.GmA) - 1G,*IinA avcr^go.Tho above calculations doíarmino thü mnxirmitntolerable stfoblng condiíions. Opcrotion at a roduced
• poaií curren í or duiy lactor ¡s sugciftsíeiJ to ho'p i usurecvon inore idíablc opoiaíicn.-
rr -i'V opcpL ° ~ ~J
oraiing poinl auc/ügc current
urage currcni (or datü theal lamlncui ¡meniliy valuó, Iv spEC
"'PGAK " nolatívc lifíiclericy el oper.ilioy pcok curren! .'''PEAK SPEC " ñelatívc 'jfíieirncy a! tilla shcct puah currcil whcra luminou:
Intunsily |y SpFr. ¡s >pcc¡f¡od.
'v SPEC " ^p:a íflCRl lumioousíntJímliy, ipeílUeííat IAVG 3PECBncJ
'fEAKSPEC . . • • .
CONTRAST ENHANCEMENT . _ . -
The 5 O 82-7 7 30/7 7'! O series display may be cfíectivelyíilíored usincj onc oí íhs foüowing filtor producía: l-(omal¡toH1QQ-1605: H 100-1B04 (purplej; Paneígrapíiic Ruby RedGO: Dark Red G3: PurpJe 90; Plexiglás 242.3; 3M Brand LíghtControl Film for daylight vícv/ing. For íurlhef Informationset¡ ApplicaUon Note 9G-Í. "
MECHANiCAL ' "- •[
Ths 5002-7730/7740 series dovicos aro constructúdutílizing a líiad (rama in a standard DIP package. Tlieindividua! prtcksges may be close-packed on lO.TGmm (.4In.) rentara on 0 PC bocrd. Atso, tho largor charocte,height allovs orhor r-haracior spacing opüons whcnclesirod. Thíi lead framo has nn Iníogral aeatlng planowhich Vrilí hold ¡he paeítoge npproximuieíy i.52rnm {.000¡n.) aboye ího PC boartí duríng standard coldering andflux reino va I operalicn. To optimJro dovíce performanco,no'.v mntorin¡s ero usad ihnt nre Itrnited lo cortain solvontmaterial for flux rcmoval. II ¡s recommondod thal orilymixtures of Hreon and alcohol bo uscd lor post soidcrvapor í:Ieaníng píocessas. v/ith an immorsion time in thevapors.up ío two niinuíos ms^iinum. Suggostod producísnro Freon TF, Freon TE, Genosolv DI-15 and Gonesofv DS-1Í). Isoproportal. Ethanol or water may filno bo uaod ícrcleaning optíralions,
7 -
' P
AG
KA
GE
CH
AR
AC
TE
RIS
TIC
S
•¿i
A '
] A
NO
DE
IANO
DE\E 5 L
-,
Ji3
lio
la
{7
\z
Jll
0
0
' 0
Ó
0
0
B
C
D
E
F G
DS MAN
1
7-3
EG
ME
NT
D
ISP
LA
Y
6
DP
] !
LOG
IC
SV
^.B
OL
Eí
DP
D1
SP
LA
YS
EG
ME
NT
S
Tie
jüre
4-3
0.
MA
N
1 A
lph
a-N
um
eri
c
Dis
pla
y^
EM
R
31
90
/4-2
2
• .-
. . . . 7 V
. . . . 7 V
-55"Cto125°C
-UrCTta 150°C
<
LS336
>M MAX
5 S.25
-400
B
70
JtJIT
V
HA
mA'c
rwise noted)
ILS385
VP? MAXUNIT
V
0.8
-1.5
?•<135 0.4
CU
40
, -0.8
—42
6.1 10
V
V
y
v •
mA
HA
mA
mA
mA
- "
TY? >-lAX
12 2310 17
20 30
13 22
UNIT
prg TYPES SN5439Q, SFJ54-LS39G, $[\!54393. STJ54LS393,teTTL ' • - SN743GO, SÍJ74LS390; 3^74393, SM74LS333
. l;¿ DUAL 4-BíT DECADE AMD BiMARY COür-JTIERS1-,-;" ' BULLETl'í NO &U-S 7612D3Q. OCTOflEfl 1970
U * Dual Versions of the Popular '90A, 'LS90l| and '93A, 'LS93 - . -
B • '390, 'LS390. . .Individual Clocks for A and B| Flíp-Flops Provide Dual -rZ and %-5 Counters
• '393, 'LS393. . .Dual 4-Bit Binary Counterwith Individual Clocks . • -
* AII Have Direct Clcar for Each4:Biv Counter
• Dual 4-BÍt Versions Cí'n Significantly ImproveSystem Densities by I" .ducing Counter PackageCount by 50%
• Typical Máximum C Frequency ... 35 MHz.
« Buffered Outputs Possibility of CoüectorCommutatíon
description
Eách of these me f eíghtmaster-slave flíp-flo -nple-
. ment tw& índivíds nglepackage. The '39 . lúa!d¡v¡de*by-two and ^nbe used to imple mywhole and/or curr upto divide-by-100. arycounter, tfití sep; bey sed to províde sv nal
output stage. Th ñsetv/o índccwndent /ínga clear and a cío. canbe Implemented thecapabil'V/ of divii J93,and 'LS393 havc nteritage so that an ountfrequency is aval. s.
Serie.; 54 and Ser. ' rizedfor operation oveí rahge
circuits are chara' ,om 0°C' to?0°C.
SNS4'390,SN54LS39Q ... J OR W PACKAGE
SN74390.SN7CLS390 . .. JOH N PACKAGE
ITOP VI EW)
2 OUTPUT
J U^UHJ
L;.
-h -VA
C CLEARQA
-un±nírí1A 1 10A
CLEAR OUTPUT
OOTrUTSA
ITUlTUTilJ yTA i
CU v-
LEARA
9
8
V
i
QC ODi
jJ jJllJllTtLJ"110 ílOfl lOc IQQ j G ,~J
OUTTUTS-
posít[v« logíc: Hígh Infxn to clear reseti all ÍOuroutpuu low
EN&í393,SN'WuE333 . ..-' OR W PACKAGE
SN74.393.SNS4US393 . . .JOR N PACKAGE
(TOPVIEW)
2Vcc 2A CLEAF
-í Lrsi-HL
/=OA
-T«T
OUTPUTSA
20a 20c .OD.
JlO~LJ~9\J~8~li i i iQA
- CLEAR03 OG QO
f
AnCLEAR
OA QBi , ;
~~\ [~] 2 [~| 31A 1 ,1QA
~ ~ J 4 J ~
1ÜB
y
QC QD
~| 5 [~[ 6 [~| 7 [~1°C 1OD / GND
!
CUTPU7S
potitivB IOQÍC: High ínput to clear reieti all [ouroutpuu low
'?"
TEXAS I N S T R U M E N T SI N C O U F ' O K A t CD
7-489
irj^ .
••¿tf^íí.
TYPES SN54390, SN54LS390, SN54393, SFJ54LS393.SN74390, SN74LS39G, Sf¿74393, STJ74LS393DUAL 4-B1T D E C A D E AMD B1NAHY CQUnJTERS
i•390,'LS330
BCD COUNTSEQUENCE
(EACH COUNTER)
(S*« Not« A)
FUNCTIONTABLES
'3*0,'LS390
aj.QülNARY {5-2)
(EACH COUNTER)
(Seo Nota B)
COUNT
0
1
2
3
4
5
?•
7
8
9
OUTPUT
QDL
L
L
L
L
Ll.
L
H
H
°cL
• L
L
U
H
HM
H
L
L
QQL
L
H
H
L
LM
H
L
U
QAL
H
L
H
L
H
!
H
L
H
COUNT
0
1
2
3
4
5
6
7
8
9
OUTPUT
CAL
L
L
L
I,
H
H
H
H
H
QDL
L
U
L
H
L
L
L
L
H
QCL
U
H
•H
L
L
!_
H
H
•L
QBL
H
L
H
U
L
^L
H
U
NOTES: A, Oulpul QA I1 conoacted w Input B for BCO count.
B. Ouipul QQ I« connecied to Inpul A lar b[-qu¡n»rvcount.
C. H - hloh l«v«l, L - lo« I.v»l.
functional block diagrams
(5.131 OUTPUT~
•390, 'LS390
'393, 'LS393
COUNTSEQUENCE
IEACHCOUNT=Rl
COUNT
0
1
2
3 _
4
5
6
7
8
9
10
11
12
13
14
15
OUTPUT
QDL
L
L
L
L
. L
L
L
H
H
H
H
H
H
H
H
QCL
L
L
L
HH
H
H
L
L 'U
L
H
H
H
H
QRL
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
QAL
H
1,
H
L
H
L
H
L
' H
L
H
L
H
L
H
IJ.TU OUTFUT
'393.'1LS393
7-490 TEXAS I N S T R U M E N T SI N C O K I ' O l t A T E D
' schematics of inputs
INPUT
-A CLS
B {'US
A CLS
TYPES SM543SO. SN541S390. SN54393, SN54LS393,• v - SN74390, SW74LS39Q. Sf-174393, SN74LS393
DUAL-4-BIT DECADE AND BINARY COUrJTERS
jchematics of ¡nputs and outputs ;' • ' -
EQU1VAUENT OF EACH 1NPUT
vcc
1NPUT ReqNOM
A ('3901 3 kflB ('3901 1¿kíl
A ['393} 3W1
Ar\ clear B kfl
TYPICAL OF ALl, OUTPUTS
Vcc
'LS39D,'LS393
EOU1VAUENT OF EACH. A AND BINPUT
VCG-
INPUT
IHPUT R^NOM
X l'LS390)..-...„...4.3 kíí
D CLS390) .2.7kfl
A CLS393) '
EQU1VAUENT OF EACHCLEAR IHPUT
VGC-' :.18kS1NOM
TYPICAL OF ALL OUTPUTS
VGC120 XI NOM
; IL !
i i
TEXAS INSTRUMENTSI N C O K P O k A T tD
7-451
Nallonal Volíage Regulators
emiconductorLM140A/LM140/LM340A/LM340 Series3-Terrninal Positive Regulators
Genera! DescriptionThe LM140A/LMKO/LM340A/LM340 series of positiva3-termÍnal vollage rerjulators are designed to prc'/Jdesuperior performance as compared to the previojílyavailabíe 78XX series regulator. Computer prograr.'-swere used to optimize the eledncal and thermal perfor-mance of the packaged IC which .¿:ults Ín outstsndíngripple rejection, superior Une and load regulation Ín híghpower applications (over 15W).
With mese aavances in.dcsígn, the LM340 Ís now guatas-teed to have líne and load regulation that Ís a factor of2 better than previously availabíe devíces. Alsc, allparameters are guarantsed at 1A vs 0,5A output curren!.The LM14QA/LM340A provide tighter output vokagetoisrance, ±2% along wíth 0.01%/V Une reguiation and0.3%/A load regulation. '
Current límiting Ís íncluded to limit peak output curren!to a safe valué. Safe área protection for ihe outputtransistor is provided to limit Ínternal power dlssípñxion.If Ínternal power díssipatlon. becomes too high for theheat sínkinij provided, the thermal shutdown círcuittakes over limitlng die temperature.
Considerable effort was expended to make the LM14Q-XXseríes of regulators easy to use and minim!¿e the numberof external componen ts. It Ís not necessary to bypass íheoutput, although this does ímprove transient re;p-.>nse.Input bypassing Ís needed only if the rcgulator is l/xaiedfar from íhe filtcr capacitor of the power suppiy.
Although designed primarily as fixed voltage regulators,these devices can be used wíth external components toobiain adjustable volíages and currcnts.
The entire LM140A/LM140/LM340A/LM340 series ofregulators is availabíe in the metal TO-3 power package
and the LM340A/LM340 seríes Ís also avnilüble ¡n theTO-220 plástic power package.
Features•. Complete specificatíons ai 1A load
• Output voltage tolerances of ±2% at Tj - 25°C and±4% over the temperature range {LiM140A/LM340A)
• Fixed oKtput voltage-: available 5. P, 8, 10 12, 15. 18and 24V
• Line regulation of 0.01% of VoUT/v &V\N at 1Aload (LM140A/LM340AÍ
« Load regulatior. of 0,3% of V/QUT/A Al LOAD(LM140A/LM340A)
• -ínternal thermal overload protection •
• ínternal short-circuit current limít
• Ou;put transistor safe área protection
• 100% thermal límít burn-in» Special circuitry allows start-up even If output is
pulled to negatlve voltage |± supplíes)
LMI-IQ Serícj Package and Power Capabilíty
OEVICE
LM140U.I3ÍOLW340TLM24 1
LM312LMHOLLM240LLM340LLM240LLM340L
PACKAGE
TO-3
To-rzo-TO-702
TO-202
TO-39
TO-92
- RATEO
POWER
DISS1PAT1ON
20W
15W
7.5V/
7.5V/
2W
1.2VV
DESIGN
LOAD
CURRENT
1 HA
1.SA
0.5 A
0.25A
0.1 A
0.1 A
Typical Applications
Fix&d Ouiput Rcgulattx
IfíFUT 1
Adjuíiable Output Regulator
; OUTPUT
Rcquíred íf iho regulaior !s local^d Í3r frotn.tho povvor lupply fihcr
* Although no output capacitor U necdod (oritabrlilv, It dom liclp iraníicnt re^ionva. [Ifnocdcd, uio 0.1 pF, cornmic di'scl
VOUT-5V4-15V/R1 *|Q) R2
5V/R] > 3 IQ, load regulation (Lr)
¡(Rl +R2I/R11 (Lr oí LM340.B)
1-60
"our
V2-3IOUT- -7TT- + 'o •
M 1
ÜQ - 1.3 mA over !ine and load changct
upo"o "ss o
r: —¿¿ °U —
O O1- I-
í/5O)
•B >ra - — -
E
— iTl Oí rt
•V- I
Abs
olut
a M
áxim
um
Rat
ings
.
' ,
. •
'In
pu
t V
olt
ag
o (V
rj -
5V
Thro
ugh
18
V)
. 3
5V
'
Máxim
um
Ju
nctl
on T
em
pe
ratu
ri
[TO
-3 P
acka
ga K
, K
C)
150°C
{V0 =
24
V]
^ 4
0V
' (T
O-2
20
Pac
kage
Ti
12
5°C
Inte
rna
l P
ov^o
r D
issi
pa
tio
n (
No
te
1}
Inlo
rna
lty
Lim
ita
d
• S
íora
gc
Te
mp
oro
turo
Ran
ge
. -'65°C
to
-f 150°C
Opera
ting T
em
pera
tura
Ran
go {
T/J
.
• .
. .
Lcü
d T
em
pora
ture
(S
old
aring,
10
sec
onds
) - -
• ....
LM
14
0A
/LM
HO
.
-b5°C
to
-H
25
°C
' T
O-3
Pac
kage
K,
KC
_
3
00
°C
' '
-
LM
34
0A
/LM
34
0
0°C
to+
70
DC
..
'. T
O-2
20
Pac
kage
T
' 2
30
°C
• .
Ele
ctri
cál
Cha
ract
eris
iics
L?,;
140A
/LM
340A
(N
ote 21
.
• .
• •
!OU
T= l
A.-
BS
^C
^T
í^-M
BO
^C
(L
M1
<ÍO
A),
or 0
0C
<T
¡<-f
l25
°C
(L
Mo
^OA
) u
nls
ss o
the
rwis
e s
pe
cificd
. .
'
QU
1H
JT V
OtT
AC
t
IHfJ
l V
OL
lAC
t lu
nltu
bin
o^iu
rocd
l
PA
IIA
UU
ÍK
V0
«,,
.WD
Lrr
* R
fTjIlli
n-.
,V0. u-.
,0
0,0
™,
QjfK
tnl C
u'lf
il
VW
0-lix
.l H
..M V
oW
¿V
¿V
QU
T
' •
Ou1
pul R
rvllt
nc*
lQ
Slw
wt C
utu
il C
aiir"
l
f nV
Outlvl C
u'iinl
lnc.,lV
o'1
>^H
"rJ,ird
corio
moN
sT
, •
7i'C
VV
^V
IH
^V
M^'^
'
!•) • iC
O n
A
^
,
•1V
,.( x?c
1,.
75
'C
0,t< T
ímpíiitun
(,-7
!,-r
O.r
- T
™
JM
nA
Ílo
^M
tnA
-fitu
it.!
iuiA
<1
oí 1A
Ij •
70
"C
S^A
--ro
<U
I,-
75
-C,I
fj •
1A
vuiH
ív'tH
C. V
MAX
lO-W
/Jm
A^
^
lA'7
5*C
.10
H(<
l<IO
alM
,
t,-7
5'C
,i-
UO
Hf.
lo-
1A
W
1-
170 H
i. IQ
• 5
00 m
A,
0,n
Ttm
i^rí
iut..
(•
lHli
1,-
75
'C
Tj-
71
-C
IQ-
1A
T,-
íi*C
í./
1CV
4.9
L
61
4B
5
7
10
3
10 4 17
10
75 75
G Sb
05 o.a
17.5
<V
|fj<
701 0
8
4U
63
FO
63
3.0 S 71
.
-0.6
J.3
CV
11V
EB
B
G
G 1
?
b.JG
(>
.74
11
3
11
5 Ib
19 <
VIH
< 1
31
17
7G 10 30 6 65
0.5
O.U
OB
4S
65
7
8
65
IB'ÍV
lMÍ
191
7.0 9 7.0
7.4
-0.7
8.3
BV
14
V
7.ÍM
8
H !ti
!,7
8.3 13
4 13 S
lti<
:v|tj
.; i/i
U
38 U 40
5 6.5
05
0.8
[10
.6<
V|f
j>-7
3J
Q.B
_
57
G7
76
G7 11 1
.5
VjM
Í 31
.51
7.0 17
.
1.0
7.4
-1.0
••
10,4
. '
10V
17V
MIM
T
YP
M
AX
9«
1
0
10
7
UG
1
04
1G
4 lii a
17
30 la bO G G5
05
OB oa
JO
61
74
61 ll?
'5£
V[,
j£7
3.5
1
7.0 16 1.7
7.4
-U
KM
.
1IV
19V
MIM
T
YP
M
AX
11
75
17
17
75
11
5
17
5
IB
4 IB
(H5
--V
1H
- 7
)1
U 30
UG i
VIH
S 7
71
17
37 19 60 6 05
05
08
U4
8<
Vlfj<
:/l
oa
75
61
7
2
SI
3.0 IB 1.6
-
74
-1.5
!'.&
'
15V
23
V
MIN
T
VP
M
AX
M.í-
Ib 15.3
14.4
1
56
1 17
.9 £
V|H
< 3
0|
7?
4 77 10 30
17
0<
V|N
<7
S1
17
35 J5 G 6Í>
OS
o.a
oa'1
7.9
<V
|N*'
3Q
l
90
60
70
60
7.a
19 1.3
3.4
-
-'•
*
17.S
1HV
7ÍV
MIN
IY
P
MA
X
17
64
18
13 3
E
17
3
1B
7
4
i7Q e
«.V
IH'
i5 5
I"<
VIH
Í
17
34 a (j
05
06
171
<V
|N<
33
!
OS
110
59
6
3
59
77 as 3.4
-73
70.fi
74
V
' •
3JV
MIN
1Y
I>
MA
X
73
5
7J
74 5
73.0
7
5 D
36
(77 3
> V
IN •.'
33
i
G
35
i7C
7<V
|fj-
. sa- is
• 60
-
17
44 Tfi 110
G 6i
05
QB
I77
3< V
tn<
Kl
08
i;o
56
6G
56
7.0
Tfl
0*
-3.0
X.J
UN
IIS
, V V V
mV V
nV V
rr-V mV V
í"V
mV
-nV .
mA V V
I-V na as V V A A V
Not
a 1:
Thw
mal
tcsí
iíanc
e oí
the
TO
-3 p
acka
ge (
K,
KC
) Ii
typ
icolly
<1°
CAV
jun
ctio
n t
o ca
se a
nd 3
5°C
AV
cas
e to
om
bíe
ni.T
íierm
al
resi
ston
ce o
( th
e T
O-2
20 p
acka
ge (
T)
h t
ypic
ally
4°C
AV
junct
ion
to
casa
and
50"C
/W c
ase
lo a
mbí
ent,
. '
•fV
ol»
2:
All
char
acte
flslic
i ai
e m
easu
red
wlth
a c
apac
itor
aero
:» t
ha I
nput
oí
0.22
/Jp
and
a ca
paci
tor
acro
ss t
ho o
utp
ut
oí 0
.1 ji
F.
All
chor
octa
rlst
lcl e
xcep
t no
ise
volta
gn o
nd r
lppl
o r
ojec
tlon
rallo
oro
mea
iure
dus
ing
puhe
tec
hniq
ues
¡lw
< 1
0 m
i, duiy
cyc
le <
, 5%
|, O
utp
ut v
alta
ge c
hang
as d
ue t
o ch
anga
s In
inte
rnal
tcm
pera
lure
mus
í bo
tak
en in
to o
ccou
nt s
epor
atel
y.
-V"
LM
140A
/LM
140/
'U
VI3
40A
/LM
340
Se
rie
s
Elé
ctrica
! C
hara
cíerist
ics
LM
140
(No
te 2
) •
..
'.
".
. «
' .
~55
°C<
Tj<
-H50
°Cun
less
oth
crw
lse
note
d.
- '
'
OU
1P
UT
VQ
LIA
GE
IN'U
I V
OU
AÚ
E t
unlttt
Oth
.rV
NU
r.« |«
l|
V0
0.,.,V
.,,,.
,V0
U-**-
ID
Ouirvc
rnl C
jtr«
it
J'° ™
VfJ
0UW
.V*»
V#
1*
¿V
.'rl
¿V
OÜ
T
"O
P-í-l
Ci't
uH
Cuin
nl
"**"
J **
" *ífJ"
t, -7
'j'C
S
mA
fc lo
--"
1*
Ww
'w^U
V'*
10-
LO
JmA -
,o.;«
I, •
75"C
-!,5
-C<
ít<
«
|Q< U
T| "
7S
' C
• b5' C
-j T
, < •
1W
C
r, '
75"
C
¿V
IH
ib 0
»:l
,£»
15
0 C
S'.
-.S
IOS
IBA
50 C
.5,n
A-,
l0^lA
T,*
7£
*C
S«
«.-
«
o-'
-lA
vJ.",
Cv!"!
1A
VM
IS-Í
V^Í
VM
AX
lA-
Í5 C
. 10 H
«. lí
100
VH
r
-;J
'OÍ
1A
. 1
,-7
5'C
c-
r,-2
5 CT
.IOUT
- i*
- 1
i-H
i
Ij.K
'C
I¡-7
5*C
0"C
<Ij
<'lM
í'C
.lQ
-Sm
A
T]-
íi'C
.I0<
1A
iV 1DV
4 B
S
57
J /S
5
35
3
SO W £0 :s
10
U) w 6 7 05
06
09
40
f-M
K)
ttí
70
B
-0
8
7.3
6V
11V
5/Í
G
f.2
S
ÍJ.7
Ü
.3
3 G
O 60
bU
SV
14V
7.J
3
B
3
í.fl
B4
4 B
O
bU 90
[lO
Sí-
ViN
-Tíl
30
4
0
(9-í
Vlw
-íiit
!
Mi-:
V|t,
< i/l
17
tí 30
60
6 7 05
o.a
Ifl^
ViN
'ÍS
ll
13 <
V
<3
°H
45
65
7B
C5
30
S 20
7.1
-0.7
B.3
S
13
W 40
BO 6 7 O.S
09
111. 5
-; V
IM-:
?3l 08
57
C7
7fi
CJ
3.0
'
12
-1.0
IO.S
10V
17V
9G
10
1
0*
'i',
105
* 100
100
100
IMsV
.N-t
wT
''
17
lúü
bu
*
too
6 7 05
0.8 o.a
70
G1
74
61 (13.5
< V
|tj <
33
51
7.0 It.
.
1.7
3,-t
13.6
1!V
19V
11
5 1
7
17
1
1M
llrt
< D
O
1J.1
170
114
G T
Vlfj •'
371
GO
17
12-1
GO
170
E 7 05
Qb
O.B
75
61 '
72
Gl
20
IB I.S 7.*
•1
6
14.B
15V
33
V
144
15
14 f
i
14 ?
5
l'i
l'j
|IH
5<
V|M
- V
.l
4 t'.
A
(i75-
:vtfj
- m
i15
0
iie
i<V
|fj'.
301
ISO
75
17
IbO
IEO
G 7 OS
as
0.3
M
60
70
GO |1
B.5
<V
,fJÍ
78
51
3.0 19 1.3 •n
-16
1J.7
.
11V
3ÍV
173
1Q
1G7
1M
1
BO
I77-:
V|P
;Í 3
31
4 IE
U
131 -\V
j-- 3
31 isn
133
I-4
^V
.<
»J
T
Ifi-
130
fc í 05
OS
II?
-;V
tti-
-33
l DB
17
2<
V|f
j<3
3l
no
59
69
59
3.0 17 OS
.'-7
3
71
7<
V
33
V
73
0
34
25
0
:? a
TS
7lía
< V
IH <
Mi
6 7
*0
ü^v
,.,; 7
'Ci
no
13
340
IM no
- 6 7 O
S
05
03
I73
<V
|N<
38
:
170
56
66
56
70
78
04
74
-30
37,1
li&IIS V V V
r-V V
mV V V
rrV
TV
«A
•nA V V
uv tíB H8 V V
mil A A
•wrc V
Not
« 2;
A
II ch
ara
ctcr
iulc
í ar
e m
easu
red
with
e c
apac
itor
acro
si t
ho I
nput
of 0
,22
fi^
and
a c
apac
itor
scro
si t
he o
urp
ut
oí 0
.1 )
JF, A
H c
harB
cter
is'ic
s e
xco
pt
nohe
voi
tagc
and
clp
pla
raje
ctlo
n r
atio
afo
mea
sure
dU
iing p
ulía
tec
hniq
uas
(tw <
10 m
i, cj
uty
cycl
a <
0%
). O
utp
u: v
olto
jo c
hnno
ei d
ua t
o c
hanc
as in
intu
rnal t
ompo
'rotu
re m
usí
bo t
akon
Into
ecc
ount
sep
arot
ely.
\!
Ch
ara
cte
rist
ics
LM
340
(N
ote
2)
_0°C
<T
j<-H
25í'C
unle
ssot
h(ifV
/iiíi
note
d.
tie
ctr
ica
l C
ha
ract
eri
stic
s LM
340
(N
ote
2)
• •
' .
. •
.
Q°C
<T
j <+
l25°
Cun
!ess
oth
erw
ísc
note
d.
-j :
' "
- '
IS'íijI V
OL
I AC
C lu-íni
otí-t
— IM
i«íi«fl
fAR
AM
ET
ER
V0 ^^
,V0
,_
ÍV0
u-»^.-
•o °-~
"<>
:^
o
r,.,c,,
r
v.(
oU'p
.,i»>
wV
0;i>
x
JV
,*4
•IVOU
T '
DlB
CC
jl V
otl*f>
- :r
r'"
CO
ND
ITIO
NS
I,-
75
'C.S
TiA
<l0
< T
A
vvis
.<v»
"-
,„.»„
;
,0.»
T|-
2S
'C
•,^
A^In
< 1
•o*.
*
»<
lQ<
1A
1, •
35
*C
U C
<7
j<-1
7S
'C
1, •
35
'C
°IC-Í'-
*1"'C
.'
5m
A<
ro
í IS
A
..0
C <
T,-
T -
17
5'C
r¡-í
&'C
Sf A
<1
O<
1A
A."
IÍ'<
V!Ü
?ÍU
AX
IQ;
StO
mA
. 0
C^
T,5
«1
35
'C
TA
-ÍÍ
'C. 1
0H
(<
(í.
100
V»
'
'O<
1A
. I,
-7
S'C
ui
7, - 7
5*C
, lo
uT ' 'A
1-
1 M
il
7, - 3
5'C
T,-
75
-C
v;s-,
,oí,
. 5V
10V
) 'V
1
YF
M
AX
*fl
i
bí
. "
la
5 7
5
l'íV
|n<
70|
^ ,-j
Wl w
•u<
vw<
m10
.5
0
75
• W
)
3 0.5 1.0
10
' <D
63
P
O
02
7.0
- 8 3.1
3.4
-O.G
.
»
6V
11V
WIN
T
YP
V
AX
5.75
a
6
75
57
6.
3
3
60
IB t
V|N f
751 LO 60 3U
13
CO 30 no U 8.5
05
1.0
1.0
45
59
7a
59
19 S
VIH
< m
i7.0 e 7.0 ;.*
-0,7
G3
i
ev 1*V
WIN
T
YF
M
AX
J.7
H
B.3
7.G
B.
-*
4 8H BO 80
I10
5<
V|N
<7
.11
msv
.ní»
i0'1
3
BO 40
BO a
. 8-
5
OS
l.U 1 0
53
5C
76
M
3.0 13 1.0
-1.0
i
10.5
10V .
17V
MlN
T
Yr
MA
X
0.6
10 10.4
95
10.5
* 100
100
100
l»Sv
1M
Í-£
1Í
100
CO 100
a as
n.6
1.0
1.0
la
Ü5
74
sr.
3.0 10 1.7
-1.2
,»
'
12V
1JV
.VIM
IY
P
MA
X
US
12
17
.5
11.4
U f
l
4 13
0
130
170
60
17
170
60
13fl
8 H.5
0.5 10
l.C
75
5S
77
5fi
7,0 1H l.S 2.4
-1.5
H.fl
1SV
33V
WIN
T
YP
M
AX
i4.<
15
ise
14.3
5
15.7
5
•I 15
0
|1B
.5<
V|f
JO
DI
150
J5
13
150
75 1»
0 6E
OÍ
1.0
( 17.9
<V
|fj-
: 301
1.0
90
54
70
54
3.0
19 1.3
3.4
-1.8
17.7
1BV
I7V
Wlf
J IY
P
MA
X
17.3
IB
13
7
17.1
1S
.9
4 IS
O
160
160
PO
13
180
DO 100
S 85
D.5 10
(7K
V1
MÍ3
JI 1.0
113
53
G9
53
30
2Í
o.a
-2.3
31
34
V
33V
MIN
T
YP
M
AX
73
0
2»
^.0
33
B
75 T
IJ7<
V|.
í<3C
l
6
?4
3
310
137.1
<V
|M<
33
!
130 ^
V,^
•;
301
13
3J3
7JO
a 95
OÍ
1.0
10
170
50
66
50
3.0
O.Í
3.*
-30
37.1
'
UN
IT3
V V V
mV V
mV V V
mV V
nV
nU
mV
-
mA
<"A V V
uV 33 úü V V
mil A A
mV
.'C
^
V
Not
e 2:
A
l! ch
arac
terís
tícs
are
mea
sure
d w
lth a
cap
acito
r oc
ross
thc
inp
ut o
f 0.2
2 p
F a
nd o
cap
acito
r ac
ross
líd
out
put
oí 0
.1 fi
F. A
ll ch
nrec
tarh
t es
exc
ept n
oíse
vol
tage
and
rípp
le r
e]ac
tlon
ratio
ate
moa
sure
du:
Íng p
ul«
tech
nlqu
cs (
tw <
10
ms,
dut
y cy
cle <
5%
}. O
utpu
t vol
tnge
crn
ngcs
due
'to c
hang
os ir
i ínt
erna
l tem
pera
ture
mus
t tw
tak
en In
to o
ccou
nt s
epnr
atel
y.-
' "
" '
.Sí'k—U)
r C Ot -* n«
-J J
Typical Performance Characteristics
Máximum Avararjo Powor
Disslpatíon f
-75 -50 -« O ÍS SD 75 100 US
AUBIENT TEMPERATURE (*CJ
Cctput Vcltsgc ÍNoriTr!:;;dto TV at T; = 25°C)
.1.010
J 1.905
j OJSO)> O.SBi
0.970
-7S-5Q-25 O !5 SQ 75 1QD 1Z5 150
JUNCTlOílTEMPEñArunECcl
Noíe. Sha-Jed erea refers to LM340A".M340
uiflut Impcdance
10 100 iv luí loot m
FRE(iU:¡)CY|Hj)
üuíescent Current
Maximurrt Avorago Power
Dissípatíon • •
AMBIENTTEMPERATUBEl'C)
Ripple Reícctíon.
ID 100 iv. FREQÜENCY |Ht)
Dropout Voltaga
Peak Oulput Current
S • 10 15 10 25 30 25
INPUT TU OUTPUT Clf F E R E H T I A L (V)
Ripple Rejeclion
IOUT* 1AT j . J S C
i i i
S 10 15 70 JS
OUTPÜTVOLTAGElV]
Dropout Characterístícj
-75 -50 -25 O 25 50 75 ICO 125 150
JUNCTIOK TE.V1PERATUÍIÉ fCl
Note. Shaded área reten to LM340A/UM340 .
I H P U T V a L T A C E ( V )
Ouiesccnt Current
- IQUI * 10 mA-T j ' Z S C
. -7S-SD-2S O 25 5D ;s 1 0 0 1 2 5 1 5 a
JUHCTIONTEMPERATURECC)
Noto. Shaded arca rtfert to LM340A/LM340
S 10 15 20 25 30 3S
[ H F U T V O L T A C E [ V |
Typfcaí Performance Characteristfcs (continuad) -
Load R«gulation140AK-5.0, V1N " 10V. TA-25'3C
Lino Regulation140AK-5.0, IOUT" 1A,TA-2S°C
• . .
• '•' '• ''' -" ' '". • ' •" . ','r'
.
TIME (5 mj/DIVJ
Equívalent Schematic
TIME (S mi/OIV)
VOUT
GND
r~"
" r*iO^!<f>CQ
O)'<S)
1-6G
00
--
; O
c:;
\]
y-I
ni; -•» -1- !u,
5 E
J
t
•c «
rj¿ ^j:
|>~
f vi
;/í
Cj
l-;s
;.
j_
i,—
„ —
--
f-l'J
-U
C
lI_T
i"
r u
; 3
ir"
o •*
-j—
pn
s.s
sg
í, H
x
:- M
^^
U ü
rlr1
" s
§ 3
^r-i
J
Ljj
r-^
S
LT
S
• i1
——
—^
- ••
•—••
-.-?Jí
tíi
t-í
üi
'3 "
Y
ftj
¿2 3
5-^
í
L--h
s as
. r~l
W^ ' —
- *
'i!
T"
1 S;
*• Sí
íz S
;
, ! «
1- ^
S; 0
U!
<í
¿ 2
'&
IP
T)
'-
°
«J
íi >
~
-i
roll
|s
iC
5
0 £
o.
>•
^
?1-iÍ,
Ip
' ^ S
"i
-H
Jr-1
Z
M p
u- 'J
^ '•
". £
t'.
í-í
Í.'J
r: —
-iÑ "
oLU
-t
V
5Í "
? fu
T
i '
M•^
'Ji i
1
& ra
••• '
* o
7
• •
°' 5
£ ¿
.>
i,03
' S1
C-l
O £
H
o. >
_
ñ
>(-M
•
• r¡—
¡
n: u
<: ^
i_
W•r
ni
S 6
t\ e
ui
O
^ y
.2
ci
P»J
^ á
'? f
uc¿
§ £
g.
>
1
r?i
5 X
o
^ U
J 3
3 h-
5
V-. J
o o ,—J
!— o CD co L-a
u.
i'.'.-
-
í iu
í 2 2 cT
. g
i -^
-! < 1
O
! O : o i -i
t/3 W
D O
a¡
?&«
Cil
W
ÜJ
Irt
í ^ '!
!?S?
c 3
or- "
UJ
c: q
o
S í
u^c
::
07 03 / J - ,
-n , ~ "A n ' ' ; i -l£-.? f5í¿ '* O r"! n Vip V* í ;- ~£"T! í'M!"ir'13>T£;Tr/\ifriiLi£;í.i j;r j U i J r H i ¿ui.i" a i i- •oi^Uoi i o
ssi ovres .-<. LOGIC AMD P I I M ASSIGWM.BJTS {TOP vi
07MfiXRUFFERS/Dr. lVl-RGW1TH CPeM-COLUIiCTOHKICH-VOLTACE OUTPUT>
pushive loijlcí
Y» A
QUAOP.UPLI=2'tN'PUT.POSITIVE-AWO GATES
Y " AB
ilPLE 2- iNPUT
VHTH n ü'J.TPUTS
Y -* AB
Suu ,-j.igfí 35
SV t\Y
Ifl IV JA .'/ J¿ Tí f.M.
SN51Ú7/&17<!07(J, ti, V/l
! H
Tij1irüJl3TirT.ijruí_i* '>> iv
rj ! !rJ
SNS4C9r*SM'MOO(J( M, W)
TTUPUR3.1NPUTPOS1TIVE-NANO GATGS
Y " ADC
Sl'll pilü« fiG
- -
...J^^^P .v<.c w u. /n
.SfJ5<ttO/SN7.11Q{I. f u )
Sí.'S-l L rJ.^NV-l U í O (T}
íí-'l T E X rt35 1 H S T R I J M E M T St-^l l l | ! l " O I ! M I [J
rot.i OFf.cr. no* iei? .- IV,MI.,-.Í. IC.ÍAÜ /«u
54/74 FAtVííüES QF COMPATIBLE TIL CIRGUÍTS
SS! G A T E S . . . LOGIC AND PIN ASSIGNMENTS (TOP VIEWS)
11TRIPLE 3-INPUTPOS1T1VE-AND GATES
pasítivc logic:Y - ABC
See pao» SNG4LST1/SN74LS1HJ, H, VV)SN54S11/SN74S11IJ, N, W)
SNG«H11/SN74Hn(WÍ
12TRIPLE 3-INPUTPOS1T1VE ÑAUO GAT5GWITH OPEM'COLLECTOR OÜTPUTS
posHIvo logic:Y = ABC
St-o ?=gc CS
SN5432'/SN7412U, N, W)
13DUAL4-INPUTPOSIT1VU-NAWDSCHMnTTRIGGERS
Y - ABCD
Sen paya 93
tIJVERTEns
positivo lujíc:Y - A
StJC 1)231* £!ÍI
NC—N» ¡nicrnal con.ieclion
&°\>H r-
srJ5<-¡/1s?J7ii4(j. rJ, w)
TEXAS 1 N sr RU M EHTSINLOIJPOH AIT.I'
FOsi orFisi; nox sai? • ÍMU.AÍ!. TCX-S T5J33
reco
mm
ena'
sd o
pera
tínn
co
nd
itio
ns
H rn x > O) m 2 H 01
Sup
ply
Vol
larj
fl,
Vcc
Hig
h-lc
vcl o
uip
ut
curr
cm,
IQH
N
Lew
-leve
! o
utp
ut
curr
en
t, \
Q\_
Ope
ratin
g í
íec-
aic
tcm
pera
ture
.TA
51
FA
MIL
Y
71
FA
MIL
Y
54 F
nm
'ly
71
Fa
ni'l
y
51
Fain
.ly
71
Fan
iíty
5-1
Fa
mily
71
Fam
ily
51
Fa
mily
74 F
am
í'y
SE
R1E
S54
SE
RIE
S 7
1
'07.
MIN
N
OM
MA
X
1.5
5
5.
5
-5.7
5 5
5.25
-•«o
-400 IG IG
-55
• 12
5
0 70
'25
, '27
MIN
N
OM
MA
X
1.5
5 5.
5
4.75
5 5
.25
-800
-BO
O
• IG 16
-55
125
0 70
SERI
ES S
ILS
ER
IES
71
L
'L0
2
MIN
N
OM
;V
1AX
',.5
5
5,
5
4.Í
5
5 5.2
5
-•10
0
-200 2
3.G
-!15
12
50
70
EE
S ÍE
S 5
4 LS
5E
RII
-ÜV
4L
S
'LK
02
. 'L
S27
MIN
N
OM
MA
X
•1.5
5 5.
5
4.75
5 5.2
5
-100
-400
4 a-5
5 12
5
0 70
SE
RIE
S S
4S
SE
RIE
S 7
4S
'S02
. 'S
2Cu
MIN
W
OM
MA
X
•1.5
5
5.5
1.75
5 5.2
5
-100
0-1
000 20 20
-55
125
0
70
UN
IT
V cA mA
"C
elec
lríc
al c
hara
cter
isíic
s ov
er r
ecom
men
ded
oper
atin
g fr
ee-a
ir te
mpe
ratu
re r
ange
{un
less
oth
crw
ise
note
d)
• P
AR
AM
ET
ER
V|H
H
igh'
Jeve
l in
put
volla
gc
VIL
Lo
vvle
vcl ¡
nput
voh
agc
Vj
Input
clam
p vo
hage
VQ
H '
Hig
h'Ie
vcI
ou
tpu
t vo
llagü
\'O
L
Law
-lcv
cl o
utpu
t vo
lt ag
í'
Inp
ut
cunen:
al
l|m
áxi
mum
inp
ut
volta
gn
Hin
h-lo
vcl
Inpui c
urr
cr |
L o
w- le
vi¡ I
'IL
. inp
ut
ciu
ron
t
Dn
la in
pim
Sim
be
oí
'25
Ail
tap
uis
All
inp
uts
DJÍ
.T input-
.
Sn
ob
ti oí
'2ü
All
inpi
Ms
Slio
rt-c
hcu
il'o
soutp
ui c
imiin
l*
'(;C
S
uppl
y cu
rrun
t
TE
ST
FIG
UR
E
1,2
1,2 3 1
" 2 1 4 5 G 7
TE
ST
CO
ND
ITIO
NS
* 54 F
am
ily
74 F
arni
ty
VCG
** M
IN,
l| =
sV
cc "
MIN
, V
IL =
VIL
ma
x,
IOH -
MA
X
VCG
a M
IN,
VJH
a 2
v,IO
L e M
AX
54 F
amily
74 F
am
ily
fil
Fam
ily
74 F
am
ily
VC
G ~
MA
X,
V¡
c í
j.5 V
VC
C -
MA
X
««
-MA
X
Vcc -
MA
X
VIH
=2
.1 V
VIH
« 2
,7 V
VIL
s 0.3
v
v,L
.o.o
v
VIL
^ 0.
5 v
54 F
amily
74 F
nin
ily
VC
C *
MA
X
SE
RIE
S 5
4
SE
RIE
S 7
4
'02, '2
5, '
27
MIN
T
VP
Í M
AX
2*
0.8
0.8
*-l.5
2.4
3.4
2.4
3.
4
0.2
0.4
0.2
0.4 1
40
100
"1.1
5-G
.4
- 20
- Í
ÍO
-18
-U
S
f,E
RlE
S7
4L
'10
2
MIM
T
YP
? M
AX
1
0.7
0.7
.
2.4
3.3
2.-1
3.
2
0.10
0,
3
0.2
0.4 o.í 10
-0
18
-3
-IG
-3
-15
SE
RIE
S 5
4 L
S
SE
RIE
S 7
4 LS
'LS
02, '
LS
27 .
MIN
T
YP
-Í M
AX
2
0.7
0.3
-1.5
2.5
3.4
2.7
3.
4
0.25
0.
4
0.35
0.
5
0.)
-.
'.*
20
„•
-0.3
G
-0
-10
-5
-42
SE
RIE
S 5
4S
SE
RIE
S 7
4S
'S02
, 'S
2GO
MIN
T
YP
Í M
AX
2
O.S
0.8
-1.2
2.5
3.4
2.7
3.4
0.5
0.5 1
50 2
-40
-100
-40
-100
Scc
iab
!s o
n n
exi
p;>
ge
UN
IT
V V V V V mA
ítA
inA
rnA
mA
1 F
ui
conc
ihlo
ns s
ho
wn
ns M
IN o
r M
AX
, us
u ill
a íi
ppro
prln
ta v
alúe
spi
íclli
od u
ndur
roc
orni
nunc
lcd
opur
ntln
g c
on
dlil
on
s.4
All
typi
col v
nluo
s ar
a al
VCc
" 5
V, T
A •
« 25
"C.
§l|
" -
12
mA
(o
r S
N54
VS
N74
1 nn
d --
18 i
nA í
or
Sf J
54L
5VS
N74
LS
', S
NG
OS
/SN
74S
'.*N
'oi
mor
e th
an o
ne o
uipu
t ^h
ould
he
iho
ncd
nt
o tim
o, n
nd l
or S
N51
SV
SN
745'
, tl
urat
ion
oí o
utp
ut s
hort
-clr
cult
shou
lcJ
no
l oxc
o.'d
ono
soc
or.d
,'T
I.o
inpi
^l c
loni
p vo
haga
spu
ciíic
.'itio
n íi
of l
ecti
vo í
or S
NS
402/
SN
7402
par
ís d
alu.
codo
d 73
:12
or t
i¡oh«
r.
su
pp
lv c
urr
.en
t^!
^^
TY
PE
ICCH
imA)
To
tnl
wiíli
oui
puts
hig
h
TYP
MA
i:
ICC
LÍ"
1*!
To
tal w
íth
ouip
uts
low
TY
P
MA
X
ICG
íniA
)A
vor:
iíiu
pur
tinlc
(50
%il
-ly
cy
clc
)
TY
P
schc
mat
ics
(eyc
h ga
te)
kPGSITÍVE-ÑQR GATES WITH TQTEM-PGL.E OUTPÜTS
— „ , e '
-
c=cQ)
>-DO>-Q.Q.
VI
o -3r; ti
•£ ' =-
J S. 2u Si -u
•v O
< S
' 1a
? Ü-§ 3
• oo -5-^ 5
o
,2"le
< 1-S 5
5lJJ '3
•5o
^~ •
UJo.
H
o.
t-
X<*^
Q.
H
x'
S
o.
r-
m
cv
EN
T
10
co
(NC3
m
P
CJ
o
o
co
inr-í
«r
3
LOcv
o
(D
O
*
r-
*íiMO
EN
^-
O
co_o
(NO_¡
«1
o
in
EO
ri
U3
•-'
DCO
Uld
coo
.
*"
or-i
CNVJ
co
1-Í-
Ul
"
caÍN
mCN
[T-
cvOto
rfl
ci
If)n
o
CN
f--,-
oorjí/1
U'J>Tá
ra
5_
^e
o"-i-3."
S "iíl
£ 7E U0 <
¿ £o U
°>°a o
u'¿U °
o 1s ¿
— 3> B
E i
1?
3 ?w.. °
h D2O
-^ r~E CN-a «
TEXAS I N S T R U M E N T S
POSITIVE-WAHD GATES AMD INVERTERS WITH TOTEM-POLE OUTPUT3
"86
M tn•-*. r-W M
c 5u. «
tn ui-i J5 £M WUJ UJ
ce o,Ul LU
t¿S
3IH
3S
ME
3IU
3E
X XT T
V, ViUJ UJ
UJ Vivi w
S r-S3
IU3
S
S3
IU3
S
-t ~>
2 *JU. |L*
ÑZD
- • n
« P M
5 " °
.s'ss- -1 r1Sí - rí»j -r P
ÍJ -i
oo
3 <<§
-J fí
í-
o
s ~.s *3; o
X
. n
p.so • _P o"
-^
•z.
•z
1o•y-,isX
oz
•S.
1
onz
X
p
-1
>
Ul
u-i
Ul
Ul
Ul
U)
Ul
Ul
*(ÍJ
ui
-í
LT1
l/Í
in
tnu-j
tn
Ul
^eu.
vo
ui
in
S
ui
10
m
ior;
in
UT
T
inIV
o
ui
uir--í
uiPJ
1.1
*^
:_
Eu.
JJ
•;
iji
3
So1
oo
T
oa
1
o
oo1
>c
í
,
:
§
1
oo
1
a
1
aoI
oo•T1
;.
C
•1.t"
ED;
i
L
3
i
E
o
•r
cv
oCV
o
>
u.T
O
(O
(3r>
o
u
>.1u.
_JO.
5
a.i3
{3
L
Oí
m1
-
IA
1
m
1
Ul(S
P"i
m
U)
>.
eu.
a
t
or-
o
o
o
o
o
or-
O
o
o
>.
?•; F
am
•f
n
hf
1-
Él
3
"O-*-•oCJ
5O)-C
CJ
OJ
CJ
mcuo.
S -
.—
OJOJ
c*->ro
CLo
i OJ
r¡g
O)
oi/j
u
ro
O
uOJ
0)
M M
uj r-n viÍÜ üftu uiw w
M M-J .1
5 SM M
K E
W V\1
ER
IES
74
L
..
= =
Í.E
RIE
SÍ
SE
RIE
S"
SE
RIE
S
SE
RIE
S
• i
ZD
o ri H
g" o o
w S" w
°" °
0 ^ -
^ s s• •
i" Ho .r1 oo" -1D .
_!
O
V ?
? °
o' ?OT 0
. o
P o"
P 0
•7' 9.
au
w
H
UJ
uj rí1- —
"•
UJ-
VI
tea.
X<£
1-
|
X
0-
SX
Q-
H
S
X<
0.
H
2
X
H-
^
^
>
r-
c.
ll.
1
—a
£
¿
1
a>o
o
-
o
OD
O
^
E
tñ
o
cec
p
Ci
b
rec
^c£it-
'.
i
?,
íi
>
>
-
1
líl
1
T
•*!
~
iuo
n
K.
—
?
—
^
5"
5
i
"
fV
ri
nrí
r-
rí
r-'t
n"
._
.5
v
F
-j>
2
UU
1r)
£
rí
„
c*
es(-1
(N
O
T.
-T
^
7-1
Fanii
X
s
c
J
o
fí
s,•Xo>
u
o
r?
r-s
fí
O
o
cvo
c
o
u.
•>*
X>
¡
Oo
3
**Jo
"
3
Q
O
o
io
o
^_
cu.
'
X
o
V
£
3
a
¿
í.
j
O
E
-
o
-
"
'
u-)
>
X
S
Ou
1
1c
ñ "_ tt
c _c
3 3
= 3
-
'
o
o
o
>
}:
i
>
o
o
>
5
•ítzou
T
:
g.
Sc
2:
So
,
o
?
«.
oI
onM
C
«3noI
T
o
3
_J
>
•í•csou>
n
:
j.
?,;.
~r
i
^«ao
>d
E
co
c1
o•jI
I
Ul
1
oC
T
o•c1
UJ1
o1
>
"E
•-i!
Ú)
>
i.
'5
oo
C"
tI
1
Ul
oo
7
c
UT1
B
!
^Elu
i
5
D
••
i;j.c
LTD
E.
^
o.
cco
5
S
.
X
S
uu
r~
K
^
r
ou
c
X
o
o
'5
.- ¿o £; " 2. o C
§ 111D » S "Zc 2 3 o
a -a . - r>
a ° «í r-0 o- C "a
"S ¿ « 51 pli p!" S c s
^ O t^- í
I i|II -S =S I 2 a
3 ? í 5> .- •" 10S. Z ^ «
'£ Sil2 ía & ^0. — " £
; 3H3 1 1 o
X* j? < « "< * - 3 .0
-* > ? a í»- in 1 ^ ó0 < - o ;sS ur- 6 S
" ° í S í?
2 ,, "ñ
l is í&o g < £ ^r -5 í- 3 "
o — * i ar. -i JT^S [-
TEXAS I M S T R U M É N T SINf f / K I ' O I C A ] 1. fj
POST oTIcc aox solí DALLAS. TEXAí 73131
1272 (
ül
z oí í gS u- í =í, > " S ;
GATES AND 1IMVER7ERS WITH TQTEM-POLE GUTPUTS
oLOOJ
I!
H
>•LO
1!
O
•*-••
0
M
tu*-<Uratuuo.Hleo
-*-•._
l/J
•i 1ilígl I"1 1
2 "£>ix j;
;? 5E a~ I
7 -i "s
sil£• £ üc
J 3
tu °~
y.
£
o.
£
g
2
X
S
í
~
*
- Vi
>- 2H Q
OU
O-
1"
m
íí
"
in
(O
rv
-
*
ce
IS
"
ooi
te
u."D.tn"
.JU
o
o"
otv
p oo
o
13
o
•-•)
D
1.1¿
o
o
a
no
Cr
c;ri
o
a
0
n
tí
2
¿
oro
7
a:
wTinTI
• i
tT
S ¿?
o cSí £3
s
n
1
oto
M
S
^
q
rí
i
(E
u."P.oin
'_,o -
—^
„
o
R
Cl
,..,
rv
M)
O
r.
i
51
„
r-4
Í
iiTo"'_,u '
S. ?vi iñr1 r-
o - i ?3 \\r. ~s.
? áü: "
^
.-M
~^
e
u."
-i
¿r
i/i
^
5
-
S
7
£
u."
^
"í
tv
o
^
r*
o
U1
(3-
LT)
0=: 13
-J
^S «
"ú
—
»S
— •jU
CN
_Jc
u.'
10
_Jo
nn
o
^ .T u11 a >
-"f *> *< S
i_o
7 IE 5JÍo - •.y i
3t-
1•*^ 5-§ 3
I «u -5
_y sBH
U)a.>1-
CL
h-
X•í2
o.>t-
X<^
IX>
•rv r< IN CN tv
r< n u> — ur- rt u -
*~
N W O) W M
CO (N O 1 (M
—
i 13 n es —
S Y o o '6o — f" «
T v -<r -r n"
o co o o O«í lí) fj M «-
o o irt r) in
co o « ÍT (ai w r¡ ro *r~ p*
«
o 10 líi m m•' *" f-T c>í
-
S 2 o o ao — <N n
"^fj
ri rl S rí F3 Ko o" o c 6 o
S o n tv — .—5 LT O .1 Hl
rj rí " — " o o
to T r« ss ei s>— r- ea w c« ;»-> — o cí o a
co r¡ o -í n t^o --' o o" n cf
O
*í to ri rJ — —•» o n r< - _ —
o ori n_j j
p y c> o 3 2o o -- r- V -.H r* r* J 5 .'i
O O O O "*•
-
TÍ w q rj —<• (ó rí rí «*
^ l¿> W tS tO
" r." — (5 o
o — o a ^
g ^ D C 0
-J Ij -J -J _J
m m ui LI in w
ri n" ri ri «r v
J i r- co o o
p o 1/1 O in in
a r tv EO in 10- "I T-
o ift in in r> n
ri2 -r a o o nliJ W V5 [/] tO L1
1272 . 1272
TEXAS INSTRUMENTSt Olí J'OIt -\ L l>
87
P G S m V E - W A W D GATES AND INVERTERSWSTH O P E K - C Ü L L E C T Q R 013TPUTS
ao
"O
2
C/5 W
uí r-H ÍOUl Uí
KT R:UJ UJ
M M" «ui r-i'j rjre rel'í Ulc/i- w
J „•
M VIib UI
[C IZUl lü
ic 2:ir 5co !/?UI ÜI
ce ~¿Ul UJ
»- r~1.* f*-M enuj uice ceIU UJÍ.1 U)
-J .J
< 1lí. U.
in r»
CNCN
fí í"Di^ S
M
n CN0 trt-J — 1
r-^ ino o&i to
ri_j" ;
O_J
tN
5 ?S: i»ox
N" T*
O - T" . í
P 10o
X
?O&
•z.
X
>Ului
líí
Ul
Ul
5Io""
SX
o^2:SXr*
C
2SXíi;Í5p.
2
i
•-1
«Í
lí!
ui
Ul
Ul
*"lT.L.1
líí
-T"
Ul
ui
o
ITÍ
"
1
U-
10
CÑ
aiir.
Ulr^
u-í
"'Ul
ir
-?Ul
S
Ul
in
5
ui
U)
lííT*UlCN
iri
Ul
Ul
-<?
,__
"cti.
r-
ou
^*
o
"o
"o.
^ .ú
>Ului
Ului
•_-)o
c:
10ui
,O
•aCl
"5
3a
•¿
¿.H1n:
E
o
*
CN
^
U3™
>.
1LL
Ul1
QCN
a,
u;ri
q
o
"rj
ui
UlUl
uiCN
Ul1
U)CN
inUl
1
oí
Ul
Ul
Ulrv
in10
1u.
!-
_o
5
u
^3
•s1u-J
I
1•ÍUl
0r^
i0
o
c
or"
o
o
o
or-
o
.
'iul
t~-
H
3
aE"
•CJ
ere
5.O
levc vc
i
. £
3 í
,33 TEXAS. I N S T R U M E N T Sl.st O I U ' O U A I L I)
PGSiTIVE-WAKD GATES AMD IMVERTERSWITH Q P E W - C f t L L E C T G n OIJTFÜTS
!\ u »
I e y 2 ;;1 - ¡n ti o
lujjsi
2 « ÍN =
Utn 3o ow z:
~ u
•5 "< L, U
t||
•^ § *
< 5
< |
¿6
"co1-
15
< 3J ^
u 6
o
LJa.
t-
í
ia
X
5
c.
es r* e-i w n
CM c~J c*i ID —CM es e-) ¿ •-
es o4 ec CT to
ca cO rs to rr
T -r to n (M
~ r? líí CM CMo ti o — ÍN
5 s. 5
o to o
ID o eo
O ID in
•
eo o v;«5 ^ ri
o o CMX X X
tv o;O C
c í rí
O (2
ca ico o
o cí
o o-J _:
¿ 3 s S
v -r q : es•í- *r ¿ CM'
T - O ÍMN CN ri ^
; O T eo-~ •— CM O
O3 CC ÍS TI-0 O — O
— n -i nc o o r.
CM es esn' c-i n
to -r «
0 0 C(•J C"- —
rs co dn ci o
o m ei
n tn esO O flW W W
u0
NH
<
*~L^*tn
IIOJO
ÍTO
*£jíl
'•—oroes
oen.£.Cu
>
1 1*** 5>. 0
•E ! 1-J c -••X .2 5
*" Cl ¿
o •&,
' £ £
w £E ~
>. 0
J 1 |-J -9 "=-.S1 ^ •?
ti "o 5IÍI °
~"
-S.
scEQEOUHwUíH
11!n.
H
X<5
5~t-
^2
X<?
c.
H
—•
in
=s
^
L.')
"
C
u
1
c.
p"
p
£
0
§
o*3
A
ÜJ3. *_ '3 -
J C
r *
_J
L1
-JJ
inp
íí
so
i^
ino
_j
L.
3 .
3J
CMIN
fN
EN
«í
^
O*~
.J
-•
O
n3
=U."Q.
rs*
"
CM
?
iíío
^-
5
ei
c:
13O
^iíJ_J
u."aoífl
r
U
o
^o_J
tt-tM
2
n
^•~
~
.u_J
CC
u."c.ir.r-
1,
0
n" CMO CMtn in_i _j
•- Uí0 0
-J _i
***
¿í^
___
"í
•T"
ÍM
~o
u-J
lJ2.
U1
—a
CJ
CsfNir11?f<rf
f-
1T) ¡
r¡¡
|
-io
3
J
U."
—ot.*>'u
'
TEXAS INSTRUMENTS 89