Diseño con CI SSI

Diseño con CI SSI

Sumario: Representación de funciones lógicas (cont.)

Simplificación de funciones lógicas.

Circuitos Integrados SSI

Diseño de circuitos combinacionales con SSI

Bibliografía. Digital Design, Principles and Practices, J. F. Wakerly4ta edición, 2006Páginas 196 a 222Problemas 4.7 a 4.10 / 4.14 a 4.19 / 4.36 a 4.64

Objetivos

•Conocer las representaciones básicas de una función lógica.

• Saber utilizar el método de los mapas de Karnaugh para simplificar funciones.

• Saber diseñar circuitos combinacionales con elementos de nivel de integración bajo (SSI).

•Saber dibujar el circuito correspondiente de una función lógica

Conferencia # 2:

Diseño con CI SSI

Representación de funciones lógicas

Ejemplo 1Dada la figura obtenga:• El circuito lógico combinacional (CLC)

que de salida 1 cuando detecte se opriman simultáneamente más de una tecla.

• Nota: La corriente en cada entradas del circuito digital es ≤ 1 µA (Ii ≤ 1µA)

Recordando


Lógica positivaUno = valores de voltaje más positivo

VH ≥ 4.953 V

Ejemplo1


Ejemplo

1¿El circuito digital de que tipo es: secuencial o combinacional? Explique.

¿Cuál es función lógica que debe realizar el CLC ?

¿Cómo podemos representar esta función lógica?


Tabla de la Verdad.

EntradasEntradas SalidaSalida

aa bb cc SS

00 00 00 11

00 00 11 11

00 11 00 11

00 11 11 00

11 00 00 11

11 00 11 00

11 11 00 00

11 11 11 00

Ejemplo 1

ab

cS

Entradas

Salida

¿Cuántas entradas?¿Cuántas combinaciones?¿Cuál es el último número representable?


Ejemplo

1¿A partir de la Tabla de la Verdad como sabemos llegar a la representación circuital?

S = f(a, b, c) = /a /b /c + /a /b c + /a b /c + a /b /c



aa bb cc SS

00 00 00 11

00 00 11 11

00 11 00 11

00 11 11 00

11 00 00 11

11 00 11 00

11 11 00 00

11 11 11 00

Se utilizan los 1 de las salidaspara formar los términos productos

Suma de productos



aa bb cc SS

00 00 00 11

00 00 11 11

00 11 00 11

00 11 11 00

11 00 00 11

11 00 11 00

11 11 00 00

11 11 11 00

S = f(a, b, c) = (a + /b + /c) (/a + b + /c) (/a + /b + c) (/a + /b + /c)

Se utilizan los 0 de las salidaspara formar los términos sumas

Producto de sumas


OTRA forma de representar una función lógica es la

Notación simplificada

fila EntradaEntradass

SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00

Para cada término de la forma canónica se

determina su equivalente decimal:

S = f(a,b,c) = m (0, 1, 2, 4)

Notación simplificada:




SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00

0 0 0 0 0 1 0 1 0 1 0 00 1 2 4

Ejemplo1


Para cada término de la forma canónica se

determina su equivalente decimal:

Notación simplificada:


SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00

0 1 1 1 0 1 1 1 0 1 1 13 5 6 7

S = f(a,b,c) = (a+/b+/c) (/a+b+/c) (/a+/b+c) (/a+/b+/c)

S = f(a,b,c) = m (3, 5, 6, 7)

Ejemplo1

Este método fue desarrollado por el ingeniero

norteamericano Edward W. Veitch en 1952 y

perfeccionado por Maurice Karnaugh en ese

mismo año.

Método gráfico mapas de Veitch - Karnaugh


Método gráfico de los mapas de Karnaugh (2 variables):

0

1

0 1

A

BTV MK


Representación con Mapas de Karnaugh (2 variables):

0

0 1

1

ab

0 0

1aa bb SS

00 00 11

00 11 11

11 00 00

11 11 00

1



1

1011

bca 0100

1

0 1 10

1 0 00


SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00

Representación con MK3 variables Ejemplo 1

10

abcd

00

01

00

01

11

11 10

Mapas de Karnaugh (4 variables):


Mapas de Karnaugh (5 variables):

10

11

01

00

1011010010110100bc

de dea = 0 a = 1


Simplificación de funciones lógicas

Para obtener el circuito más barato, se

necesita que la función lógica a

implementar sea la más simple

posible.

Simplificación: proceso que conduce a

reducir el número de literales y términos de

una función lógica.


Manipulación algebraica

Método gráficos de los mapas de Karnaough

Algoritmos matemáticos

Formas de simplificación


ab

cS

Simplifiquemos la función lógica del ejemplo 1 usando el método gráfico de los MK.

Simplificación


SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00



SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00


S = f(a,b,c) = m (0, 1, 2, 4)

Ejemplo1

1

1011

bca 0100

1

0 1 10

1 0 00



SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00

Representación con MKEjemplo1

1

1011

bc

a 0100

1

0 1 10

1 0 00


Método de los MK:

• Hacer grupos de “0” ó de “1” perteneciente a celdas adyacentes.

• Escribir la expresión simplificada de la función lógica.

Celdas adyacentes: celdas de mapa de Karnaugh las cualessolo se diferencian por el valor de una variable de entrada


¿Cómo agrupar? 1.El número de celdas en un grupo debe ser

potencia de 2 (1,2,4,8,16,…).2.No todas las celdas del grupo tienen que ser

adyacentes entre si.3.En un grupo formado por 2N celdas, cada celda

debe ser adyacente a otras N celdas de ese mismo grupo.

4.Cada celda con “1” (o “0”) debe ser seleccionada al menos una vez para formar un grupo y tantas veces como se necesite.

5.Cada grupo debe ser el mayor posible para lograr el resultado más simple.

Método de los MK


Método de los MK:

Si se agrupan los “1”de la salida

La expresión simplificada es del tiposuma de productos con un mínimode términos

Si se agrupan los “0”de la salida

La expresión simplificada es del tipoproducto de sumas con un mínimode términos

Objetivos:• máximo tamaño de los grupos • mínimo número de grupos.

• Hacer grupos de “0” ó de “1” perteneciente a celdas adyacentes.

• Escribir la expresión simplificada de la función lógica.

1

1011

bca 0100

1

0 1 10

1 0 00

1 1

S = /a /c + /a /b + /b /c



SalidaSalida

aa bb cc SS

0 00 00 00 11

1 00 00 11 11

2 00 11 00 11

3 00 11 11 00

4 11 00 00 11

5 11 00 11 00

6 11 11 00 00

7 11 11 11 00

Ejemplo1

S = /a /c + /a /b + /b /c

S = /a /b /c + /a /b c + /a b /c + a /b /c


Ejemplo1Suma canónica de productos

Función simplificada

S = f(a,b,c) = m (0, 1, 2, 4)

Notación simplificada

S = f(a, b, c) = /a /c + /a /b + /b /c


Representación circuital

Ejemplo1

Circuitos Integrados SSI (Small Scale Integration)

Circuitos Integrados SSI:

Son los circuitos integrados de más bajo nivel de integración.

Típicamente contienen las compuertas lógicas fundamentales o biestables.

Pueden contener desde 1 a 20 compuertas.


Los C.I. SSI utilizan preferentemente el 14DIP300


Familia TTL

GND

VCC

74xxx00

CI de compuertas NAND de dos entradas

LT Pág 13 otros CI


Compuertascomerciales

74 x x x n n n

nnn


Las compuertas NAND y NOR se les da

el nombre de compuertas universales

ya que con ellas se pueden implementar

cualquier otra función fundamental.Demuestre la afirmación

Para garantizar utilizar la menor cantidad de

circuitos integrados posible se debe

diseñar con compuertas universales

(NAND o NOR).


3 Circuitos Integrados

Implementación con CI SSI el Ejemplo 1S = f(a, b, c) = /a /c + /a /b + /b /c


S = f(a, b, c) = /a /c + /a /b + /b /cEjemplo1



NAND NAND



NAND

NAND


2 Circuitos Integrados



Tener presente 1. Generalmente las estructuras NAND-NAND y NOR-NOR permiten diseñar funciones lógicas con un # mínimo de circuitos integrados.

2. La estructura NAND-NAND permite implementar de forma eficiente funciones lógicas expresadas como suma de productos.

3. La estructura NOR-NOR permite implementar de forma eficiente funciones lógicas expresadas como producto de sumas.

Implemente con una estructura NAND-NAND la siguiente función lógicaS = f(a, b, c) = c + /a b + /b c

Diseño de circuitos combinacionales con CI SSI

¿Qué es diseñar

(electrónica)?

REQUERIMIENTOSSolución y

selección de las

componentes.


Criterios de diseño:

• Obtener el circuito más barato (más simple).

• Obtener el circuito más rápido.

• Obtener el circuito que disipe la menor

potencia posible.

• Obtener un circuito sin valores

transitorios no deseados (azares, glitches).


1. Entender el problema que es el objeto del diseño.

2. Tener claro los REQUERIMIENTOS que se imponen.

3. Definir las especificaciones no planteadas.

4. Obtener la tabla de la verdad a partir de las especificaciones de la problemática a resolver.

5. Aplicar el método de los mapas de Karnaugh y obtener las expresiones algebraicas simplificadas suma de productos y producto de sumas.

6. Representar el esquema eléctrico del circuito con compuertas, usando la menor cantidad de circuitos integrados digitales SSI.

PASOS para realizar el diseño.

Diseño de circuitos combinacionales con CI SSIEjemplo # 2

En un sistema con tres teclas, diseñe

con el menor número de circuitos

integrados posibles un circuito lógico

combinacional (CLC) que detecte

cuando se oprima simultáneamente

más de una tecla.• Nota:

La corriente en cada entradas del circuito digital es ≤ 1 µA (Ii ≤ 1µA)


ab

cS

Entradas

Salida

Requerimientos

Ejemplo 2En un sistema con tres teclas, diseñe con el menor

número de circuitos integrados posibles un circuito lógico combinacional (CLC) que detecte cuando se oprima simultáneamente más de una tecla.


Especificaciones no definidas

• La conexión de la teclas.

• El valor de la salida (S) cuando se detecta más de una tecla activa.

Si el problema a resolver no tiene

especificadas todas las condiciones en las

entradas y las salidas, el diseñador impone

estas especificaciones.


Tecla = OFF V1 ≈ 5 VTecla = ON V1 ≈ 0 V


Opciones de Conexión de las Teclas




Opciones de Conexión de las Teclas

Solución Ejemplo 1


Especificaciones hechas por el diseñador

Las entradas (a, b, c) activas en cero.

La salida (S) activa en uno.

EJEMPLO 1

Conclusiones

Para realizar el diseño de un circuito combinacional

con compuertas es necesario:

• Saber simplificar (saber utilizar el método de

los Mapas de Karnaugh).

• Conocer los CI de compuertas que se fabrican.

• Saber realizar la representación circuital

utilizando compuertas Universales.

Diseño con CI SSI

Documents

Transcript of Diseño con CI SSI