Microelectrónica (ME)LEEC (opção)

Lic. Engª. AeroEspacial (Aviónica)

Microelectrónica (ME)LEEC (opção)

Lic. Engª. AeroEspacial (Aviónica)

Corpo docente:– João Paulo Teixeira (jct@inesc-id.pt)

2005/062005/06

https://fenix.ist.utl.pt/publico/viewSiteExecutionCourse.do?method=firstPage&objectCode=45039

From http://www.amd.com

Da Electrónica às Nanotecnologias

Objectivo

Análise e Projecto deSistemas ElectrónicosIntegrados

ênfase em:- VLSI (CMOS)- ambiente, metodologias e ferramentas de CAD- compromissos técnicos- económicos do projecto

Ambiente deDesenvolvimento

de um Producto

Lei de Moore

Durante os últimos 40 anos:

– 25% redução / ano do custo por função– 15% (média) crescimento / ano do mercado de

semicondutores

Possível devido a:• Decrescimento exponencial da mínima dimensão

padronizável na fabricação de CIs, o que levou a duplicar o número de transistores cada 1.5 anos

Mercado

Inovação em Si

3 screens: PC, TV, Cellular Phone3 screens: PC, TV, Cellular Phone

Factores de Valorização

Ciclos de Vida

Time-to-Volume

ITRS: Process and Structure

ITRSITRS International Technology Roadmap for Semiconductorshttp://public.itrs.net/

ITWGsITWGs International Technology Working Groups

Technology Working Groups in 5 geographic regions:EuropeJapanKoreaTaiwanUSA

TWGsTWGs

2001: 839 experts volunteered

their services in 12 ITWGs

2001: 839 experts volunteered

their services in 12 ITWGs

ITRS: International Technology Roadmap for SemiconductorsITRS: International Technology Roadmap for Semiconductors

Tendências: Roteiro ITRS

300 mm wafers,90 nm technology,60 M transistor uP,3 GHz - 50 W chips,Few hundred pins

Complexidade

Custos de Desenvolvimento: NRE

NRE: Non-Recurring Engineering (costs)

NRE: Non-Recurring Engineering (costs)

Empresas de EDA / CAD

Top EDA Companies(Ranked by 2001 CY Worldwide EDA Sales, US$ Millions)Staff -- Electronic News, 3/4/2002)

1. Cadence Design Systems $1,430.4 2. Synopsys 1 $ 698.7 3. Mentor Graphics $ 600.4 4. Avant! $ 398.7 5. Zuken $ 135.0 6. Innoveda $ 91.4 7. IKOS Systems $ 53.4 8. Ansoft $ 51.8 9. Synplicity $ 49.2 10. Verisity Design 2 $ 38.7

Source: Cahners Research1) Calendar year EDA sales are Cahners Research estimates.2) Verisity Design became a public company on March 21, 2001.

Empresas de Semicondutores

© Etienne Sicard, http://www.microwind.org/

Empresas de Semicondutores /Electrónica a operar em Portugal

© Etienne Sicard, http://www.microwind.org/

Infineon (Vila do Conde)SiemensChipIdea Microelectronics, SAIntegrationAcacia SemiconductorsTecmicALCATEL Portugal, SA DELPHI Automotive Systems PortugalFUJITSU ELOTÉCNICO Telecomunicações, SA PIONEER Technology Portugal , SA VISTEON Portuguesa, LtdEPCOS – Peças e Componentes Electrónicos, Lda EfacecEIDINOV, CoreWorks, BithiumDeimos Engenharia Lda.LusoSpace, LdaActive Space Technologies, Lda , etc...

· como realizar o projecto (técnico)

· como viabilizar o projecto (tecnico-económico)

· como planear o projecto– processos de realização do projecto– processos de gestão do projecto

· como ‘vender’ o projecto– apresentação– documentação– manutenção e ‘up-grade’

Projecto de Sistemas Integrados

Restrições ao Projecto

- requisitos do utilizador– Funcionalidade– desempenho– custo

- qualidade- fiabilidade- ‘time-to-market’- volume de produção- normalização- reg. de segurança- tecnologia- documentação- ...

Especificaçãodo

Projecto

CI (Chip)

Porta Lógica

Eléctrico

VoutVin VoutVin

Módulo (RTL)+

Físico

n+S D

n+

G

Níveis de Abstracção do Projecto

• experiência profissional anterior• perfil pessoal do candidato:

• facilidade de expressão e de comunicação• facilidade de trabalho em equipa• domínio de línguas (inglês, …)• capacidade de trabalho, dinamismo• mobilidade• domínio de ferramentas de software• vontade de aprender• conhecimento de mercado• motivado a trabalhar por objectivos• concreto, rigoroso, organizado,• responsável, autónomo, • espírito de síntese, senso de serviço,• gosto por contactos, negociador• licenciatura

Mercado de Emprego: Critérios de Selecção

Soft skillsSoft skills

Da Wafer ao Die

© CEITEC, RGS, 2001

IC Test

SoC (System on a chip) embedded cores

Cores: Blocos reutilizáveis pre-projectados e pre-verificados.

– Processadores– DSPs– Interfaces– Multimedia– Networking– …

SRAM

ROM

ReusedLogicDesign

UDLUDL

DRAMDRAMDSPDSP

ATMATMJPEGJPEG

Core-Based SoCCore-Based SoC

IP Cores: Blocos de PropriedadeIntelectual reutilizáveisSIP market

Pacemaker – Alcatel 2μ A/D CMOS technology

© EuroPractice, 2001

I / O Pads

1. Projecto Físico de Sistemas Integrados MonolíticosContexto: no Universo da Lei de Moore, NPD. Roteiro ITRS, ASIC e FPGA

1.1 Fluxo de Projecto. SoC, IP Core. EDA1,2 Tecnologias de Fabricação (CMOS, Bipolar e BiCMOS)1.3 Sequência de Fabricação CMOS N-Well

Fabricação, Isolamento e Interligação de ComponentesRegras de Desenho Geométrico (DRC)LVS: Implantação e Secção TransversalModelação e Simulação de Circuitos em Tecnologias MOSRequisitos do Projecto: complexidade, desempenho, potência, qualidadeParâmetros de Optimização do Projecto FísicoProcessos de Fabricação: Litografia, Implantação Iónica, etc

Programa (I)

Programa (II)

2. Projecto de CIs Digitais, Analógicos e Mistos

3. Teste de Sistemas DigitaisNecessidade do TesteFases: Planeamento, Preparação e AplicaçãoObjectivos e TRP (Test Resource Partitioning)Defeitos e Faltas. Modelação e Simulação de Faltas (FS)Técnicas de Geração de Vectores: Algébricas e AlgorítmicasTécnicas de Detecção em Corrente e em AtrasoProjecto tendo em vista a Testabilidade (DfT)Técnicas de DfT. Varrimento (Scan). Auto-teste (BIST)

Programa (III)

4. Compromissos Técnico-EconómicosQualidade: do Processo, do Teste e do Produto. Métricas de QualidadeRendimento de Produção (Yield): ModelosTeste ao Nível do Cristal (Waferprobe) e Teste FinalCustos de produção. EncapsulamentoCustos Fixos (NRE) e VariáveisEstilos de Layout. Escolha de Tecnologia

5. Temas TransversaisCompatibilidade Electromagnética (EMC)Sistemas Integrados em Ambiente de Radiação. SEU.Projecto Tolerante a Falhas

1. R.L. Geiger, P.E. Allen, N.R. Strader, "VLSI Design Techniques for Analog and Digital Circuits'', McGrawHill, 1990.

2. Jan M. Rabaey, “Digital Integrated Circuits: a Design Perspective”, Prentice Hall, 1996 (2nd. Edition, 2002)http://bwrc.eecs.berkeley.edu/IcBook/

3. Michael L. Bushnell, Vishwani D. Agrawal, “Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits”, Kluwer Academic Publishers, 2000.http://www.ece.wisc.edu/~va/COURSE/lectures.html

4. M.B. Santos, F.M. Gonçalves, J.P. Teixeira, ME: – Colectânea de Transparências,– Guias de Trabalhos de Laboratório e– Colectânea de Problemas, IST, 2005.

5. Etienne Sicard, MicroWind, DSCH, www.microwind.org .

Bibliografia

1. Avaliação contínua e Exame final2. Frequência do Laboratório da disciplina:

obrigatória, mínimo de 10 aulas3. Avaliação contínua: 3 Trabalhos Lab. +

um Projecto de um circuito integrado (pouco complexo)4. Resolução de problemas: em aulas Teóricas e Práticas 5. Trabalhos e Projecto: Relatório;

o Projecto poderá ser concluido com uma discussão oral

6. Classificação: 3 Trabalhos, 30%, Projecto, 20 % e Exame escrito, 50 % da classificação final (nota do exame maior ou igual a 8.0)

7. Melhoria: só exame final

Avaliação