ESTUDIO Y DESARROLLO DE UN MÓDULO DE REGULACI~N DE VOLTAJE … Arturo Sanch… · Dentro de la...

S.E.P. S.E.I.T. D.G.I.T.

CENTRO NACIONAL DE INVESTIGACI~N Y DESARROLLO TECNOL~GICO

cenídet

ESTUDIO Y DESARROLLO DE UN MÓDULO DE REGULACI~N DE VOLTAJE MULTIFASE

T E S I S

PARA OBTENER EL GRADO DE:

M A E S T R O E N C I E N C I A S EN INGENlERíA ELECTRÓNICA

P R E S E N T A :

ARTURO CÁNCHEZ HERNÁNDEZ

IiI 0 4 - 0 0 7 9 M.C. HORACIO VISAlRO CRUZ

CUERNAVACA, MORELOS FEBRERO DE 2004

cen jdet Centro Nacional de Investigaci6n y Desarrollo Tecnol6gico -Sistema Nacional de Institutos Tecnológicos

ANEXO No.11 M10

ACEPTACI~N DEL DOCUMENTO DE TESIS

Cuemavaca, Mor., a 22 de enero del 2004

C. Dr. Enrique Quintero-Mármol Márquez Jefe del departamento de Electrónica Presente.

At’n C. Dr. Gerard0 V. Guerrero Ramirez Presidente de la Academia de Electrónica

Nos es grato comunicarle, que conforme a los lineamientos para la obtención del grado de Maestro en Ciencias de este Centro, y después de haber sometido a revisión académica la tesis titulada: “Estudio y Desarrollo de un Módulo de Regulación de Voltaje Multifase”, realizada por el C. Arturo Sánchez Hemández, y dirigida por el Dr. Jaime E. Arau Roffiel y el M.C. Horacio Visairo Cniz, y habiendo realizado las correcciones que le fueron indicadas, acordamos ACEPTAR el documento final de tesis, así mismo le solicitamos tenga a bien extender el correspondiente oficio de autorización de impresión.

S. E. P. CENTRO NACIONAL

I h DE INVESTIGACION wY&&&ugo Calleja Gjumlich

Nombre y firma Revisor

Nombre y f m a Revisor

No@ y fir& Revisor

C.C.P. Subdirección Académica Departamento de Servicios Escolares Directores de tesis

12 Rap- -lm. Redamnto y P&milemos *Sad&mlCD*dmlnleliN*Oa d e l a pmgnmaSadM&ssn SI- dd CENlDEl

J m s , por todas sus 6endtciones y por iluminar mi camino áúz a &a.

A mis padres: cüanieCSánchezy Amadi N d d e z , por su amor eqwesaáo en muchas maneras, por su confianza, por sus siempre

acertados consejos y por Ia educación y cariño que he reci6do en nuestra familta.

J mis hennanos: CahA0ert0, DanáeCyAna W n a , con quienes he compand0 inoCvda6íé.s momentos dé mi vda, porsu apoyo y

su ánimo en todo momento.

J mi a6ueCita Deb, por su cariño, sus 6enduiones y por ser e lp ibr dé esa familia dé íü cualme

siento muy orgulhso.

AGRADECIMIENTOS

AI Dr. Jaime E. Arau Roffiel, por su consejos y orientación para la realización de este trabajo de investigación.

AI M.C. Horacio Visairo Cruz, por su invaluable apoyo en el desarrollo de esta tesis, por su tiempo, su dedicación y por su amistad.

AI comité de revisión: Dr. Mario Ponce Silva, Dr. Carlos Aguilar Castillo y Dr. Jorge Hugo Calleja Gjumlich, por los comentarios y sugerencias expresadas hacia este trabajo que contribuyeron a enriquecerlo.

A mis profesores del CENIDET, por su dedicación e interés en la formación académica que recibí.

AI personal del CENIDET, por todo su apoyo recibido durante mi estancia en este centro de investigación.

A la Lic. Alejandra Vera Zanabria, por su amistad y por todas sus atenciones brindadas.

A mis amigos y compañeros de generación: Braulio Márquez, Carlos Sanabria, Edson Estrada, Edwin Sulub, Efraín Zaleta, Efrén Flores, Gabriel Tico, Jaime Fernández, Janeth Alcalá, José Cruz, Luis Arceo, Mariano López, Mario Juárez, Mauricio Angeles, Miguel Fonseca y Pablo Mendoza, por su amistad, por su apoyo y por los buenos momentos que pasamos juntos.

A mi amiga Ana María Pérez, por todas sus atenciones brindadas en el CENDET y por su siempre sincera amistad.

AI CONACYT y a la SEP, por brindarme su apoyo económico durante mis estudios.

TABLA DE CONTENIDO

RESUMEN ................................................................................................................... V

LISTA DE SÍMBOLOS Y ABREVIACIONES ................................................... VII

CAPÍTULO 1

1.1 Antecedentes ........................................................................................................... 2 1.2 Problemática asociada a los convertidores CDKD de baja tensión ................................ 4 1.3 Rectificacion Sincrona ............................................................................................. 5 1.4 Objetivo general ...................................................................................................... 7 1.5 Objetivos particulares ............................................................................................... 7 1.6 Aportaciones ........................................................................................................... 7

.. I

CAPÍTULO z

MÓDULOS DE REGULACI~N DE VOLTAJE

2.1 Módulos de Regulación de Voltaje .......................................................................... 10 2.1 . 1 VRM’s basados en el convertidor Buck síncrono ......................................... 11 2.1.2 VRM’s con topologías aisladas .................................................................. 15 Esquemas de control en los VRM’s ......................................................................... 21 Hipotesis de trabajo ............................................................................................... 25

2.2

2.3 . .

I

CAPÍTULO 3

ANÁLISIS Y DISEÑO DEL VRM PROPUESTO

3.1

3.2

3.3

3.4

3.5

3.6

3.7

3.8

3.9

Convertidor propuesto y temporización .................................................................... 30 Diseño de los inductores de salida ........................................................................... 34 Diseño de los transformadores de potencia ............................................................... 36 3.3.1 Espiras planas de PCB .............................................................................. 36 3.3.2 Tecnología Flex-Foil ................................................................................ 37 3.3.3

3.3.4

3.3.5

3.3.6

Especificaciones para el diseño de los transformadores ................................ 38 Estrategia de construcción de devanados ..................................................... 38 Obtención de los modelos en PEmag .......................................................... 40 Resultados de simulación en PEmag ........................................................... 40

3.3.7 Caracterizacion experimental ..................................................................... 42 Cálculo del capacitor de salida ................................................................................ 44

Respuesta en frecuencia .......................................................................................... 49 Diseño del lazo de compensación ............................................................... 49 Diseño del lazo de compartición de comente (current sharing) ..................... 54

. . .

. . . - Analisis en pequeña sena1 ....................................................................................... 46

3.6.1

3.6.2 Análisis de cancelación del rizo para el convertidor Medio Puente .............................. 57 Resultados de simulacion ........................................................................................ 60 Aspectos cnticos de diseño ..................................................................................... 62 3.9.1 Balance de las comentes de los inductores de salida .................................... 62 3.9.2

.. . .

Tiempos de retardo de los impulsores utilizados en el VRM ......................... 63

II

CAP~TULO 4

RESULTADOS EXPERIMENTALES

4.1 Especificaciones del prototipo desarrollado .............................................................. 66 4.2 Etapa de control ..................................................................................................... 67 4.3 Etapa de potencia ................................................................................................... 69 4.4 Eficiencia .............................................................................................................. 74 4.5 Respuesta dinámica ................................................................................................ 75 4.6 Tabla comparativa ................................................................................................. 76

. .

CAP~TULO 5

CONCLUSIONES

5.1 Conclusiones ......................................................................................................... 78 5.2 Trabajos futuros ..................................................................................................... 79 5.3 Logros obtenidos ................................................................................................... 79

REFERENCIAS ......................................................................................................... 81

APÉNDICE 1: Diagramas esquemáticos y código fuente de los arreglos lógicos programables (GAL26CVl2B) ............................................................................................................... 87

APENDICE 2: Diagrama esquemático de la tarjeta de control .......................................... 95

RESUMEN

Dentro de la nueva generación de circuitos integrados de bajo voltaje, los microprocesadores constituyen una de las aplicaciones que impone los más estrictos límites de regulación. Por lo tanto los requerimientos para las fuentes de alimentación orientadas a alimentar a estos dispositivos son cada vez más críticos. Los convertidores dedicados a proveer altas comentes a bajos voltajes de salida con una rápida respuesta dinámica se conocen como Módulos de Regulación de Voltaje.

La única forma de mantener la eficiencia alta en estas fuentes de alimentación es mediante el uso de la Rectificación Síncrona, la cual implica la sustitución de los diodos convencionales por dispositivos controlados de menor caída de tensión, conocidos como Rectificadores Síncronos (RS’s). Los dispositivos más convenientes en aplicaciones de Rectificación Síncrona son los MOSFET’s debido a su baja resistencia de encendido además de poder operar a altas frecuencias de conmutación. Existen dos formas mediante las cuales podemos manejar la compuerta del RS: mediante excitación externa o mediante autoexcitación.

Los VRM’s convencionales se han basado en la topología Buck con Rectificación Síncrona. Sin embargo, debido a las limitaciones que presenta esta topología en cuanto a respuesta dinámica y eficiencia, se ha optado por el uso de VRM’s Multifase alimentados con un bus de entrada de 48V [ 11.

Como una solución a esta problemática, en este trabajo de investigación se propone un VRM Multifase basado en el convertidor Medio Puente simétrico con los devanados primarios conectados en serie y Rectificación Síncrona externa, con el cual es posible obtener un bajo voltaje de salida con una alta corriente y una rápida respuesta dinámica.

A continuación se exponen de manera resumida los contenidos de los capítulos de este

documento de tesis.

En el capítulo 1 se presentan los antecedentes que dan origen a la necesidad de diseñar fuentes de alimentación con baja tensión de salida. Se menciona la problemática asociada a este

tipo de convertidores CD/CD de baja tensión y se introduce el concepto de Rectificación

Síncrona tanto con excitación externa como autoexitada. Además se establece el objetivo general

V

/

y los objetivos particulares de este trabajo de investigación así como las aportaciones del mismo.

En el capítulo 2 se presenta el marco conceptual y la revisión del estado del arte de las

distintas soluciones que se encuentran reportadas en la literatura. Primeramente se define el

concepto de Módulo de Regulación de Voltaje o VRM, por sus siglas en inglés de Voltage Regulator Module, así como sus características principales para posteriormente establecer una clasificación de los mismos. Por un lado, se analizan los VRM’s basados en el convertidor Buck síncrono, y por otro lado, se analizan los VRM’s con topologías aisladas, en donde se estudian las

topologías que son adecuadas tanto para el lado del primario como para el lado del secundario.

Por último se establece una propuesta de solución mediante la cual se puedan satisfacer los

requerimientos en cuanto a respuesta dinámica, corriente de salida y eficiencia, impuestos en aplicaciones de baja tensión.

En el capítulo 3 se presenta el análisis y diseño de un VRM de tres fases con los

devanados primarios conectados en serie y Rectificación Síncrona externa, alimentado desde 48V

y con una tensión de salida de 1.5V con 60A. En este capítulo se cubren los aspectos de

temporización así como el diseño de los transformadores e inductores de salida y el cálculo del

capacitor de salida. Asimismo, se cubre el análisis en pequeña señal del VRM y su respuesta en

frecuencia, para posteriormente realizar el diseño del lazo de compensación y del lazo de compartición de corriente, current sharing. Además, se presenta el análisis de cancelación del

rizo de salida para el convertidor Medio Puente. En los resultados de simulación se destaca la importancia de la utilización del software PErnag para la obtención de los modelos de los transformadores utilizados en las simulaciones realizadas en PSPICE. Por último se describen

dos aspectos críticos de diseño para el correcto funcionamiento del VRM propuesto.

En el capítulo 4 se presentan los resultados experimentales del VRM así como una comparación entre tres VRM’s comerciales y el VRM propuesto, y por último, el capítulo 5

presenta las conclusiones derivadas de este trabajo de investigación, mencionándose algunos

trabajos futuros con la finalidad de dar seguimiento al trabajo realizado y se comentan los logros obtenidos con este trabajo de tesis.

VI

LISTA DE SÍMBOLOS Y

ABREVIACIONES

Comente directa

Capacitancia de entrada

Circuitos integrados

Rizo de comente a través de cada inductor de salida

Rizo de comente total de salida

Escalón de comente en la carga

Ciclo de trabajo

Ciclo de trabajo efectivo

Factor de cancelación de la corriente de salida

Ancho de banda del VRM

Ancho de banda crítico

Frecuencia de conmutación equivalente

Frecuencia en el inductor de salida

Frecuencia de conmutación por fase

Comente total de salida

Corriente por fase inductancia equivalente

Número de fases

Relación de vueltas de los transformadores

Eficiencia

Tajeta de circuito impreso

Pérdidas en la etapa de rectificación

Potencia de salida

i

PWM

QSW

R,

RS's

VS

VOS

Vi" VRM

VO

zvs

Modulación de ancho de pulso

Quasi Square Wave Resistencia serie equivalente del capacitor de salida

Rectificadores Síncronos

Caída de voltaje directo

Voltaje drenador-fuente

Voltaje de entrada

Módulo de Regulación de Voltaje

Voltaje de salida

Conmutación a voltaje cero

En este capítulo se presentan los antecedentes que dan origen a la necesidad de diseñar fuentes de alimentación con baja tensión de salida. Se menciona la problemática asociada a este tipo de convertidores CD/CD de baja tensión y se introduce el concepto de Rectificación Síncrona tanto con excitación externa como autoexitada. Además se establece el objetivo general y los objetivos particulares de este trabajo de investigación así como las aportaciones del mismo.

CAPiTULO 1 INTRODUCCI~N

1.1 Antecedentes

La sociedad actual basa gran parte de sus actividades en el uso de equipo electrónico, tal como el destinado al área de las telecomunicaciones o al procesamiento de datos. Todos estos equipos contienen circuitos integrados (C.I.’s) en los cuales se pretende implementar los conceptos de bajo voltaje de alimentación y bajo consumo de energía (low voltage - low power). En la figura 1.1 se hace alusión a esta tendencia tecnológica, en donde se muestra la reducción del voltaje de salida así como del tamaño de los C.I.’s [2].

Figura 1.1. Ba;o voltaje - Bajo conSumo de energía (Low voltage - Low power) en C.I. ’s [2]

Como un ejemplo de estos C.I.’s con bajo voltaje de alimentación se puede mencionar a los microprocesadores. Estos dispositivos han sufrido grandes cambios en su tecnología en los últimos años ya que las aplicaciones de procesamiento de datos exigen microprocesadores con capacidades y velocidades de operación cada vez mayores. Como consecuencia, el número de transistores que se encuentran dentro del mismo se han incrementado exponencialmente. La figura 1.2 muestra esta tendencia en los microprocesadores de Intel como resultado del incremento de su capacidad de operación [3].

1,909,099,009

100,000.000

10,000.000

1,000,090

100,000

19,000

1,099 1970- 1980 1990 2009 2919

Figura 1.2. Tendencia del incremento del número de iransisiores integrados en los microprocesadores de Intel [3]

2

Sin embargo, aunque se obtiene una mejora en el rendimiento del microprocesador con un mayor número de transistores, también se aumenta el tamaño y la disipación de potencia en el mismo [2, 41.

Para solucionar estos inconvenientes es necesario utilizar semiconductores con geometrías pequeñas (nanotecnología) como las que se muestran en la figura 1.3, mediante los cuales puede disminuirse tanto el consumo de energía como el tamaño del mismo [ 3 ] . Estas nuevas tecnologías de semiconductores requieren manejar niveles de voltaje cada vez menores.

Figura 1.3. Tendencia en la reducción de las geomefrias de semiconduciores [3].

Por otro lado, debido al incremento en el número de transistores en un microprocesador, existe un aumento exponencial en el consumo de corriente de estos dispositivos, como lo muestra la figura 1.4 [2].

Además, como consecuencia del aumento de su velocidad de operación, estos dispositivos se han convertido en cargas cada vez más dinámicas, requiriendo de su fuente de alimentación una rápida respuesta dinámica [I].

Figura 1.4. Tendencia del incremenfo de corrienfe en los microprocesadores asi como

en la reducción de su voltaje de alimentación [2].

3

CAPITULO I

De todas estas tendencias tecnológicas que se presentan en estos nuevos C.I.'s, surge la necesidad de diseñar convertidores CD/CD con las siguientes características:

Bajo voltaje de salida Alta comente de salida Rápida respuesta dinámica Buena eficiencia

1.2 Problemática asociada a los convertidores CD/CD de baja tensión

Una de las problemáticas que se presenta en convertidores de baja tensión de salida es que gran parte de las pérdidas totales de potencia se presentan en la etapa de rectificación, independientemente de la topología que se esté utilizando. Por ejemplo, en la figura 1.5 se muestran los porcentajes de pérdidas en cada etapa de un convertidor con tensión de salida de 5V. Y como puede observarse, las pérdidas en la etapa de rectificación llegan a ser mayores al 50%, tanto para un convertidor PWM como para un resonante [ 5 ] .

Etap. de woificación Tmnsformodor EC"

Etap de rectificación ="-

Convertidor PWM Convertidor Resononte

Figura 1.5. Porcentaje depérdidas en un convertidor cuando V,=SV 151.

Si se calcula la eficiencia (q) de un convertidor tomando en cuenta sólo las pérdidas en la etapa de rectificación (Ps) y si se considera que se trata de una topología en la que la corriente de salida (I,J circula en todo momento por algún diodo de la etapa rectificadora (configuración Forward), entonces la eficiencia puede determinarse mediante la ecuación (1.1). En ésta se nota que la caída de voltaje directo (VS) del dispositivo utilizado para rectificar es tanto más significativa cuanto menor es el voltaje del convertidor.

4

CAPíTULO 1 INTRODUCCI~N

Como se muestra en la figura 1.6, la cual describe el comportamiento de la ecuación (1 .l), a medida que la tensión de salida de un convertidor decrece, de igual manera disminuye la eficiencia del mismo.

En los convertidores CDKD de baja tensión es dificil lograr una eficiencia alta mediante el empleo de diodos tradicionales o diodos Schottky en la etapa de rectificación. Por tanto, surge la necesidad de utilizar Rectificación Síncrona para mantener la eficiencia en niveles considerablemente altos.

RNián dr d i d a M I Figura 1.6. Efecto de la disminución del voltaje de solida sobre la eficiencia de un convertidor.

1.3 Rectificación Síncrona

La Rectificación Síncrona consiste en la sustitución de los diodos convencionales por dispositivos controlados de menor caída de tensión, a los cuales se les conoce como Rectificadores Síncronos (RS's). Entre los dispositivos utilizados como Rectificadores Síncronos se encuentran los transistores bipolares (BJT) o de efecto de campo (MOSFET), mostrados en la figura 1.7.

Aunque el transistor BJT presenta baja caída de tensión en conducción, su principal limitación se debe a su baja frecuencia de operación. De ahí que no pueda emplearse convenientemente en fuentes de alimentación conmutadas, las cuales operan con frecuencias de conmutación que van desde cientos de !&z hasta el orden de los MHz [ 6 ] .

5

CAPiTULO 1 INTRODUCCION

Por otro lado, el transistor MOSFET presenta una baja resistencia de encendido y además se caracteriza por poder operar a altas frecuencias de conmutación, por lo cual se vuelve el dispositivo más conveniente en aplicaciones de Rectificación Síncrona.

Figura 1.7. Dispositivos empleados como Reciijcadores Sincronos.

Algo que es importante resaltar es el hecho de que el MOSFET deberá conducir corriente en el sentido fuente-drenaje, de modo inverso a como normalmente se utiliza. Es decir: el diodo parásito del MOSFET deberá quedar en el mismo sentido en que se encontraba originalmente el diodo rectificador convencional. En caso contrario, debido a la conducción de dicho diodo parásito, este dispositivo sería incapaz de bloquear tensión cuando no esté activado.

Si la resistencia de encendido del MOSFET es io suficientemente baja, la caída de voltaje permanece por debajo de la del diodo parásito y evita su conducción [7].

El principal riesgo que presenta un RS es el hecho de que puede conducir de manera inversa. En el mejor de los casos, la conducción inversa del Rectificador Síncrono reducirá la eficiencia; pero en el peor de los casos puede destruirlo [8].

Por otra parte, debido a que como Rectificadores Síncronos se utilizan dispositivos controlados, ahora se debe considerar la forma de excitar la compuerta de los RS's.

Existen dos formas mediante las cuales podemos manejar la compuerta del RS: mediante excitación externa o mediante autoexcitación. Ambas presentan ventajas y desventajas.

La excitación externa se caracteriza por requerir de circuitería adicional para generar las señales de excitación para los RS's. Esto implica el incremento del tamaño y costo del convertidor. Aunque su gran ventaja es que se pueden conseguir temponzaciones precisas.

6

INTRODUCCI~N CAPÍTULO 1

La autoexcitación se caracteriza por no requerir de circuitería externa debido a que las señales de excitación se toman de las formas de onda generadas en el convertidor. Su desventaja es que la temporización no es tan precisa como con excitación externa y no puede emplearse en todas las topologías.

Independientemente del modo de excitación de los RS’s, la condición más importante es que el momento de encendido y apagado de los intemptores debe corresponder al mismo en que lo harían los diodos rectificadores convencionales.

1.4 Objetivo general

Este trabajo de investigación tiene como objetivo general el estudio y desarrollo de un Módulo de Regulación de Voltaje Multifase para aplicaciones de baja tensión, en las cuales se requiere de un sistema de alimentación con baja tensión de salida, alta corriente, buena eficiencia y rápida respuesta dinámica.

1.5 Objetivos particulares

Realizar una revisión del estado del arte mediante la cual se conozcan y analicen las diferentes alternativas de solución en aplicaciones de baja tensión. Estudiar los Módulos de Regulación de Voltaje con estructuras Multifase. Estudiar los esquemas de control que se han utilizado para regular el voltaje de salida y para llevar a cabo el defasamiento entre los convertidores Multifase. Proponer una alternativa de solución mediante la cual se puedan satisfacer los requerimientos en cuanto a respuesta dinámica, comente de salida y eficiencia, impuestos en aplicaciones de baja tensión. Realizar el análisis de la solución propuesta. Validar la solución propuesta mediante simulaciones en el software OrCAD PSPICE. Validar experimentalmente la solución propuesta mediante la construcción de un prototipo de laboratorio.

1.6 Aportaciones

El trabajo está enfocado hacia la obtención de un VRM que sea capaz de proveer baja tensión de salida con alta corriente y rápida respuesta dinámica.

7

La implementación fisica del VRM se realizará utilizando técnicas de diseño no convencionales, como lo son el diseño de transformadores de potencia de bajo perfil usando tecnología Flex-Foil y el uso de componentes de montaje superficial.

Los resultados así como las conclusiones de este trabajo de investigación contribuirán en el desarrollo del área de convertidores CDKD para aplicaciones de baja tensión en CENIDET.

'.

8

................................................................................................. I

CAPÍTULO 2

MÓDULOS DE REGULACI~N DE VOLTAJE

En este capítulo se presenta el marco conceptual y la revisión del estado del arte de las distintas soluciones que se encuentran reportadas en la literatura. Primero se define el concepto de Módulo de Regulación de Voltaje o VRM, por sus siglas en inglés de Voltage Regulator Module, así como sus características principales, para posteriormente establecer una clasificación de los mismos. Por un lado, se analizan los VRM’s basados en el convertidor Buck síncrono, y por otro lado, se analizan los VRM’s con topologías aisladas, en donde se estudian las configuraciones que son adecuadas tanto para el lado del primano como para el lado del secundario. Por Último se establece una propuesta de solución mediante la cual se puedan satisfacer los requerimientos en cuanto a respuesta dinámica, comente de salida y eficiencia, impuestos en aplicaciones de baja tensión.

9

/

CAPiTULO 2 MÓDULOS DE REGULACIÓN DE VOLTAJE

2.1 Módulos de Regulación de Voltaje

Dentro de la nueva generación de circuitos integrados de bajo voltaje, los microprocesadores constituyen una de las aplicaciones que impone los más estrictos límites de regulación. Por io tanto los requerimientos para las fuentes de alimentación orientadas a estos dispositivos son cada vez más críticos. Los convertidores dedicados a proveer altas corrientes a bajos voltajes de salida con una rápida respuesta dinámica se conocen como Módulos de Regulación de Voltaje.

Actualmente, la mayoría de los convertidores usados en aplicaciones de microprocesadores emplean la topología Buck con Rectificación Síncrona, figura 2.1. Con esta topología se alcanzan buenas eficiencias cuando el voltaje de entrada es de 5V, sin embargo, presenta dos serios inconvenientes. Por un lado, al pretender mantener una regulación del voltaje de salida ante transitorios de carga, esta topología requiere incrementar el valor del capacitor de salida, lo cual implica aumentar el tamaño y costo del convertidor. Por otra parte, al pretender que el rizo de la corriente de salida sea de un valor pequeño se requiere aumentar el valor de la inductancia, lo cual ocasiona la degradación de la respuesta transitoria del convertidor [9].

Figura 2.1. Convertidor Buck síncrono,

Para superar los inconvenientes del convertidor Buck síncrono, se han empleado Módulos de Regulación de Voltaje Multifase (VRM’s Multifase), los cuales consisten en la conexión en paralelo de varios convertidores defasados entre sí.

Mediante estas estructuras con convertidores fuera de fase, los picos de corriente a través de cada fase pueden cancelarse con lo cual se consigue minimizar los rizos de comente tanto de entrada como de salida, reducir el valor de los componentes reactivos y reducir el tiempo de la respuesta transitoria.

Los VRM’s se pueden clasificar de manera general de acuerdo a la topología utilizada en:

CAPiTULO 2

. . .,.~w, .

CAP~TULO 2 MÓDULOS DE REGULACIÓN DE VOLTAJE

Por otro lado, debido a que el rizo de corriente a través de cada uno de los convertidores es grande, es posible utilizar inductores de menor valor, con lo cual se mejora la respuesta transitoria del convertidor. Además, como los inductores de salida de cada una de las fases están en paralelo, un VRM de n fases disminuye el tiempo de respuesta transitoria del circuito de salida por un factor igual a n .

Por otra parte, los convertidores que se encuentran en paralelo demandan de la capacitancia de entrada (C,,) una suma de todas las corrientes de entrada pulsantes de cada uno de ellos: dando como resultado un incremento en la frecuencia del rizo de entrada con lo cual también se tiene una disminución en el valor de Cj,.

La frecuencia de operación para un VRM ha estado tradicionalmente en el rango de los 15OkHz a 300kHz. Si se desea incrementar el valor de la frecuencia con la finalidad de lograr una disminución de los componentes reactivos y consecuentemente mejorar la respuesta transitoria del mismo, las pérdidas por conmutación de los MOSFET’s se vuelven muy significativas, lo cual implica una disminución de la eficiencia del VRM.

El VRM basado en el convertidor Buck sincrono ha utilizado diferentes técnicas para tratar de satisfacer las necesidades que imponen los circuitos integrados de bajo voltaje. Una de ellas es el VRM basado en el convertidor Buck QSW (Quasi Square Wave) [ 9 ] , la cual tiene un buen desempeño cuando el voltaje de entrada es de 5V. Las ventajas que se obtienen de esta topología con respecto a un Buck convencional son las siguientes:

Rápida respuesta transitoria sin necesidad de incrementar el número de capacitores a la salida Reducción del rizo de corriente tanto de entrada como de salida Buena eficiencia

Las ventajas de esta topología se pierden cuando el voltaje de entrada se incrementa a 12V, esto debido principalmente a que el ciclo de trabajo disminuye considerablemente ocasionando un incremento del rizo de corriente de salida [lo].

El VRM basado en el convertidor Buck con derivación central [lo], el cual se muestra en la figura 2.3, puede incrementar el ciclo de trabajo y mejorar así la eficiencia y la respuesta transitoria, pero su principal inconveniente es el hecho de que sufre de sobretiros de tensión ocasionados por la inductancia de dispersión de la bobina.

CAPITULO 2 MÓDULOS DE REGULACIÓN DE VOLTAJE

+I - T

-L Figura 2.3. VRM basado en el convertidor Buck con derivación cenlral

El VRM basado en el convertidor Buck acoplado con enclavamiento activo [ 101, el cual se muestra en la figura 2.4, permite eliminar el problema de los sobretiros, además de ser la topología que proporciona el ciclo de trabajo más grande, así como la eficiencia más alta.

I I I I I Figura 2.4. VRM basado en el convertidor Buck acoplado con enclavantiento activo.

La tabla 2.1 permite hacer una comparación de las características de los VRM's basados en el convertidor Buck anteriormente mencionados. Estas especificaciones fueron obtenidas de los circuitos de prueba utilizados para cada topología y los cuales se describen en las referencias ya mencionadas.

Tabla 2.1. Especificaciones de los Módulos de Regulación de Voltaje basados en el convertidor Buck.

Por todo lo anterior se puede concluir que el VRM basado en el convertidor Buck acoplado con enclavamiento activo es una buena opción para voltajes de entrada de 12V. Sin embargo los VRM's, como cualquier sistema electrónico, han ido sufriendo cambios en cuanto a sus especificaciones, y sin duda alguna, lo seguirán haciendo a medida que evolucione la

13

CAPiTULO 2 MÓDULOS DE REGULACIÓN DE VOLTAJE ~~

tecnología de los nuevos circuitos integrados. En la tabla 2.2 se muestran las especificaciones actuales y futuras de los VRM's [9], [1 11.

Tabla 2.2. Especificaciones actuales y futuras de V R M s

Como se muestra en la tabla 2.2, además de la tendencia de la disminución del voltaje de salida, uno de los cambios en las especificaciones que más llaman la atención es el que se presenta en el voltaje de entrada de 5V a 48V (5V, 12V, 24V y 48V). Con este cambio se obtienen diversas ventajas como se muestra en la figura 2.5, a medida que aumenta el voltaje de entrada en un VRM, la capacitancia de entrada (Gin) tiende a disminuir. De esta manera, si la capacitancia de entrada es del orden de los milifaradios para un voltaje de entrada de 5V, cuando este último se considera de un valor igual a 48V, la C,, se reduce hasta valores del orden de los microfaradios [12].

o 10 20 30

.* ?’

MÓDULOS DE R E G U L A C I ~ N DE VOLTAJE

*c. ,_

CAPiTULO 2 ~

sistema de alimentación distribuido se obtienen otras ventajas como son: modularidad, flexibilidad y redundancia. Es decir, mediante un mismo bus de entrada se pueden alimentar diferentes VRM’s, los cuales proporcionarán un voltaje de salida específico de acuerdo a su aplicación.

Figura 2.6. Sistema de alimentación distribuido con bus de enirada de 4 8 K

La tendencia actual en la industria es que para aplicaciones de equipo de cómputo, los VRM’s se alimenten con una tensión de entrada de 12V, dando lugar a que los VRM’s con tensión de entrada de 48V se establezcan como un estándar práctico para aplicaciones de estaciones de trabajo y servidores [12, 151.

Sin embargo, como se menciona en [16], se está considerando reemplazar el bus tradicional de 12V en las fuentes de alimentación de las computadoras personales por un sistema de alimentación distribuido de 48V.

2.1.2 VRM’s con topologías aisladas

Los VRM’s con tensión de entrada de 48V deben estar basados en topologías que utilicen un transformador, ya que mediante la relación de vueltas del mismo se puede ajustar el ciclo de trabajo, optimizando así:

la eficiencia, el efecto de la cancelación del rizo, y la respuesta transitoria del convertidor.

15

CAPiTULO 2 MÓDULOS DE REGULACIÓN DE VOLTAJE ~~ ~ ~

En las topologías aisladas de bajo voltaje de salida, las pérdidas por conducción en el secundario son dominantes y es el factor principal en el nivel de eficiencia del convertidor. Se han utilizado diferentes esquemas en el lado del secundario para tratar de disminuir estas pérdidas, entre ellas se encuentran:

topología con rectificador de media onda (Forward) topología con doblador de corriente topología con rectificador de onda completa

La topología con rectificador de media onda, la cual se muestra en la figura 2.7 y que es una topología Forward, se caracteriza por ser la estructura más simple. Sin embargo, es la topología que presenta las mayores pérdidas por conducción, debido a que la corriente del inductor fluye a través del Rectificador Síncrono SI durante el tiempo de encendido y a través del Rectificador Síncrono Sz durante el tiempo de apagado; por lo tanto, la comente del filtro de salida fluye en todo momento por alguno de los Rectificadores Síncronos. Por otra parte, la frecuencia del filtro de salida es igual a la frecuencia de conmutación.

En la topología doblador de corriente, mostrada en la figura 2.8, los inductores de salida trabajan a la frecuencia de conmutación y manejan la mitad de la corriente cada uno. Esta topología se caracteriza principalmente porque logra una reducción de la capacitancia de salida debido a la cancelación de los rizos de corriente de L, y L2. Una desventaja de esta topología es que su complejidad se incrementa al utilizar dos inductores en el filtro de salida.

I I I I

Figura 2.7. Topología Forward del lado del secundario.

Figura 2.8. Topología con doblador de corriente del lado del secundario.

16

CAPfTULO 2 MÓDULOS DE REGULAClÓN DE VOLTAJE

Por otra parte, la topología con rectificador de onda completa, la cual se muestra en la figura 2.9, se caracteriza porque la inductancia del filtro de salida es significativamente mas pequeña que la que se requiere en la topología Forward. Esto debido a que la frecuencia de la forma de onda de corriente en el inductor, es del doble de la frecuencia de conmutación. Además, esta configuración, al igual que la topología doblador de corriente, al manejarlas simétricamente durante el tiempo muerto, la corriente de carga es distribuida equitativamente entre los rectificadores Si y Sz. Por lo tanto, en estas topologías se reducen las pérdidas totales por conducción de los rectificadores síncronos durante el tiempo muerto.

[Iefl 1 s< s Figura 2.9. Topología con rectificadar de onda complefa del lado del secundario.

En cuanto al lado del primario, las topologías que son adecuadas para aplicaciones de alta corriente y baja tensión de salida son:

topología Push-pull topología Puente Completo (Full-Bridge) topología Medio Puente simétrico (HaYBridge)

En la figura 2.10 se pueden observar las configuraciones del lado del primario de estas topologías y en la tabla 2.3 se muestran sus características generales. La topología Push-Pull puede ser una solución atractiva para convertidores con tensión de entrada de 12V debido a sus bajos esfuerzos en comente aunque presenta la desventaja de altos esfuerzos en voltaje. La topología Puente Completo puede ser una solución atractiva para convertidores con tensión de entrada de 48V debido a sus bajos esfuerzos en tensión y en corriente; sin embargo, presenta la desventaja de necesitar un mayor número de interruptores así como impulsores aislados. La topología Medio Puente se prefiere debido a sus bajos esfuerzos en voltaje, a la menor cantidad de componentes y a su simplicidad.

17

CAPiTULO 2 MÓDULOS DE REGULACIÓN DE VOLTAJE i Y,. J a) Push pull

I I I

b) Puente Complelo

c)Medio Puente

Figura 2.10. Configuraciones del lado delprimaria.

AI respecto, en la literatura se encuentran reportadas diversas topologias que pueden ser aplicadas al lado primario de los VRM's con tensión de entrada de 48V. Entre estas topologías se encuentran:

VRM basado en el convertidor Forward con enclavamiento activo VRM basado en el convertidor Medio Puente asimétrico VRM basado en el convertidor Medio Puente simétrico VRM basado en el convertidor Push-pull VRM basado en el convertidor Forward Push-pull

Tabla 23 . Caracleristicas de las lopologías para elprimario

18


En [ l l ] y [17] se presentan algunas de estas topologías, y aunque los circuitos utilizan en el secundario el rectificador doblador de corriente cabe señalar que pueden ser implementados con el rectificador de onda completa.

El convertidor Fonvard con enclavamiento activo, mostrado en la figura 2.11, se caracteriza porque presenta grandes pérdidas por conducción en el lado del secundario. Aunque tiene la ventaja de presentar bajas pérdidas en el lado del primario debido ai encendido ZVS de los interruptores, tiene la desventaja de presentar grandes pérdidas en el núcleo del transformador debido a su baja inductancia magnetizante.

. Figura 2.11. Convertidor Fonvard con enclavamiento activo

El convertidor Medio Puente asimétrico, que se ilustra en la figura 2.12, se caracteriza porque presenta grandes pérdidas por conducción en el lado del secundario. También tiene la ventaja de presentar bajas pérdidas en el lado del primario debido ai encendido ZVS de los interruptores. Entre sus desventajas están que la corriente en los dos inductores son diferentes, complicándose así el diseño magnético integrado.

Vi" s;p7,{r?J ca - L*

3

Figura 2.12. Convertidor Medio Puenie asimétrico

El convertidor Medio Puente simétrico, el cual se muestra en la figura 2.13, se caracteriza porque cuando se apagan los interruptores del primario, el voltaje del interruptor se sujeta ai

19

:/


voltaje de entrada, esto ocasiona bajos esfuerzos en voltaje en los dispositivos. Pero la comente del devanado primario se duplica debido a que solamente se aplica la mitad del voltaje de entrada.

Vi" lT+,

CAPiTULO 2 MÓDULOS DE REGULACI~N DE VOLTAJE

conducción en el primario. Sin embargo el diseño magnético para esta topología suele ser complicado.

vln:] $tt[ I\[+..- "i

.a'

Figura 2.15. Convertidor Push-pull Forward.

2.2 Esquemas de control en los VRM's

Los VRM's, necesitan de un esquema de control para regular el voltaje de salida y para llevar a cabo el defasamiento entre los convertidores Multifase y por ende la cancelación del rizo de salida.

En la literatura se encuentran reportados diferentes esquemas de control con los cuales se pretende obtener los siguientes aspectos:

Rápida respuesta transitoria del VRM ante transitorios de carga, lo cual implica una rápida respuesta del circuito de control ante estas variaciones. Adecuada compartición de corriente, current sharing, entre cada uno de los convertidores conectados en paralelo, con lo cual se reducen los esfuerzos en corriente en los dispositivos mejorando con ello la eficiencia del convertidor.

Los esquemas de control más comúnmente utilizados en aplicaciones de VRM's son:

Control modo voltaje Control modo corriente

El control modo voltaje se caracteriza por su simplicidad y su bajo costo. Sin embargo, la distribución de corriente entre los convertidores conectados en paralelo depende de las características de sus componentes (tolerancias, tiempo de vida de los componentes y condiciones fisicas) así como del valor de la resistencia de encendido de los MOSFET's. En la figura 2.16 se

CAP~TULO 2 MÓDULOS DE REGULACIÓN DE VOLTAJE ~

muestra el control modo voltaje aplicado a un VRM basado en el convertidor Buck de dos fases

l-kXk!z Comprador 1 Comprador 2

Figura 2.16. Control modo voltaje.

El control modo corriente añade al control modo voltaje un lazo específicamente destinado para lograr un mejor current sharing entre cada uno de los convertidores conectados en paralelo.

El control modo corriente pico evita la dependencia de la resistencia de encendido de los MOSFET's para lograr un correcto current sharing. Su objetivo principal es limitar el pico de corriente máximo de cada convertidor conectado en paralelo. Sin embargo una de sus limitantes es el hecho de que el control se ve fuertemente afectado por el valor de la inductancia de cada módulo. Además de necesitar de una resistencia de sensado o un transformador de corriente para detectar el pico de corriente. En la figura 2.17 se muestra el esquema de control modo comente pico aplicado a un VRM basado en el convertidor Buck.

Además de los esquemas ya mencionados, también se han utilizado otros esquemas de control tales como:

Control por histéresis [20] Control V' [21]


Vi" VO

i I Sñol de corriente pico

Figura 2 1 7. Control modo corriente pico

El control por histéresis se caracteriza porque mantiene el voltaje de salida dentro de una banda de histéresis centrada al voltaje de referencia. En la figura 2.18 se muestra el control por histéresis aplicado a un VRM basado en el convertidor Buck de dos fases. Si el voltaje de salida excede el voltaje de referencia más la mitad de la banda de histéresis, el controlador apaga los MOSFET's superiores y enciende los inferiores, lo cual ocasiona que el voltaje disminuya. Cuando el voltaje de salida está por debajo del voltaje de referencia menos la mitad de la banda de histéresis se encienden los MOSFET's superiores y se apagan los inferiores. Los mismos cornparadores se usan para todos los módulos y el interleaving se lleva a cabo a través de la secuencia del circuito solamente.

Si LI - ; , ,

i- protección

circuito km Inicio I.CW"CiOI Fieura 2.18. Control uor histéresis.

23

CAPiTULO 2 MÓDULOS DE R E G U L A C I ~ N DE VOLTAJE

Sin embargo, el voltaje de salida se saldrá de la banda de histéresis durante un transitorio grande, y en algunas ocasiones fallará en su intento de querer volver a entrar a la banda. Esto se debe a que el circuito secuencial del control después de un transitorio grande se vuelve anormal bajo ciertas condiciones. Este problema se resuelve si se agrega un circuito reset que bloquee la salida del circuito secuencial y que se haga responsable del control cuando cualquiera de las comentes del inductor alcancen ciertos valores hasta que las comentes lleguen a ser las mismas.

Por otro lado, el control V2 se caracteriza por ofrecer una rápida respuesta transitoria, su principal desventaja es que no tiene la capacidad de current sharing y por lo tanto resulta dificil utilizar este esquema de control en los VRM's Multifase. Sin embargo, como se muestra en [21], si se le añade al control Vz el control modo comente pico, se logra un control V2 mejorado, el cual preserva su característica de rápida respuesta transitoria y buen current sharing. En la figura 2.19 se muestra el control Vz mejorado aplicado a un VRM basado en el convertidor Buck.

Comarodor PWM L-r??!

VS 1

Una vez concluida la revisión del estado del arte mediante la cual se conocieron y analizaron las diferentes alternativas de solución en aplicaciones de baja tensión, a continuación se establecerá una propuesta de solución mediante la cual se puedan satisfacer los requerimientos impuestos en este tipo de aplicaciones.

24

CAP~TULO 2 MÓDULOS DE REGULACI~N DE VOLTAJE

2.3 Hipótesis de trabajo

La problemática de obtener un VRM Multifase que sea capaz de proveer baja tensión de salida con alta corriente y rápida respuesta dinámica puede abordarse mediante el estudio de topologías aisladas alimentadas con un bus de entrada de 48V las cuales utilizan un transformador reductor. Sin embargo, estos requerimientos imponen un nuevo reto en el diseño de los VRM’s.

Como una primera aproximación de la solución propuesta, en la figura 2.20 se presenta un diagrama a bloques de un Módulo de Regulación de Voltaje Multifase basado en una topología aislada.

De las topologías aisladas que pueden ser adecuadas para la implementación del VRM y que se presentaron en el apartado anterior, se puede elegir a la topología Medio Puente simétrico, ya que ésta presenta las características de bajos esfuerzos en tensión, menor cantidad de componentes y simplicidad.

Filtro de salida @ - - ~ _ .

Figura 2.20. Diagrama a bloques del VRMMultifasepropuesto.

Por tanto, el esquema que se muestra en la figura 2.21 podría ser una buena solución. Sin embargo, dicha solución tiene el inconveniente de requerir de una gran cantidad de intemptores en el lado del primario, ya que paran fases se tendrían 2n interruptores en el primario.

No obstante, si la estructura Multifase sólo se lleva a cabo en el lado del secundario, es posible simplificar la etapa del primario. Es decir, en el lado del primario podría tenerse un solo

25


devanado acoplado a los secundarios de cada una de las n fases a través de un solo núcleo magnético, tal y como ocurre en un esquema multisalidas. Sin embargo, debido a que se tiene una relación de transformación grande (de 48V a 1.W) el hecho de emplear un solo núcleo magnético resulta voluminoso e impráctico.

En lugar de ello, así como en el secundario dos o más MOSFET's síncronos se colocan en paralelo con el propósito de reducir las pérdidas por conducción, los componentes magnéticos pueden conectarse en serie en el lado del primario y en lugar de usar grandes piezas magnéticas, los componentes magnéticos pueden ser distribuidos en varias piezas más pequeñas, las cuales pueden ser de bajo perfil con mejores características eléctricas, mecánicas y térmicas [17].

Figura 2.21. VRMMuliifasse basado en el converfidar Medio Puente siméfrico.

De esta manera, la solución que se propone en este trabajo de tesis y que se muestra en la figura 2.22, es un Módulo de Regulación de Voltaje Multifase basado en el convertidor Medio Puente simétrico con Rectificación Síncrona externa. En el esquema propuesto, los devanados secundarios son conectados en paralelo mediante la estructura Multifase, mientras que los devanados primarios son conectados en serie. La gran ventaja del esquema propuesto es que tan

CAPITULO 2 M ~ D U L O S DE REGULACI~N DE VOLTAJE

sólo se requiere de 2 interruptores en el lado del primario, independientemente del número de fases.

i'y * VL" -

SRin A

h i "

Figura 2.22. Circuito del VRM Multifasepropuesto basado en el convertidor Medio Puente simétrico con los devanados primarios conectados en serie y RecizFcación Sincrona externa.

27


28

CAPITULO 3 ~ ~ ~ .””_,_. i.. ......... ............................................................................................................................ r”-


En este capítulo se presenta el análisis y diseño de un VRM de tres fases con los devanados primarios conectados en serie y Rectificación Síncrona externa, alimentado desde 48V y con una tensión de salida de 1.5V con 60A. En este capítulo se cubren los aspectos de temporización así como el diseño de los transformadores e inductores de salida y el cálculo del capacitor de salida. Así mismo se cubre el análisis en pequeña señal del VRM y su respuesta en frecuencia, para posteriormente realizar el diseño del lazo de compensación y de1 lazo de compartición de corriente, current sharing. Además, se presenta el análisis de cancelación del rizo de salida para el convertidor Medio Puente. En los resultados de simulación se destaca la importancia de la utilización del software PEmag para la obtención de los modelos de los transformadores utilizados en las simulaciones realizadas en PSPICE. Por último se describen dos aspectos críticos de diseño para el correcto funcionamiento del VRM propuesto.

29

CAPiTULO 3 ANÁLISIS Y DISEÑO DEL VRM PROPUESTO

3.1 Convertidor propuesto y temporización

Una de las principales ventajas del VRM propuesto es el número reducido de interruptores en el lado del primario. Sin embargo, cuando los devanados primarios son conectados en serie, es muy importante considerar que el ciclo de trabajo y la respuesta dinámica depende del número de fases y de la relación de vueltas. La figura 3.l(a) muestra la estructura del VRM de tres fases propuesto basado en el convertidor Medio Puente simétrico con los devanados primarios conectados en serie y Rectificación Síncrona externa. En la figura 3.l(b) se muestra el diagrama de tiempos del mismo. En esta lógica de control se hacen conmutar altemadamente los interruptores del primario Si y S2. La frecuencia de conmutación de cada interruptor del primario es igual a n veces la frecuencia de conmutación de cada fase del VRM, donde n es el número de fases del VRM.

I I I

IO

( 0

Figura 3.1. (a) Estructura del VRMde tres fases propuesto.

30

CAPiTULO 3 ANÁLISIS Y DISENO DEL VRM PROPUESTO

En cuanto al número de transistores en el primario, mediante el esquema propuesto es posible tener sólo 2 interruptores para n fases. Por otra parte, el encendido y apagado de los Rectificadores Síncronos debe ser comandado por un control que gobierne tanto los interruptores del lado del primario como los del secundario y debe seguir un esquema de control de manera tal que permita el defasamiento entre los convertidores y por ende, la cancelación del rizo de salida.

La idea básica para el control es llevar a cabo la temporización de las señales de disparo para los interruptores del primario y del secundario. Los Rectificadores Síncronos van a ser controlados mediante una lógica combinacional, en la cual las señales de entrada son precisamente las señales de control de los interruptores del primario y sus salidas son las señales de control para los Rectificadores Síncronos. De esta manera se consigue sincronizar las señales de compuerta de los RS’s con las de los interruptores del primario.

Para obtener las señales PWM que van a encender a los interruptores del primario, es necesario generar señales diente de sierra defasadas entre sí, figura 3.2(b). Estas señales son generadas mediante circuitos integradores formados por una resistencia y un capacitor. De esta manera, cortocircuitando a cada capacitor en la parte inicial de su curva de carga, se logra la obtención de las señales diente de sierra requeridas. De esta forma, como lo muestra la figura 3.2(a), es necesario generar una determinada secuencia de pulsos, los cuales se aplican a la compuerta del interruptor que cortocircuita a cada capacitor, estos pulsos son generados por medio de un primer arreglo lógico programable GAL26CV12B.

La secuencia de pulsos se genera con base a los tiempos en los cuales se quiere tener cortocircuitado a los capacitores de cada circuito integrador. En la tabla 3.1 se muestra la tabla de estados que resume los tiempos en los cuales los capacitores se van a cargar (representados por un cero lógico), formando así la señal diente de sierra, y los tiempos en los que van a estar cortocircuitados (representados por un uno lógico).

Esta tabla de estados genera las siguientes ecuaciones de estado que se programarán en la primera GAL26CV12B:

TSla = S2c (3.1)

TS2b = Sia + S2b

TSlc = % + S2b

TS2a = + Slc

(3.2)

(3.3)

(3.4)

31

CAPiTULO 3 ANALISIS Y DISEÑO DEL VRM PROPUESTO

TSlb = % + S2a

TS2c = % + Slb

TSk

TSZb

TSlC

TSlb

Figura 3.2. Generación de los señales diente de sierra: (a) Secuencia de pulsos generados mediante la GAL26CV12B. (4, Señales dienie de sierra.

Tabla 3.1. Tabla de esiados del circuito secuencialpara generor los pulsos de la primera GAL26CV12B.

32

, r : < I .

CAPITULO 3 ANÁLISIS Y DISEÑO DEL VRM PROPUESTO

Como lo muestra la figura 3.3, cada señal diente de sierra se compara con su respectiva señal de error generando así las seis señales PWM necesarias para el control del VRM de tres fases. Sin embargo, estas señales PWM tienen que pasar por un circuito cornbinacional para generar los pulsos adecuados para los intemptores del primario Si y S2 así como los pulsos adecuados para los RS's. Este circuito combinacional se obtiene mediante el empleo de un segundo arreglo lógico programable GAL26CV12B.

cargo del capacitor

Pulso (SI4 C.pmitOP C O r t O C i ~ " I t ~ &

I seno1 PWM

I

L ciclo de trobojo

Figura 3.3. Señales adecuadas para los interruptores del primario.

Partiendo de la figura 3.l(b), la cual muestra los tiempos en los cuales van a estar encendidos y apagados los Rectificadores Síncronos en forma sincronizada con los pulsos del primario, en la tabla 3.2 se establece la tabla de verdad para determinar el circuito combinacional que llevará a cabo esta función. Por ejemplo, la primera fila de esta tabla indica que cuando los dos interruptores del primario están apagados (tiempo muerto), todos los RS's se encuentran encendidos. Mientras que en la segunda fila de esta tabla se indica que cuando está encendido el interruptor SI operando para la fase a, el Rectificador Síncrono SR2a se encuentra apagado.

Tabla 3.2. Tabla de verdadpara el circuito cornbinacional de la segunda GAL26CVI2B.

33

CAPíTULO 3 ANÁLISIS Y DISENO DEL VRM PROPUESTO

La tabla de verdad anterior genera las siguientes ecuaciones Booleanas que se programarán en la segunda GAL26CV12B: -

SRla = S2a (3.7)

SRlb = E b (3.8)

SRlc = Z c (3.9)

SR2a = (3.10)

SR2b = slb (3.11)

SR2c = (3.12)

Para la programación de los dos arreglos lógicos programables GAL26CV12B se utilizó el software ispLEVER 1.1 proporcionado por Lattice semiconductor. Este software permite programar las GAL26CV12B de dos maneras:

Partiendo de un código fuente, o bien, Partiendo de un diagrama esquemático, el cual al verificar su correcto conexionado, el software genera automáticamente un código fuente equivalente al diagrama esquemático.

Una vez verificado y compilado el código fuente, el software genera un archivo con extensión .jed que es el que finalmente se graba en los arreglos lógicos programables.

En esta tesis se optó por dibujar los diagramas esquemáticos para cada una de las GAL26CV12B, esto principalmente por simplicidad. El diagrama esquemático así como el código fuente generado por el software ispLEVER 1.1 para cada uno de los arreglos lógicos programables se muestran en el apéndice 1.

El diagrama esquemático de la tarjeta de control que lleva a cabo la temporización del VRM de tres fases se muestra en el apéndice 2.

3.2 Diseño de los inductores de salida

La respuesta dinámica de un VRM depende en primera instancia del valor de los

34


inductores de salida, ya que cuanto menor sea el valor de los mismos, mejor será la respuesta dinámica del VRM, aunque la eficiencia será menor debido al incremento de los rizos de corriente en cada fase. Por io tanto, existe un compromiso entre la respuesta dinámica y la eficiencia del convertidor. La respuesta dinámica de la topología Medio Puente simétrico depende entonces de la frecuencia de conmutación (fJ, del rizo de corriente a través del inductor de salida ( A ~ L ) y del ciclo de trabajo (d).

Partiendo de la figura 3.4 y realizando un balance de energía en el voltaje de los inductores de salida, se puede determinar el valor de los mismos mediante la ecuación (3.13).

Figura 3.4. Balance de energía en el voltaje de uno de los inductores de salida del VRM

v, (1 - 2 4 2 A n f ,

L = (3.13)

El ciclo de trabajo (d) está dado por la ecuación (3.14). Las razones de cambio (slew rates) de la corriente del inductor de salida tanto para el escalón de carga positivo como negativo están definidos por las ecuaciones (3.15) y (3.16) respectivamente.

(3.14)

(3.15)

35


(3.16)

Debido al uso de solamente dos interruptores en el lado del primario, el ciclo de trabajo máximo se determina dividiendo 50% entre el número de fases (50%/n). Como resultado, con la finalidad de alcanzar una buena respuesta dinámica durante un escalón de carga, los transformadores de potencia deben diseñarse con una apropiada relación de vueltas.

De esta forma, usando una relación de vueltas (N) de 3 (3:1, Prim:Sec), entonces el ciclo de trabajo (d) es igual al 0.094. Con una relación de vueltas igual a 3 se permite que el ciclo de trabajo del VRM pueda crecer de un valor de 0.094 hasta 0.1666 por fase, obteniéndose con ello una buena respuesta dinámica del mismo.

Si se permite un rizo de corriente a través de cada inductor de salida (AIL) del 40%, es decir, un AIL igual a SA, entonces el valor de cada inductor de salida (L) es igual a 507nH. Debido a que no se contaba con inductores de bajo perfil de este valor, se utilizaron inductores de salida (L) de 470nH lo cual el valor de AILes del 43%, o sea, 8.6A.

3.3 Diseño de los transformadores de potencia

Debido a la conexión en serie de los devanados primarios, es muy importante optimizar el diseño de los transformadores, ya que debe considerarse que también se conectan en serie las inductancias de dispersión de cada uno de ellos. Por tanto, es necesario lograr un alto factor de acoplamiento en los devanados, para lo cual es conveniente considerar el diseño de los mismos con una técnica no convencional.

En la literatura se encuentran reportadas varias técnicas para el diseño de los transformadores de potencia de bajo perfil y alta frecuencia tales como espiras planas de PCB y la tecnología Flex-Foil [22-241. A continuación se describen brevemente las características de ambas tecnologías.

3.3.1 Espiras planas de PCB

Esta tecnología consiste básicamente en la utilización de pistas sobre placas de circuito impreso de grosores del orden de los 70-100 micr6metros. Estas espiras planas de PCB pueden

36

CAP~TULO 3 ANÁLISIS Y DISEÑO DEL VRM PROPUESTO ~~~~~~~~~ ~

utilizar tanto la parte superior como inferior del circuito impreso. La figura 3.5 muestra algunas espiras planas de PCB de diferente número de vueltas.

Figura 3.5. Espiras planas de PCB.

Las ventajas de esta tecnología es que se puede obtener un muy alto factor de acoplamiento, sin embargo, tiene las desventajas de que se requiere de tecnología sofisticada para su construcción, lo cual incrementa su costo, y además debido a que tiene que usar conexiones especiales para unir dos o más espiras planas, su resistencia se incrementa.

En la figura 3.6 se muestra un transformador de bajo perfil construido con espiras planas de PCB.

Figura 3.6. Transformador de bajo perJil construido con espiras planas de PCB

3.3.2 Tecnología Flex-Foil

La tecnología Flex-Foil permite obtener un muy alto factor de acoplamiento en los transformadores de bajo perfil eliminando la desventaja de utilizar conexiones especiales como se hace en las espiras planas de PCB. Los devanados basados en materiales flexibles pueden alcanzar una alta repetibilidad y una alta confiabilidad.

Los transformadores fabricados con tecnología Flex-Foil no necesitan herramientas especiales ni procesos costosos para su fabricación. La figura 3.7 muestra un transformador de bajo perfil construido con esta tecnología. Las conexiones que se observan son sólo para conectar

37


devanados en paralelo.

Figura 3.7. Tramformudor de bujoperfl construido con tecnologia Flex-Foil.

3.3.3 Especificaciones para el diseño de los transformadores

En este trabajo de investigación se hace uso de la tecnología Flex-Foil para el diseño de los transformadores de potencia. Los transformadores fueron hechos utilizando núcleos de bajo perfil RM10-3F3 con una relación de vueltas (N) de 3 (3:1, Prim:Sec).

Como se mencionó anteriormente, con una relación de vueltas igual a 3 se permite que el ciclo de trabajo del VRM pueda crecer de un valor de 0.094 hasta 0.1666 por fase, obteniéndose con ello una buena respuesta dinámica del mismo. Por otro lado, para reducir al máximo las pérdidas en el secundario, cada uno de los devanados del secundario se ha diseñado con sólo una vuelta.

La tabla 3.3 muestra las especificaciones de diseño de los tres transformadores de potencia que se utilizaron en el VRM de tres fases.

Tabla 3.3. Especificaciones de diseño de los transformadores

3.3.4 Estrategia de construcción de devanados

En la figura 3.8 se muestra la estrategia de devanados utilizada en cada uno de los transformadores planares. Como se mencionó en la tabla 3.3 del apartado anterior, se conectan

38


cuatro devanados primarios de tres vueltas en paralelo, siete devanados del secundano 1 de una vuelta en paralelo y siete devanados del secundano 2 de una vuelta en paralelo. Para seleccionar que estrategia de construcción de devanados era la más adecuada, fue necesario realizar diversas simulaciones en la herramienta de diseño magnético PEmag [25], la estrategia mostrada en la figura 3.8 fue la mejor alternativa debido a la optimización del acoplamiento entre los devanados primarios y secundarios, lográndose así la menor inductancia de dispersión vista tanto del devanado primario como de los devanados secundarios

Figura 3.8. Estraíegia de devanados utilizada en los tres transformadores depotencia.

Para la construcción de los devanados de los transformadores se utilizaron espiras de cobre con un grosor de 100um. En el caso de las espiras de una sola vuelta, éstas estaban debidamente aisladas tanto en la parte superior como inferior con cinta kapton con un grosor de 70um, mientras que las espiras de tres vueltas se implementaron sin aislamiento. En la tabla 3.4 se muestra el espesor de las capas de cada transformador.

Tabla 3.4. Espesores de las capas de los transformadores

39

CAPITULO 3

3.3.5 Obtención de los modelos en PEmag


La herramienta de diseño magnético PEmag [25] permite obtener modelos para simulación en PSPICE de los transformadores de potencia de bajo perfil. PEmag permite obtener estos modelos partiendo de cálculos analíticos a lo cual le llama solución lD, o bien, utilizando un análisis de elementos finitos (métodos numéricos) recibiendo el nombre de solución 2D. De acuerdo a la estrategia de conexión de devanados utilizada para los transformadores de potencia, ambas soluciones proporcionaban resultados similares. Es por ello que por simplicidad se decidió trabajar con los modelos ID de estos transformadores.

Para la generación de modelos en este software se necesitó definir previamente los siguientes aspectos:

Estrategia de devanados, que implicó el conocer con exactitud el número de capas que contendría cada transformador así como la colocación de cada una de ellas, esto se definió previamente en la figura 3.8. Espesor de los devanados así como de los aislantes utilizados, mencionado con anterioridad en la tabla 3.4. Tipo de núcleo a utilizarse así como el material del mismo, que para este caso debido a que es un diseño planar se utilizó el núcleo RMlOLP-3F3. Número de pines, el cual quedó fijado a 6 debido a que son transformadores de tres devanados (un primario y dos secundarios), asignándose dos pines a cada uno de ellos.

0

Después de definir los parámetros anteriores se generaron los modelos 1D para cada transformador de potencia y algunos de los resultados de esta simulación se reportan a continuación.

3.3.6 Resultados de simulación en PEmag

Una vez que PEmag ha obtenido el modelo de cada uno de los transformadores, permite obtener gráficas de ciertas características de los mismos como son:

inductancia de dispersión Resistencia de CA Efectos capacitivos

Inductancia magnetizante y resistencia de CD

40

. . . . . . . .-

CAP~TULO 3 ANÁLISIS Y DISEÑO DEL VRM PROPUESTO

En las figuras 3.9, 3.10 y 3.11 se muestra la inductancia de dispersión vista por cada uno de los devanados de los transformadores a una frecuencia de 150lcHz. En estas figuras se puede notar el buen acoplamiento magnético entre los devanados que se logra alcanzar cuando se utiliza una tecnología planar. Sin embargo, es importante mencionar que en estos resultados de simulación no se consideran las conexiones extemas al transformador.

1.; .... ~ ,L,j0,0m9"H .:., ..................... 0.00 .... :L ...... : ..................... ...................... :..

! LluHl

~

.I

. .....L...... I ......,......

.............. I ....... I .............................. .... 1.............L .........

, . 1 . . i i k j . . ,

Figura 3.9. Inductancia de dispersión delprimario a 15OkHz

......... ........................ . . . . . . . . . . .

1 ...... .......

100 1000000

Figura 3.10. Inductancia de dispersión del secundario 1 a ISOkHz .

, . . . . . . r . . . . . .

........................................................

1 o0 Iieg [Hi] 10m000

Figura 3.11. Inductancia de dispersión del secundario 2 a ISOkHz.

I . . . o

Los resultados de resistencia en CD así como de indnctancia magnetizante de los modelos obtenidos se muestran en la tabla 3.5, corroborándose la relación de vueltas (N) de 3 (3:1, Prim:Sec).

41

CAPITULO 3 ANÁLISIS Y DISENO DEL VRM PROPUESTO

Tabla 3.5. Resultados de simulación de resistencia de CD e inductancia mogneiizante.

3.3.7 Caracterización experimental

La tabla 3.6 muestra los valores de inductancia magnetizante y de resistencia en CA de los devanados de los transformadores de potencia. Las mediciones fueron hechas a lkHz y 1501dIz respectivamente, utilizando el medidor de impedancias HP4284A LCR. En esta tabla se observa la buena repetibilidad que existe entre los transformadores, ya que sólo existe una diferencia máxima del 2.6% en el valor de la inductancia magnetizante entre cada uno de ellos.

La tabla 3.7 muestra los valores de inductancia de dispersión para el transformador de la fase a, tomados a 150kHz. Estos valores muestran que utilizando esta técnica de diseño magnético se pueden obtener valores de inductancia de dispersión menores al 0.1% del valor de la inductancia magnetizante, lo cual implica un alto factor de acoplamiento entre los devanados de los transformadores de potencia, asegurando así un adecuado funcionamiento del VRM propuesto.

Tabla 3.6. Inductancias magnetizanies y resisiencias en CA medidas en los devanados de las iransformadores de potencia de las tres fases del V M .

42

, .: : . . . . I I.


Tabla 3.7. Valores de inductancia de dispersión medidos para el transformador de la fase a del VRMpropuesto.

La figura 3.12 muestra el comportamiento de la inductancia magnetizante medida experimentalmente en los devanados primarios de los transformadores de la fase a, b, y c del VRM, con lo cual se puede observar la buena repetibilidad de los mismos. El incremento de la inductancia magnetizante a altas frecuencias se debe al incremento de la permeabilidad del núcleo utilizado (RMl OLP-3F3). Sin embargo, es conveniente mencionar que con frecuencias mayores a 2MHz se da un decremento drástico de la misma.

1000000

Figura 3.12. inductancia magnetizante experimental de los devanados primarios de los transformadores.

La figura 3.13 muestra el comportamiento del factor de acoplamiento magnético de los transformadores. Esta medición es considerando la inductancia magnetizante experimental de los devanados primarios y la inductancia de dispersión experimental medida desde el devanado

43


primario con los devanados secundarios 2 cortocircuitados. Las mediciones corresponden a los transformadores de la fase a, b, y c del VRM. Como se puede observar, la técnica de diseño magnético Flex-Foil permite obtener un alto factor de acoplamiento magnético entre los devanados de los transformadores.

Figura 3.13. Factor de acoplamiento de los devanados de los transformadores

3.4 Cálculo del capacitor de salida

Uno de los principales problemas que los convertidores CD/CD deben enfrentar son las altas razones de cambio (slew rates) en la corriente que exigen los microprocesadores y los DSP’s.

Cuando en un convertidor se presenta un escalón de corriente en la carga ya sea positivo o negativo, esto ocasiona un transitorio en el voltaje de salida del mismo.

Debido a las características de bajo voltaje de alimentación, alta corriente de consumo y rápidos cambios de carga de los microprocesadores, los parásitos de los componentes de los V a ’ s juegan un papel muy importante tanto en estado estable como en estado transitorio [26] .

44

d.,w*n+%* . . fT?*,.

CAPfTULO 3 ANÁLISIS Y DISEÑO DEL VRM PROPUESTO

En la figura 3.14 se ilustra un incremento abrupto de la comente de carga en un microprocesador, causando una caída de voltaje en la fuente de alimentación del mismo. Como puede observarse en esta figura, la parte inicial de esta caída de voltaje queda influenciada básicamente por los parásitos del VRM, siendo la resistencia serie equivalente del capacitor de salida (&) la que fija la amplitud de este sobretiro de voltaje cuando el transitorio de la comente de la carga es grande. Por otro lado, el control fija básicamente el tiempo de recuperación del voltaje ante este transitorio [27,28].

Io I

Influencia del control

.,4 i

.... >r . . . . (T.iempo:d?. recupe

Figura 3.14. Influencia de los parásitos y del control en lo caída de volfaje de un VRM

Como se menciona en [27], el ancho de banda del VRM (fc) debe ser mayor que el ancho de banda crítico (f&) definido por la ecuación (3.17), la cual puede ser aplicada para un VRM buck de n fases. Si se cumple esta condición, el transitorio máximo de voltaje siempre ocurrirá en el mismo tiempo en el que ocurre el cambio en el escalón de carga. Es decir, el pico de voltaje está determinado básicamente por el valor de la resistencia serie equivalente del capacitor (&) y el escalón de corriente en la carga (ALc), tal y como se establece en la ecuación (3.18).

1 4,R, .C, (3.17) fd =

V, = R, . AIoc cuando f, 2 f,, (3.18)

De esta manera, con el propósito de cumplir con el 10% de regulación que actualmente se exige para los VRM’s comerciales [29, 301, lo cual representa un V, máximo de 150mV, y considerando que el VRM propuesto se va a trabajar con un ancho de banda superior al ancho de banda crítico ante escalones de corriente en la carga (AIoc) de 60A, el valor de la resistencia serie

45


equivalente del capacitor de salida necesario para cumplir con esta condición, se fija mediante la ecuación (3.19).

(3.19)

Para obtener este valor de la resistencia serie equivalente en el capacitor de salida, se propone utilizar cuatro capacitores SMD de tantalio de lOOOuF en paralelo con una & de 10mQ cada uno. Entonces el ancho de banda mínimo que deberá tener el VRM en lazo cerrado queda determinado por la ecuación (3.20).

= 25kHz 1 f cb = 4 . (2.5mQ). (4000uF) (3.20)

3.5 Análisis en pequeña señal

El modelo en pequeña señal del VRM propuesto puede ser simplificado al de un convertidor Buck de una sola fase, tal y como lo muestra la figura 3.15, considerando una inductancia equivalente (Leq) y una frecuencia de conmutación equivalente (fses) definidas por las ecuaciones (3.21) y (3.22) respectivamente.

(3.21)

f,,, = nfs (3.22)

Donde n es el número de fases del VRM y N es la relación de vueltas de los transformadores. Debido a que todos los transformadores tienen la misma relación de transformación y que existe una gran repetibilidad entre ellos, podemos considerar que el voltaje en el devanado secundario es el mismo para todas las fases, figura 3.15(a). Por tanto, el VRM puede verse como tres convertidores Buck conectados en paralelo compartiendo una misma fuente de alimentación, figura 3.15(b). Como puede verse, la estructura del VRM propuesto se ha simplificado a la de un VRM Buck síncrono, el cual a su vez puede ser simplificado a un convertidor Buck de una sola fase con una inductancia y una frecuencia de conmutación equivalentes, figura 3.15(c).

CAPITULO 3 ANALISIS Y DISEÑO DEL V R M PROPUESTO

Figura 3.15. Simplificación del modelo en pequeña señal del VRMpropuesto al de un convertidor Buck de una sola fase.

Con el objeto de obtener la función de transferencia control-salida del VRM propuesto se sustituye el modelo del interruptor PWM [31] en la figura 3.15(c) y se cortocircuita la fuente de entrada tal y como se ilustra en la figura 3.16.

Figura 3.16. Sustitución del modelo del interruptor PWM en el convertidor Buck de una sola fase

De esta manera el voltaje en el secundario queda determinado por la ecuación (3.23).

n n v, * n V , = D V p = D - d = V OP d D

(3.23)

47

CAPÍTULO 3 ANÁLISIS Y DISEÑO DEL VRM PROPUESTO

Analizando el lado del secundario del convertidor y simplificándolo como se muestra en la figura 3.17 se obtienen las ecuaciones (3.24) y (3.25).

Zc//R D

Figura 3.1 7. Simplificación del converiidor Buck.

R(1+ sCR,) 1 + sC(R + R,) Z , + ( Z , / IR) = (R , + sL,,) +

n n n A

ZL + v, V, =ic(Z,)+Vo = v, Z, + ( Z , / IR )

'Sustituyendo la ecuación (3.23) en la ecuación (3.25) se obtiene la ecuación (3.26).

1 - [ z , d vnp ' - Z , + ( Z , / / R )

(3.24)

(3.25)

(3.26)

Sustituyendo ZL y Z,, y debido a que Va, = VS,,=Vi,/2N, entonces se obtiene la ecuación (3.27) la cual es la función de transferencia control-salida del VRM propuesto.

(3.27)

48


3.6 Respuesta en frecuencia

Los VRM’s como cualquier sistema de alimentación conmutado cuentan con una etapa de control encargada de gobernar las variaciones en el ciclo de trabajo en cada una de sus fases para regular el voltaje de salida. Uno de los aspectos importantes en los VRM’s es que se deben caracterizar por tener una buena respuesta dinámica ante variaciones en la carga. Para ello, es importante considerar un amplio ancho de banda en el lazo de retroalimentación con un margen de ganancia y de fase adecuados. En la figura 3.18 se muestra el diagrama a bloques del VRM operando en lazo cerrado.

VRM P r o w 0

hkdhdor PWM Anplificohr Ve Integra& (Fase b)

(Fase b) - de error

Moddo& PWM

(Fase c)

Integrahr (Fase c) -

I I VcIt.ec> I

Figura 3.18. Diagrama a bloques del VRM operando en lazo cerrado.

3.6.1 Diseño del lazo de compensación

Partiendo del modelo en pequeña señal del VRM propuesto de la figura 3.15(c) y de acuerdo a su función de transferencia control-salida dada por la ecuación (3.27), se puede determinar el comportamiento en frecuencia del mismo.

Los valores de la inductancia equivalente (Les) y de la frecuencia de conmutación equivalente (fseq) definidas por las ecuaciones (3.21) y (3.22) son:

470nH 3

L =-- - 156.66nH e, (3.28)

f,,, = 3(150kHz)= 450Mz (3.29)

49


El voltaje en los devanados secundarios de los transformadores queda determinado por:

- 8V Kn 48V v = _ =_ - IC' 2N 2(3)

, (3.30)

De esta manera, los valores para el modelo en pequeña señal del VRM se resumen en la figura 3.19.

vrec:vin

'@" f Figura

i 19. VL

V,,, = 8V Leq = 156.66nH RL= 1mQ C = 4000uF R- = 2.5mQ

.es para r

R = 25mQ

iodelo en pequeña señal del VRM

La figura 3.20 muestra la respuesta en frecuencia del VRM operando en lazo abierto. Como se muestra en esta figura, la ganancia del VRM en lazo abierto es igual a 17.7dB. Por otro lado, la frecuencia del doble polo queda determinada por la ecuación (3.3 I).

(3.31) = 6.18kHz 1 1

27rJ71556.66nHX4000uF)

Mientras que la frecuencia del cero queda determinada por la ecuación (3.32).

= 15.9kHz 1 - 1 fz = - 2~(4000uFX2.5m0) (3.32)

Debido a que no se está utilizando un divisor resistivo en la red de muestreo, la ganancia del mismo será igual a OdB, mientras que la ganancia del modulador PWM se determina por la ecuación (3.33).

(3.33)

50

CAPiTULO 3

.- r-, .


Diagrama de Bode

De esta manera si se considera la ganancia del modulador PWM así como la de la red de muestreo, la ganancia del VRM queda fijada a un valor de 8.18dB como lo ilustra la figura 3.21.

Con el objeto de obtener una buena respuesta dinámica del VRM y evitar que se amplifiquen el ruido de alta frecuencia, el ancho de banda deberá ser de alrededor de un quinto de la frecuencia de conmutación equivalente a la cual opera el mismo; es decir, de aproximadamente 90kHz. Por otro lado se espera obtener un margen de fase de 60" para asegurar estabilidad en el sistema.

Para lograr lo anterior, se propone una red de compensación que agregue dos polos y un cero, figura 3.22. Este circuito deberá de agregar un polo en el origen, un segundo polo en alta frecuencia y un cero antes de que se presente el doble polo del sistema a compensar. Por otro lado, se desea que el compensador añada una ganancia de más de 25dB para lograr que el VRM tenga una buena regulación de carga.

51


1 oJ 1 on 1 o' 1 o? Frecuencia (Hz)

Figura 3.21. Respuesia enfrecuencia del VRM considerando la ganancia del modulador PWM.

Rz cl

. V.

+

- Vmf - L

Figura 3.22. Red de compensación con dos polos y un cero

Si se propone una frecuencia del cero del compensador (ficomp) de 2.5kHz, la cual es inferior a la frecuencia del doble polo del sistema a compensar, y una Rz de 100kn entonces el valor del capacitor CI estará establecido por la ecuación (3.34).

52

CAPfTULO 3 ANÁLISIS Y DISENO DEL VRM PROPUESTO

I I Czl '

= 636.6pF 1 2n(lOOkQX2SkHz)

- - 1 c, = 2 d 2 f 'cump

Ri 5.6kt2 RI R2 = 1 OOkQ

(3.34)

Ve *

Por otro lado, para cumplir con el margen de fase establecido, es necesario que la frecuencia del segundo polo (fpcomp) sea de un valor superior a 1MHz. Entonces el valor del capacitor C2 estará determinado por la ecuación (3.35).

Ci = 680pF

= 1.6pF 1 - - 1 c2 = 2d*fpcomp 2 4 1 OOkQXlMHZ)

(3.35)

Si se desea que la ganancia del compensador (Gcomp) sea de al menos 25dB entonces el valor de R1 queda fijado por la ecuación (3.36).

(3.36)

De esta manera los valores del circuito de compensación se resumen en la figura 3.23 y su respuesta en frecuencia se muestra en la figura 3.24. Con estos valores, la frecuencia del cero (frcomp) es de 2.34kHz, mientras que la del segundo polo (fpcomp) es de 1.59MHz. La ganancia del compensador (GcoBp) en la sección plana de su curva es de 25.03dB.

+ Figura 3.23. Circuito de compensaciónpropuesto.

53

CAPfTULO 3 ANALISIS Y DISENO DEL VRM PROPUESTO

Diaarama de Bode

~

1 o* 10' I O ' 1 o5 1 O6 1 o? 1 O8 Frecuencia (Hz)

Figura 3.24. Respuesta en frecuencia del compensador

De esta manera, la respuesta en frecuencia del VRM compensado se muestra en la figura 3.25. Como se puede observar en esta figura, la fiecuencia de corte es de 84Hz lo cual representa un quinto de la frecuencia de conmutación equivalente a la cual opera el VRM y el margen de fase es de 73.5", con lo cual se asegura estabilidad y una buena respuesta dinámica del VRM.

3.6.2 Diseño del lazo de cornpartición de corriente (current sharing)

Con el objeto de lograr una buena compartición de corriente entre cada una de las fases del VRM, en este trabajo de investigación se hizo uso del concepto propuesto en [18]. El cual presenta una técnica para lograr un buen current sharing empleando una técnica de sensado de comente sin utilizar un transformador o resistor de sensado; en lugar de ello, se agrega una red RC, se mide el voltaje promedio de este capacitor y mediante éste se controla la corriente promedio del inductor de cada fase.

Como se muestra en la figura 3.26, todos los convertidores en paralelo del VRM utilizan

CAPiTULO 3

un lazo de voltaje común, mientras que cada módulo tiene su propia red RC de sensado de corriente y su propio lazo de compartición de corriente. Este lazo utiliza un integrador, y el lazo de voltaje se puede diseñar de manera tradicional como se explicó en el apartado anterior.

ANALISIS Y DISENO DEL VRM PROPUESTO

Diagrama de Bode

,-. $ m o c m c m

._

o

10L 1 oJ 1 o5 1 o6 10, 1 o* Frecuencia (Hz)

Figura 3.25. Respuesta en frecuencia total.

Para diseñar el current sharing se parte de la función de transferencia del lazo del mismo que comprende la red de sensado más el integrador. Esta función de transferencia queda definida por la ecuación (3.37).

(3.37)

La función de transferencia del lazo del current sharing se caracteriza por tener un polo en el origen y un segundo polo a una frecuencia fijada por la ecuación (3.38).

1 fz =2?rRc (3.38)

55

CAP~TULO 3 ANÁLISIS Y DISENO DEL VRM PROPUESTO

f

Figura 3.26. Técnica del current sharing utilizada en el diseño del VRM.

Para asegurar que el lazo del current sharing sea estable, ei producto RC de la red de sensado debe ser 10 veces más pequeño que el producto RFCF del integrador, esto asegurará que el segundo polo aparezca una década después de la frecuencia de transición. En la figura 3.27 se muestra el lazo del current sharing utilizado en el V a .

vz dR ve I C R = 5.6kQ c = 1nF R f = 56kQ cf= InF Figura 3.27. Red de sensado mas integrador utilizados en el lazo del current sharing.

56

CAPiTULO 3 ANALlSlS Y DlSEnO DEL VRM PROPUESTO

La respuesta en frecuencia del lazo del current sharing se puede observar en la figura 3.28. La frecuencia de corte para este lazo es de 2.8kHz y el margen de fase es de 84" lo cual asegura estabilidad y una buena compartición de corriente entre cada una de las fases del VRM.

Diagrama de Bode

Frecuencia (Hz)

Figura 3.28. Respuesta en frecuencia del current sharing.

Como se puede observar el ancho de banda del lazo del current sharing es pequeño (2.8kHz) en comparación con el ancho de banda del lazo de tensión (84kHz) esto es debido a que la dinámica del VRM estará fijada por las características del lazo de tensión mientras que el lazo del current sharing se utiliza únicamente para lograr una

ESTUDIO Y DESARROLLO DE UN MÓDULO DE REGULACI~N DE VOLTAJE … Arturo Sanch… · Dentro de la...

Documents

Transcript of ESTUDIO Y DESARROLLO DE UN MÓDULO DE REGULACI~N DE VOLTAJE … Arturo Sanch… · Dentro de la...