Universidad del Sin Seccional Cartagena. Rojas Ziga. Instrucciones e interrupciones.

Premio Colombiano de Informtica ACIS 2011

1 1

ResumenEste artculo contiene informacin acerca de los conceptos de instruccin e interrupcin, los cuales se

constituyen en la base de la operacin de un sistema operativo.

ndice de TrminosCiclo de instruccin, eficiencia de procesamiento, fase de bsqueda, fase de ejecucin,

instruccin, interrupcin.

I. INTRODUCCIN

La principal tarea que realiza un computador es la

ejecucin de programas. Los programas estn

compuestos por instrucciones, las cuales deben ser

ledas y ejecutadas por el procesador. Una

instruccin no es ms que una unidad mnima que

compone un programa, y para ejecutarla el

procesador debe cumplir con el ciclo de instruccin.

Adems, por motivos de eficiencia y optimizacin,

el procesador hace uso de las interrupciones, que

permiten atender a las diferentes solicitudes y

acciones generadas por mdulos de E/S.

II. CICLO DE INSTRUCCIN

El ciclo de instruccin est conformado por dos

fases, una de bsqueda y otra de ejecucin, las

cuales son descritas a continuacin:

A. Fase de bsqueda

En esta fase, el procesador lee de la memoria la

posicin indicada por el contador de programa

(CP) y la transfiere al registro de direcciones (RD).

Luego, copia al registro de memoria (RM) el dato

que se encuentra en la direccin indicada por el RD.

Paso seguido, carga en el registro de instruccin

(RI) la instruccin almacenada en el RM, para

preparar su ejecucin, e incrementa en 1 el valor

actual del CP.

B. Fase de ejecucin

Luego de encontrar la instruccin siguiente a

ejecutar, el procesador la decodifica al cambiarla

por su cdigo mquina correspondiente. Transfiere

el valor del campo de direccin (CD), en donde se

encuentra el operando de la instruccin almacenada

en el RI, al RD. Es en ese momento donde se realiza

la bsqueda del operando, tal como se hace con la

instruccin en la fase de bsqueda. Al finalizar

dicho ciclo de lectura, se almacena en RM el

operando que se encuentra en la direccin indicada

por el RD.

Por ltimo, se carga el dato del RM al registro

intermedio (Ro2), se procede a ejecutar la operacin

indicada en la instruccin, y se almacena el

resultado en el registro acumulador (AC).

III. INTERRUPCIONES

Los computadores poseen un mecanismo por

medio del cual los mdulos de memoria y de E/S

pueden interrumpir la ejecucin normal del

procesador.

Las interrupciones surgieron ante la necesidad de

mejorar la eficiencia del procesador, teniendo en

cuenta que los dispositivos externos son ms lentos

que ste, lo cual ocasionaba un tiempo de

inactividad mientras el procesador esperaba la

terminacin de una operacin de E/S.

Con las interrupciones, el procesador puede

atender otras instrucciones y ejecutarlas con el fin

de evitar quedarse sin hacer nada y aprovechar ese

perodo de tiempo. Adems, permite que no se

tenga que esperar para que un mdulo sea atendido

en el momento en que lo solicita.

Para introducir las interrupciones, se agrega al

ciclo de instruccin un ciclo de interrupcin, lo que

implica verificar si las interrupciones estn

habilitadas al final del ciclo de instruccin, en cuyo

caso sern atendidas las que correspondan, por

medio de una rutina de tratamiento de la

interrupcin. Si no hay interrupciones pendientes, el

Instrucciones e interrupciones

Rojas Ziga, Juan Camilo. juanc.1909@gmail.com

Universidad del Sin Seccional Cartagena

Universidad del Sin Seccional Cartagena. Rojas Ziga. Instrucciones e interrupciones.

Premio Colombiano de Informtica ACIS 2011

2 2

procesador procede a continuar con el ciclo de

lectura de la siguiente instruccin.

REFERENCIAS

[1] A. Tanenbaum, Sistemas operativos modernos, 3rd ed., Mxico, Ed. Pearson Educacin, 2009, pp. 1-6.

[2] A. Tanenbaum - A. Woodhull, Sistemas operativos: Diseo e implementacin, 2nd ed., Mxico: Prentice Hall,

1997, pp. 1-4, 161.

[3] W. Stallings, Sistemas operativos, 2da ed., Madrid, Prentice Hall, 1997, Cap. 1, pp. 5-19.

Autor Juan Camilo Rojas Ziga.

Estudiante de Ingeniera de Sistemas VII Semestre Universidad del Sin Seccional Cartagena

2014