Fuente Comun-Brayan Buitrago-Andrey Plazas
-
Upload
brayan-fdo-buitrago -
Category
Documents
-
view
216 -
download
0
description
Transcript of Fuente Comun-Brayan Buitrago-Andrey Plazas
-
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto
1
Resumen: Estudio y anlisis de los transistores N-MOS y
P-MOS de los transistores en orcad proporcionados por
el profesor.
I. OBJETIVOS
Caracterisisar los transistores y obtener las curvas de los modelos proporcionados.
Estimar los parametros mas representativos de los transistores Nmos y Pmos tales como:
Lambda, vth, W ,L ,K.
Disear y simular un amplificador fuente comun basadon en un modelo existente.
II. PROCEDIMIENTO/ RESULTADOS
N-MOS
Figura 1 transistor Nmos
Para caracterizar este transistor se tom el modelo
proporcionado definiendo L=1u y w=20u.
Se simula manteniendo un valor contante de Vds=3,3V y
variamos Vgs de 0 a 3 haciendo regresin lineal el punto
de corte con el eje x ser nuestro valor de Vt0 (Anexo1)
Grafica Vgs Vs Id con Vgs fijo Nmos
Usando esta expresin puedo calcular un valor de:
Vto= 0.63V
Posteriormente Se simulo el circuito con unos vgs fijos de
1, 1.2 y 1.5 V y variando el Vds en un rango de 0-3.3v
esto con el fin de hallar el parmetro caracterstico lambda
del transistor.
Grafica simulacion anexo2
FUNDAMENTOS DE CIRCUITOS ANALGICOS
Caracterizacin de transistores MOS y Diseo de un amplificador Fuente comn
Brayan Fernando Buitrago Rincon Cod.2082092
Andrey Durian Plazas Rincon Cod. 2090486
Presentado al Ing. Andres Amaya
-
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto
2
De esta curva se tomaron los datos que nos permitan
analizar el cambio de trodo a saturacin del transistor.
Grafica Vds Vs Id con Vgs fijo Nmos
Se aplic regresin lineal a cada una de las curvas
obtenidas anteriormente en la zona en la cual el transistor
se encuentra operando en saturacin puntos para los cuales la corriente se mantiene constante para obtener el punto de corte con el eje x el cual corresponde al valor de
VA y se promedi para obtener un solo valor obteniendo de
esta forma el valor de :
Va= 52,7
=
= 0,019
Para determinar Kn, se tom una serie de valores de Id
entre los Vgs de 1V y 1,5V y se obtuvo un promedio entre
todos estos valores de utilizando la expresin:
Kn= 120u [A/ ]
Parmetros de mi transistor Nmos
Kn 120 u
Vto 0.63
0.019
__________________________________
P-MOS
Para caracterizar este transistor se tom el modelo
proporcionado definiendo L=1u y w=20u.
Se realizaron las mismas simulaciones y pruebas que en
el trasnsitor N-mos
Primero se vario Vgs para un valor fijo de Vds(Anexo3)
Grafica Vgs Vs Id con Vgs fijo Pmos
y = 0,0005x - 0,0004
e la ecuacion de la recta obtengo que mi Vt0=0,78
-
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto
3
Se realiza la simulacion del trasnsitor Pmos con varios vds
fijos y vgs variando.(Anexo4)
Dela regresion lineal de la zona de saturacion obtengo mi
va:
=
= 0,042
Va=23,7
Para determinar Kp, se tom una serie de valores de Id
entre los Vgs de 1V y 1,5V y se obtuvo un promedio.
Kp= 52.76u [A/ ]
Parmetros de mi transistor Pmos
III. DISEO
Para el diseo del amplificador se tuvieron en cuenta
los siguientes parmetros o restricciones:
Amplificador fuente comn con carga activa
Av
-
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto
4
Se asume un valor de tensin Vov menor con el fin de aumentar la ganancia y a su vez dar un mayor rango dinmico a la
salida.
Vov1= 0.4 [V
Vov3=0.6 [V]
Vov2=0.5 [V]
Partiendo de estas suposiciones puedo hallar el valor de Vgs1= 1.03[V] y vgs2= 1.38[V].
Tambin el rango de excursin de mi seal
.DRout= Vdd Vov1 Vov2.
DRout= 2.4v.
Como en mi parmetro de diseo cuento con una restriccin de potencia utilizo la siguiente expresin para tomar una acorde
a mis especificaciones:
Pt= Vdd*2Id.
Ids
-
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto
5
Diseo
Simulacion
Time
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms 1.2ms 1.4ms 1.6ms 1.8ms 2.0ms 2.2ms 2.4ms 2.6ms 2.8ms 3.0ms
1 V(M5:d) 2 V(V4:-)
0V
1.0V
2.0V
3.0V1
-20mV
-10mV
0V
10mV
20mV2
>>
-
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto
6
ANEXO 1
Vds vs Id con Vgs constante en 1.2 v
ANEXO 2
Vgs vs Id con dgs constante en 3.3 v
V_V1
0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V
ID(M1)
0A
2.0mA
4.0mA
6.0mA
V_V2
0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V
ID(M1)
0A
200uA
400uA
600uA
-
UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto
7
ANEXO 3
Vgs vs Id con dgs constante en 3.3 v
ANEXO 4
Vds vs Id con Vgs constante en 1.2 v
V_V3
0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V
IS(M3)
0A
1.0mA
2.0mA
3.0mA
V_V4
0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V
IS(M3)
0A
100uA
200uA
300uA
IS(M3)