Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5....
Transcript of Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5....
![Page 1: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/1.jpg)
Circuitos Combinacionales
Fundamentos de ComputadoresEscuela Politécnica Superior. U.A.M
![Page 2: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/2.jpg)
Índice de la Unidad 2
U2. Circuitos combinacionales
U2.1. Implementación de la lógica combinacional. Funciones lógicas.
U2.2. Circuitos combinacionales básicosU2.2.1. Decodificador.U2.2.2. Multiplexor y Demultiplexor.U2.2.3. Codificador de prioridad.U2.2.4. Conversor de código.U2.2.5. Comparador de bits.
U2.3. Uso de decodificadores y multiplexores como generadores de funciones
![Page 3: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/3.jpg)
3
Circuito combinacional
• Circuito sin memoria, las salidas son función de una ovarias variables de entrada
• Para una misma combinación de variables a la entradasiempre se obtiene (tras un cierto retraso) la mismacombinación de variables a la salida
ABC
ZZ=f(A,B,C)
![Page 4: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/4.jpg)
4
Pasos para resolver cualquier función lógica
• Representar la tabla de verdad de la función• Simplificar la función a su expresión más sencilla
(Diagrama de Karnaugh).• Construir el circuito combinacional con el número
menor de puertas.
Ejemplo1: Sea un circuito que tiene 4 entradas que representanun número binario (ABCD). El circuito dispone de una salida Z1 quedebe activarse (Z1=1) cuando el número binario sea múltiplo de 3,y una salida Z2 que debe activarse cuando el número binario seamúltiplo de 2.
![Page 5: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/5.jpg)
5
• Ejemplo1:Nº A B C D Z1 Z2
0 0 0 0 0 1 11 0 0 0 1 0 02 0 0 1 0 0 13 0 0 1 1 1 04 0 1 0 0 0 15 0 1 0 1 0 06 0 1 1 0 1 17 0 1 1 1 0 08 1 0 0 0 0 19 1 0 0 1 1 010 1 0 1 0 0 111 1 0 1 1 0 012 1 1 0 0 1 113 1 1 0 1 0 014 1 1 1 0 0 115 1 1 1 1 1 0
00 01 11 1000 1 101 111 1 110 1
ABCD
00 01 11 1000 1 101 1 111 1 110 1 1
ABCD
DCBAABCDDCABDBCACDBADCBAZ1
DZ2
Pasos para resolver cualquier función lógica
![Page 6: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/6.jpg)
6
• Funciones incompletamente especificadas– Funciones que no tienen definidos todos sus estados.– Los estados no definidos se representan como “X” a
la salida.– A la hora de resolver la tabla de Karnaugh las “X” se
toman como 0 o 1 según convenga.
Pasos para resolver cualquier función lógica
![Page 7: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/7.jpg)
7
Pasos para resolver cualquier función lógica
• Funciones incompletamente especificadas– Ejemplo2: Ejemplo1 pero definiendo sólo de 0 a 9
Nº A B C D Z1 Z2
0 0 0 0 0 1 11 0 0 0 1 0 02 0 0 1 0 0 13 0 0 1 1 1 04 0 1 0 0 0 15 0 1 0 1 0 06 0 1 1 0 1 17 0 1 1 1 0 08 1 0 0 0 0 19 1 0 0 1 1 010 1 0 1 0 X X11 1 0 1 1 X X12 1 1 0 0 X X13 1 1 0 1 X X14 1 1 1 0 X X15 1 1 1 1 X X
00 01 11 1000 1 101 111 X X X X10 1 X X
ABCD
00 01 11 1000 1 101 1 111 X X X X10 1 X X
ABCD
ADDBCCDBDCBAZ1
DZ2
![Page 8: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/8.jpg)
8
Circuitos combinacionales básicos
•Decodificador (n-2n): n entradas y 2n salidas (sólo una activa).
•Codificador (2n-n): n entradas (una o varias activas) y lg2n salidas.
•Multiplexor (n-1): n entradas, 1 salida y lg2n señales de control.
•Demultiplexor (1-n): 1 entrada, n salidas y lg2n señales de control.
•Conversor de código (n-m): n entradas y m salidas, sin relación entre ellas.
•Otros C. combinacionales:•Comparadores •Semisumadores y Sumadores
![Page 9: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/9.jpg)
9
Decodificador
• Circuito combinacional con n entradas y 2n salidas• Activa una única línea de salida para cada combinación
de las líneas de entrada
• Decodificador 2-4. 2 entradas y 22 = 4 salidas– Tabla de la verdad y ecuaciones:
A1 A0 O3 O2 O1 O0
0 0 0 0 0 10 1 0 0 1 01 0 0 1 0 01 1 1 0 0 0 013
012
011
010
AAOAAOAAOAAO
![Page 10: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/10.jpg)
10
Decodificador
• Decodificador 2-4. Circuito lógico:
Circuito esquemático Esquema de bloque
![Page 11: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/11.jpg)
11
Decodificador
• Decodificador 2-4 con entrada de habilitación (Enable)– Enable activado: El decodificador funciona normalmente– Enable desactivado: Ninguna salida activa. Circuito “inhabilitado”
– Tabla de la verdad y ecuaciones:
E A1 A0 O3 O2 O1 O0
0 0 0 0 0 0 00 0 1 0 0 0 00 1 0 0 0 0 00 1 1 0 0 0 01 0 0 0 0 0 11 0 1 0 0 1 01 1 0 0 1 0 01 1 1 1 0 0 0
013
012
011
010
AAEOAAEOAAEOAAEO
![Page 12: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/12.jpg)
12
Decodificador
• Decodificador 2-4 con habilitación. Circuito lógico:
Circuito esquemático Esquema de bloque
![Page 13: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/13.jpg)
13
Decodificador• Decodificador 3-8. 3 entradas y 23 = 8 salidas
– Tabla de la verdad y ecuacionesA2 A1 A0 O7 O6 O5 O4 O3 O2 O1 O0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0
01277
01233
01222
01211
01200
AAAmO
AAAmOAAAmOAAAmOAAAmO
![Page 14: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/14.jpg)
14
Codificador
• Circuito combinacional con n entradas y log2n salidas
• Codificador Elemental: Para una única línea de entradaactiva, codifica a la salida un código que la identifica (númerode la entrada).
• Codificador de Prioridad: Dadas varias líneas de entradaactivas, codifica a la salida un código (número de la entrada),que identifica a la más prioritaria.
![Page 15: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/15.jpg)
15
Codificador
• Codificador de prioridad 8-3 con Enable• Entre varias entradas activas, se asigna la mayor prioridad a la
entrada con índice más alto.
E I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 A0 0 X X X X X X X X 0 0 0 1 1 X X X X X X X 1 1 1 1 0 1 X X X X X X 1 1 0 1 0 0 1 X X X X X 1 0 1 1 0 0 0 1 X X X X 1 0 0 1 0 0 0 0 1 X X X 0 1 1 1 0 0 0 0 0 1 X X 0 1 0 1 0 0 0 0 0 0 1 X 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
Tabla de la verdad
![Page 16: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/16.jpg)
16
Codificador
• Codificador de prioridad 8-3 con Enable
Ecuaciones:
EIIIIIIIIIIA
EIIIIIIIIIIIIIIA
EIIIIIIIIIIIIIIIIA
)(
)(
)(
45675676772
234567345676771
12345673456756770
![Page 17: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/17.jpg)
17
Codificador
• Codificador de prioridad 8-3 con EnableCircuito:
![Page 18: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/18.jpg)
18
Multiplexor• Realiza la transmisión de datos desde una entrada
seleccionable hacia una salida única• Se caracteriza por tener n líneas de control que
seleccionan (multiplexan) una de las 2n líneas deentrada y la transmiten a la salida
• Cada combinación de las líneas de control activa unapuerta
• Hay dos tipos de entradas:– Entradas de datos– Entradas de control
![Page 19: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/19.jpg)
19
Multiplexor• Multiplexor 4-1. 4 entradas (datos), 2 entradas (control) y 1 salida
– Tabla de la verdad, ecuación y circuito:
S1 S0 Salida (Z) 0 0 I0 0 1 I1 1 0 I2 1 1 I3
001101201301 ISSISSISSISSZ
Circuito esquemático
Esquema de bloque
![Page 20: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/20.jpg)
20
Multiplexor• Multiplexor 8-1 con entrada de habilitación. 8 entradas
(datos), 4 entradas (control) y 1 salidaTabla de la verdad y ecuación
E S2 S1 S0 Z 0 X X X 0 1 0 0 0 I0
1 0 0 1 I1
1 0 1 0 I2
1 0 1 1 I3 1 1 0 0 I4
1 1 0 1 I5
1 1 1 0 I6
1 1 1 1 I7
EISSSISSSISSSISSSISSSISSSISSSISSSZ )( 00121012201230124012501260127012
![Page 21: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/21.jpg)
Multiplexor• Multiplexor 8-1 con entrada de habilitación
– Circuito:
![Page 22: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/22.jpg)
22
Demultiplexor
• Realizan la función inversa del multiplexor• Puede seleccionarse la transmisión de un dato desde
una única línea de entrada hacia una de las posibleslíneas de salida
• Utilizando n líneas de control, transmite (demultiplexa)la información de su única línea de entrada porcualquiera de sus 2n líneas de salida
• Es lo mismo que un decodificador con enable, siendo lalínea de datos equivalente al enable
![Page 23: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/23.jpg)
23
Demultiplexor
• Demultiplexor 1-4. 1 entrada (dato), 2 entradas (control) y 4 salidas– Tabla de la verdad y ecuaciones:
S1 S0 O3 O2 O1 O0
0 0 0 0 0 I 0 1 0 0 I 0 1 0 0 I 0 0 1 1 I 0 0 0
ISSOISSO
ISSO
ISSO
013
012
011
010
![Page 24: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/24.jpg)
24
Demultiplexor
• Demultiplexor 1-4. Circuito:
Circuito esquemático Esquema de bloque
![Page 25: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/25.jpg)
25
Conversor de código
• Dada una palabra de n bits a la entrada se convierte otraduce a otra palabra de m bits a la salida.
• No existe una relación entre el número de líneas deentrada y de salida.
• Ambas palabras representan la misma información endistintos códigos.
![Page 26: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/26.jpg)
26
• Conversor BCD a 7 segmentos– Acepta código BCD (0..9) en sus 4 entradas y proporciona 7
salidas capaces de excitar un display de 7 segmentos queindican el dígito decimal de la entrada.
– Diagrama de bloques de la lógica:
abcdefg
Lógica dedecodificacióna 7 segmentosA
BCD
Código BCDde entrada
Display de 7 segmentos
Conversor de código
![Page 27: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/27.jpg)
27
• Conversor BCD a 7 segmentos– Segmentos activados para cada dígito decimal
Dígito Segmentos activados0 a,b,c,d,e,f1 b,c2 a,b,d,e,g3 a,b,c,d,g4 b,c,f,g5 a,c,d,f,g6 a,c,d,e,f,g7 a,b,c8 a,b,c,d,e,f,g9 a,b,c,d,f,g
Conversor de código
![Page 28: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/28.jpg)
28
• Conversor BCD a 7 segmentos– Tabla de verdad:
Entradas Salidas de segmentosDigitoDecimal D C B A a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 01 0 0 0 1 0 1 1 0 0 0 02 0 0 1 0 1 1 0 1 1 0 13 0 0 1 1 1 1 1 1 0 0 14 0 1 0 0 0 1 1 0 0 1 15 0 1 0 1 1 0 1 1 0 1 16 0 1 1 0 1 0 1 1 1 1 17 0 1 1 1 1 1 1 0 0 0 08 1 0 0 0 1 1 1 1 1 1 19 1 0 0 1 1 1 1 1 0 1 110 1 0 1 0 X X X X X X X11 1 0 1 1 X X X X X X X12 1 1 0 0 X X X X X X X13 1 1 0 1 X X X X X X X14 1 1 1 0 X X X X X X X15 1 1 1 1 X X X X X X X
Conversor de código
![Page 29: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/29.jpg)
29
• Comparador de bits: circuito con 2 entradas y 3salidas que se utiliza para comparar bits
• Comparador de 2 bits. Tabla de la verdad, ecuaciones y circuito
A B A>B A=B A<B
0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0
BABABABA
BABA
Comparador de bits
![Page 30: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/30.jpg)
Ejemplo: A) Diseñar F mediante un Decodificador 4-16 y una puerta OR
Decodificador 4-16A
Asociar las variables de la función lógica a las entradas del decodificador. Equivalente a suma de productos.
0123456789
101112131415
DCBA
S
DEC
OD
IFIC
ADO
R 4
-16
3210
Funciones lógicas con DEC o MUX
A F0000000011111111
0000111100001111
0011001100110011
0101010101010101
1101010010101000
B C D
![Page 31: Fundamentos de Computadores Escuela Politécnica Superior. U.A · Conversor de código. U2.2.5. Comparador de bits. U2.3. Uso de decodificadores y multiplexores como generadores de](https://reader033.fdocuments.es/reader033/viewer/2022053112/6086611c13d12b28ce3d5831/html5/thumbnails/31.jpg)
1DD0
/D/D/D
0
01234567
2 1 0
A B C
F
1. Asociar variables (A,B,C,D,…) a las entradas de control (Sn…S2,S1,S0).2. Las variables no asociadas al control, forman parte de las entrada del
MUX3. Las variables asociadas al control, NUNCA forman parte las entrada del
MUX4. Algunas entradas al MUX pueden ser ‘0’ ó ‘1’
Un MUX 8-1BA F
0000000011111111
0000111100001111
0011001100110011
0101010101010101
110101 0 010101000
B C D
Si es 11, se pone 1 en su entrada
Si es 01, se pone D en su entrada
Si es 10, se pone /D en su entrada
Si es 00, se pone 0 en su entrada
Funciones lógicas con DEC o MUXEjemplo: B) Diseñar F mediante un Multiplexor 8-1