INSTITUTO TECNOLÒGICO SUPERIOR

“CENTRAL TÈCNICO”NIVEL TECNOLÓGICO

ESCUELA DE ELECTICIDAD

Práctica No 3

Tema: CONTADORES SINCRÓNICOS

Integrantes:

Cristian Guagalango Cristian Juiña

Nivel: 3 ro “C” electricidad

Ingeniero: Guillermo Escobar

Fecha de realización: 2012/11/07

SISTEMAS DIGITALES 2

OBJETIVOS

Diseñar contadores sincrónicos, utilizando FLIP – FLOPs JK.

2. TRABAJO PREPARATORIO

2.1 Consultar los diagramas de pines y el funcionamiento de los contadores sincrónicos.

2.2 Diseñar contadores sincrónicos módulo 10 y módulo 8MÓDULO 10

# n n+1 JA KA JB KB JC KC JD KD

QD QC QB QA QD QC QB QA

0 0 0 0 0 0 0 0 1 1 X 0 X 0 X 0 X1 0 0 0 1 0 0 1 0 X 1 1 X 0 X 0 X2 0 0 1 0 0 0 1 1 1 X X 0 0 X 0 X3 0 0 1 1 0 1 0 0 X 1 X 1 1 X 0 X4 0 1 0 0 0 1 0 1 1 X 0 X X 0 0 X5 0 1 0 1 0 1 1 0 X 1 1 X X 0 0 X6 0 1 1 0 0 1 1 1 1 X X 0 X 0 0 X7 0 1 1 1 1 0 0 0 X 1 X 1 X 1 1 X8 1 0 0 0 1 0 0 1 1 X 0 X 0 X X 09 1 0 0 1 0 0 0 0 X 1 0 X 0 X X 110 1 0 1 0 X X X X X X X X X X X X11 1 0 1 1 X X X X X X X X X X X X12 1 1 0 0 X X X X X X X X X X X X13 1 1 0 1 X X X X X X X X X X X X14 1 1 1 0 X X X X X X X X X X X X15 1 1 1 1 X X X X X X X X X X X X

Simplificando las entradas J y K se tiene:

JA=KA=1

JB=QAQD’

KB = QA

JC = KC = QAQB

JD = QAQBQC

KD = QA

1

0 0

x

1

x

x

x

x

1

QA0

x

x

1

0

C Qc

QB

QD

C

QBQAx

x

x x

1

x

1

1

0

0

x

QAx

1

0

x

x

C Qc

QB

QD

C

QBQA0

MÓDULO 8# n n+1

C QC QB QA QC QB QA JA KA JB KB JC KC

0 0 0 0 0 0 0 1 1 x 0 x 0 x1 0 0 0 1 0 1 0 x 1 1 x 0 x2 0 0 1 0 0 1 1 1 x x 0 0 x3 0 0 1 1 1 0 0 x 1 x 1 1 x4 0 1 0 0 1 0 1 1 x 0 x x 05 0 1 0 1 1 1 0 x 1 1 x x 06 0 1 1 0 1 1 1 1 x x 0 x 07 0 1 1 1 0 0 0 x 1 x 1 x 18 1 0 0 0 1 1 1 1 x 1 x 1 x9 1 0 0 1 0 0 0 x 1 0 x 0 x10 1 0 1 0 0 0 1 1 x x 1 0 x11 1 0 1 1 0 1 0 x 1 x 0 0 x12 1 1 0 0 0 1 1 1 x 1 x x 113 1 1 0 1 1 0 0 x 1 0 x x 014 1 1 1 0 1 0 1 1 x x 1 x 015 1 1 1 1 1 1 0 x 1 x 0 x 0

Simplificando las entradas J y K se tiene:JA=KA=1

1

0 x

0

x

x

x

x

x

x

QAx

1

0

0

0

C Qc

QB

QD

C

QBQA0

x

x 0

x

1

0

1

0

0

0

QA0

x

x

x

x

C Qc

QB

QD

C

QBQAx

1 0

x

x

x

QA

x

1

Qc QB

QB

Qc

QAx

QB

x 0

1

0

0

QA

x

x

Qc QB

QB

Qc

QAx

QB

x 1

x

x

1

QA

x

1

Qc QB

QB

Qc

QAx

QB

0 x

x

x

x

QA

0

1

Qc QB

QB

Qc

QA1

QB

2.3 Diseñar un contador que tenga la siguiente secuencia: 0, 3, 5, 2, 4, 1, 0 …

# n n+1QC QB QA QC QB QA JA KA JB KB JC KC

0 0 0 0 0 1 1 1 x 1 x 0 x1 0 0 1 1 0 0 x 1 0 x 1 x2 0 1 0 0 0 1 1 x x 1 0 x3 0 1 1 1 0 1 x 0 x 1 1 x4 1 0 0 0 0 0 0 x 0 x x 15 1 0 1 0 1 0 x 1 1 x x 16 1 1 0 x x X x x x x x x7 1 1 1 x x x x x x x x x

1 1

x

x

0

QA

x

x

Qc QB

QB

Qc

QA0

QB

x x

x

x

x

QA

1

1

Qc QB

QB

Qc

QAx

QB

PROCEDIMIENTO

Armar los circuitos del punto 2.2 y 2.3, verificar su funcionamiento. Los resultados deben se visualizados en un display de 7 Segmentos.

MÓDULO 10

U6A

74LS14D

U7A

74LS14D

R1

5Ω

LED5

R5330Ω

C1100uF

3

00

2

1

U1A

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2 U2B

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2 U3A

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2U4B

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2

R2330Ω

VCC5V

LED1LED2 LED3 LED4

R3330Ω

R4330Ω

R6330Ω

U9A

74LS08D

U10B

74LS08D

U11C

74LS08D

VCC

15

13

12

10

0000

8765

4

VCC5V

VCC5V

U5

74LS47N

A7B1C2D6

OA 13

OD 10OE 9OF 15

OC 11OB 12

OG 14~LT3~RBI5~BI/RBO4

GND

U8

A B C D E F G

CA

23222120191814

VCC

VCC

9

11

16

17

MODULO 8 UP/DOWN

MODULO 0, 3, 5, 2, 1, 4,0,…

U6A

74LS14D

U7A

74LS14D

R1

5Ω

LED5

R5330Ω

C1100uF

U1A

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2 U2B

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2 U3A

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2

R2330Ω

VCC5V

VCC5V

VCC5V

LED2 LED3LED4

R4330Ω

R6330Ω

U10B

74LS08D

U11C

74LS08D

U5

74LS47N

A7B1C2D6

OA 13

OD 10OE 9OF 15

OC 11OB 12

OG 14~LT3~RBI5~BI/RBO4

GND

U8

A B C D E F G

CA

U4A

74ALS32M

1A1

1B21Y 3

11

INFORME

RESULTADOS OBTENIDOS.

U1A

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2 U2B

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2 U3A

74LS76D

1J4 1Q 15

~1Q 141K16

~1CLR

3

1CLK1

~1PR

2

U6A

74LS14D

U7A

74LS14D

R1

30Ω

VCC

5V

VCC

5V

LED5

R5330Ω

U5

74LS47N

A7B1C2D6

OA 13

OD 10OE 9OF 15

OC 11OB 12

OG 14~LT3~RBI5~BI/RBO4

GND

U8

A B C D E F G

CA

C1100uF

13121110987

0

VCC

VCC

0

2

1

3

VCC

5V

VCC

5V

R2330Ω

J1Key = A

VCC

U4A

74LS08D

U9A

74LS08D

U11A

74LS08D

U12A

74LS32D

U13A

74LS32D

5

17

U10A

74LS08D

16

14

19

20

21

22

15 18

23

VCC6

U14A

74LS04D

0

24

4

En la resolución de la práctica nos dimos cuenta de que la principal característica de estos contadores radica en la conexión del reloj a todos los flip flops al mismo tiempo. En los asíncronos, la señal de reloj se propaga en cascada entre los flip flops.A partir de las tablas de funcionamiento de cada flip flop, es posible obtener las propias de excitación, las cualesson fundamentales para el diseño.

POSIBLES APLICACIONES PARA LOS CIRCUITOS ARMADOS.

Este circuito permite la medida de tiempos, cantidades de objetos, división de frecuencias, intervalos, que correspondan a sus diferentes modulos. Puede ser utilizado para medir velocidades (al recorrer espacios) y distancias (conocida la velocidad con que se recorre), determinación de intervalos temporales, el contaje recíproco de pulsos durante un intervalo de tiempo fijo, etc.

CONCLUSIONES. Para un diseño con una variable que permita controlar la dirección del conteo (ascendente o

descendente), es necesario considerar una tabla con n flip flops más la variable mencionada.

En los contadores síncronos las entradas de reloj de todos los flip flops se conectan juntas a un reloj común.De esta manera todos los FF cambian de estado simultáneamente (en paralelo).

De forma similar al contador asíncrono de décadas, un contador síncrono de décadas cuenta del 0 al nueve, por lo que de nuevo se tiene una secuencia truncada. La diferencia está que debido a que el contador es síncrono, los cambios deben ejecutarse simultáneamente en todos los FF en función del reloj principal, común a todos ellos. Esta vez para forzar el paso de 9 a 0 (y no 10) y recomenzar la cuenta, no se utilizan las entradas de CLEAR, que como se mencionó en la guía de Flip Flops, son entradas asíncronas. En cambio se utilizan compuertas que fuerzan el cambio en forma síncrona.

Un problema de los contadores sincrónicos, es que para altas velocidades, la acumulación de los tiempos de retardo genera un funcionamiento inadecuado. Esto se debe a que cada salida de los Flip – Flops, se convierte en señal de reloj para los siguientes, y los últimos deben esperar que cambien las salidas los anteriores para cambiar estos.Para solventar esta dificultad, se diseñan contadores, donde la señal del reloj (CK) es la misma para todos los Biestables.

BIBLIOGRAFÍA.

www.Contadores - Tienda de electronica.com