Informe Previo (1 Laboratorio)

9
 UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA Laboratorio de Sistemas Digitales PRE INFORME: BIEST  ABLES ASINCRONOS Y SINCRONOS CURSO: SISTEMAS DIGITALES GRUPO HORARIO: 92G PROFESOR: Ing. UTRILLA SALAZAR DARIO ALUMNO: CANGALAYA RIOS PEDRO DANIEL CODIGO: 1223220446 2014-B

Transcript of Informe Previo (1 Laboratorio)

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 1/8

 

UNIVERSIDAD NACIONAL DEL CALLAOFACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICAESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

Laboratorio de Sistemas Digitales

PRE INFORME: BIEST ABLES ASINCRONOS Y SINCRONOS

CURSO: SISTEMAS DIGITALES

GRUPO HORARIO: 92G

PROFESOR: Ing. UTRILLA SALAZAR DARIO

ALUMNO: CANGALAYA RIOS PEDRO DANIEL

CODIGO: 1223220446

2014-B

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 2/8

 

V. PARA EL INFORME PREVIO

1. Describir el concepto de Biestable Asíncrono, analice su funcionamiento ymencione los tipos de latches.

Un biestable asíncrono, o Latch, es aquel dispositivo secuencial que monitorea

sus entradas de manera continua haciendo que las salidas del dispositivodependan solo de los estados de sus entradas esto de manera independientede una señal de reloj (clock).

Tipos de latches:a) Latch RS (NAND)

b) Latch RS (NOR)

2.  Describir el concepto de Biestable síncrono, analice su funcionamiento ydescriba los tipos de Flip flops convencionales.

Son los circuitos que tienen una señal de control que indica cuando puedencambiar de valor. Hay de dos tipos, los activos por nivel y los activos por flanco.Para establecer los instantes de tiempo en un circuito secuencial basado enbiestable conlleva a la introducción de señales de reloj o clock que indicarádicho instante.

R S 1nQ

  1nQ  

0 00 11 01 1

1 11 00 1

nQ

  nQ  

R S 1nQ

  1nQ  

0 00 11 01 1

nQ

  nQ  1 00 10 0

TABLA DE VERDADLATCH RS NAND

TABLA DE VERDADLATCH RS NOR

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 3/8

 

Tipos de Flip Flops (F-F):a) F-F Tipo RS:

b) F-F Tipo JK:

c) F-F Tipo D:

d) F-F Tipo T:

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 4/8

 

3. De los manuales técnicos obtener los IC TTL y CMOS que realizan la funciónde latch y Flip Flops, analice su tabla de verdad y funcionamiento.

El 7473 y el 74HC73 tienen la misma representación, poseen una salida a resety se activan en flanco de bajada.

El 74HC76, 74LS76 y 7476 son los flip flop comerciales, con dos salidas de

reset y clear que se activan en flanco de bajada.

El 7472 o 74HC72 se comporta como un flip flop triple con entradas J y Kindependientes. Posee un reset común, un set común y también comparten elmismo reloj o clock. Se activan en flanco de bajada.

El 74107 o 74HC107 se comporta como un flip flop JK con una salida parareset, se activa en flanco de bajada.

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 5/8

 

El 74ALS112, 741LS12, 74HC112 o 74S112 se comporta como un flip flop JKcon dos salidas para reset y set, se activa en flanco de bajada.

El 74LS113, 74S113 o 74ALS113 se comporta como un flip flop JK con unasalida para set, se activa en flanco de bajada.

El 74S114, 74ALS114 o 74LS114 se comporta como un flip flop doble conclock comun, posee una enttrada comun para reset y dos diferentes de set.Tienen salidas independientes y se activan en flanco de bajada.

El 7479, 74ALS109, 74F109, 74HC109 o 74LS109 se comporta como un flipflop JK con dos entradas para reset y set, se activan en flanco de subida.

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 6/8

 

4. ¿Cuál es la diferencia principal entre un Latch y el Flip Flop?

La diferencia radica que el término Flip-Flop se asume para un dispositivosecuencial que muestre sus entradas y cambie sus salidas en tiemposdeterminados por una señal de reloj (clock). Por otro lado, el nombre o término

Latch, se usa para los dispositivos secuenciales que monitorea de formacontinua sus entradas y cambia sus salidas independientemente de la señal dereloj. Esto es que, un Flip-Flop utiliza como entrada CLK una señal de pulsomientras que el Latch utiliza una señal de nivel.

5.  Analice el funcionamiento del Flip Flop Maestro-Esclavo; investigar susventajas.

Un Flip-Flop maestro-esclavo es denominado también llamado principal-secundario. Están compuestos por dos RS, JK o D síncronos en los que elprimero funcionará con el flanco de subida y el segundo tomará el rol con el

flanco de bajada.El biestable maestro está habilitado cuando llega el flanco positivo. En eseintervalo de tiempo, las salidas irán acorde con las entradas. Toda variaciónhará que la salida cambie. Cuando llega el flanco negativo al esclavo, este sehabilita. Es en este instante donde toma la salida del maestro como entrada.Debido a esto, después de flanco negativo de reloj, la salida del biestableesclavo será la equivalente a la salida almacenada en el biestable maestro. Lasalida del esclavo es la salida del biestable completo.En la siguiente imagen se presenta el esquema interno del flip flop Maestro-Esclavo o Master-Slave:

Tabla de transición:

S R CP Q(t+1) 

0011

0101

  

 

 

Q(t) 01x

Una de las ventajas de utilizar estos biestables es porque los Flip Flop Maestro-Esclavo no se habilitan al mismo tiempo o de manera paralela. Es por ello quese les denomina que no son transparentes. La información lograda en una delas transiciones de la señal de reloj se mantiene hasta que ocurra otro procesosimilar, hasta que el flanco positivo que active al maestro.

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 7/8

 

6. Describir las características de disparo de Flip Flops por pulso y por flanco.a) Flip flops disparados por pulso 

También llamados por nivel son aquellos que actúan solo con los nivelesde amplitud 0 o 1.

b) Flip flops disparados por flancoEs la arquitectura más empleada para diseñar los circuitos. Solo cambiade valor en los flancos de reloj que normalmente suelen ser en los desubida, pero también pueden ser en los de bajada. El cambio a la salidadel biestable se produce después del flanco de reloj.

7. utilizando flip flop J-K , desarrollar los circuitos para convertir a :

a) Flip Flop R-SRealizamos primero la tabla de conversión

J-K Entradas Salidas S-R Entradas

S R Qn  Qn+1  J K

0 0 0 0 0 X

0 0 1 1 X 0

0 1 0 0 0 X

0 1 1 0 X 1

1 0 0 1 1 X

1 0 1 1 X 0

1 1 Invalido Invalido - -

1 1 Invalido Invalido - -

Por Karnaugh:

8/11/2019 Informe Previo (1 Laboratorio)

http://slidepdf.com/reader/full/informe-previo-1-laboratorio 8/8

 

b) Flip Flop DRealizamos su tabla de conversión:

D Entradas Salidas S-R Entradas

D Qn  Qn+1  J K

0 0 0 0 X0 1 0 X 1

1 0 1 1 X

1 1 0 X 0

Por Karnaguh obtenemos:

c) Flip Flop T

Realizamos su tabla de conversión:

T Entradas Salidas S-R Entradas

T Qn  Qn+1  J K

0 0 0 0 X

0 1 1 X 01 0 1 1 X

1 1 0 X 1

Por Karnaugh