Ivan Fernández López ESTUDIO DE INTEGRIDAD DE SEÑAL...

Ivan Fernández López

ESTUDIO DE INTEGRIDAD DE SEÑAL

APLICADO A UN MÓDULO ELECTRÓNICO DEL AUTOMOVIL

Dirigido por el Prof. Ramón Villarino Villarino

Grado en Ingeniería Electrónica Eléctrica y Automática

Tarragona 2014

Información confidencial

Esta es la versión pública del documento. Para su publicación y siguiendo las instrucciones del acuerdo de confidencialidad (ver página siguiente) del Trabajo Final de Grado, han sido eliminadas de la versión íntegra del documento las partes del contenido de carácter confidencial. Para más información:

Lear Corporation Holding Spain C/ Fusters 54 43800 Valls (TARRAGONA) Spain Teléfono 977617372

Ivan Fernández López Estudio de integridad de señal

3

Contenido 1 Introducción ............................................................................................................................. 8

2 Objetivos del proyecto ............................................................................................................. 9

3 Justificación ........................................................................................................................... 10

4 Planificación ........................................................................................................................... 11

5 Integridad de señal ................................................................................................................ 12

6 Características del módulo .................................................................................................... 13

7 Hyperlynx SI .......................................................................................................................... 15

7.1 Introducción a Hyperlynx SI ........................................................................................... 15

7.2 Modelos de simulación ................................................................................................... 15

8 Selección y clasificación de pistas ........................................................................................ 21

9 Simulaciones ......................................................................................................................... 24

9.1 Configuración del PCB ................................................................................................... 24

9.2 Añadiendo los modelos .................................................................................................. 28

9.3 Crosstalk ......................................................................................................................... 30

9.4 Distorsión de la señal ..................................................................................................... 67

9.5 Análisis de impedancias características de línea .......................................................... 81

10 Mejoras ............................................................................................................................ 127

11 Conclusiones finales ........................................................................................................ 129

12 Glosario ............................................................................................................................ 130

13 Bibliografía ....................................................................................................................... 131

14 Agradecimientos .............................................................................................................. 133


4

Tablas Tabla 1 Tiempo de realización del proyecto ................................................................................ 11

Tabla 2 Pistas a simular por crosstalk .......................................................................................... 33

Tabla 3 Resultados de las simulaciones de crosstalk ................................................................. 66

Tabla 4 Impedancias características de las pistas a simular con diagrama del ojo ................... 67

Tabla 5 Características de las pistas a simular con el análisis de impedancias ........................ 81

Figuras Figura 1 Diagrama temporal ......................................................................................................... 11

Figura 3 Esquema de clasificación de pistas ............................................................................... 21

Figura 4 Configuración inicial de las capas del PCB ................................................................... 25

Figura 5 Correcta configuración del PCB ..................................................................................... 26

Figura 6 Entorno de Hyperlynx ..................................................................................................... 27

Figura 7 Configuración de los umbrales....................................................................................... 32

Figura 9 Rutado de la pista C_CHARGE_PUMP_SOCKET_PWM ............................................ 36

Figura 10 Simulación de C_CHARGE_PUMP_SOCKET_PWM ................................................. 37

Figura 11 rutado de la pista MISO_SBC ...................................................................................... 38

Figura 12 Pistas acopladas a la MISO_SBC ............................................................................... 38

Figura 13 Plano general de MISO_SBC y pistas acopladas ....................................................... 39

Figura 14 Rutado de MOSI_SBC y sus pistas afectadas ........................................................... 41

Figura 15 Resultados de la simulación MOSI_SBC ................................................................... 42

Figura 16 rutado de SCLK_SBC .................................................................................................. 43

Figura 17 Resultados de la simulación de SCLK_SBC ............................................................... 44

Figura 18 Rutado de CS_SBC ..................................................................................................... 45

Figura 19 Resultados de CS_SBC ............................................................................................... 46

Figura 20 rutado de TX_CAN ....................................................................................................... 47

Figura 21 Resultados de TX_CAN ............................................................................................... 48

Figura 22 Rutado de RX_CAN y afectadas ................................................................................ 49

Figura 23 resultados de RX_CAN ................................................................................................ 50

Figura 24 Rutado de SPI_SCLK_QUAD ...................................................................................... 51

Figura 25 Resultado de la simulación de SPI_SCLK_QUAD ...................................................... 52

Figura 26 Rutado de SPI_MISO_QUAD ...................................................................................... 53


5

Figura 27 Resultado de SPI_MISO_QUAD ................................................................................. 54

Figura 28 Rutado de SPI_MOSI_QUAD ...................................................................................... 55

Figura 29 Resultado de SPI_MOSI_QUAD ................................................................................. 56

Figura 30 Rutado de TXD_LIN y afectadas ................................................................................. 57

Figura 31 Resultados de la simulación TXD_LIN ........................................................................ 58

Figura 32 Rutado de RXD_LIN y afectadas ................................................................................. 59

Figura 33 Resultado RXD_LIN ..................................................................................................... 60

Figura 34 Rutado de SPI_CS_QUAD2 y afectadas ..................................................................... 61

Figura 35 Resultado SPI_CS_QUAD2 ......................................................................................... 62

Figura 36 Comparación de campo electromagnético CAN ......................................................... 63

Figura 37 Rutado CAN y afectada ............................................................................................... 64

Figura 38 Resultado CAN ............................................................................................................. 65

Figura 39 Descripción del diagrama del ojo ................................................................................. 67

Figura 40 Selección de características guardadas ...................................................................... 68

Figura 41 Tipo de análisis ............................................................................................................. 68

Figura 42 Selección de puntos de prueba ................................................................................... 69

Figura 43 Definimos el tipo de estímulo ....................................................................................... 69

Figura 44 Medición empírica del jitter .......................................................................................... 70

Figura 45 Selección de características del jitter........................................................................... 71

Figura 46 Método de análisis ....................................................................................................... 71

Figura 47 Tipo de resultados ........................................................................................................ 72


Figura 49 Diagrama del ojo de SPI_SCLK_QUAD ...................................................................... 73

Figura 50 Diagrama con máscara de SPI_SCLK_QUAD ............................................................ 74


Figura 52 Diagrama del ojo de SPI_MISO_QUAD ..................................................................... 75


Figura 54 Configuración de estímulo ........................................................................................... 76

Figura 55 Diagrama del ojo de SPI_MOSI_QUAD ...................................................................... 77

Figura 56 Rutado de MISO_SBC ................................................................................................. 78

Figura 57 Diagrama del ojo de MISO_SBC ................................................................................. 78

Figura 58 Rutado de MOSI_SBC ................................................................................................. 79

Figura 59 Diagrama del ojo de MOSI_SBC ................................................................................. 79

Figura 60 Rutado de SCLK_SBC ................................................................................................. 80


6

Figura 61 Diagrama del ojo de SCLK_SBC ................................................................................. 80


Figura 63 Resultados de simulación SPI_SCLK_QUAD ............................................................. 83

Figura 64 Tiempo de ON señal en origen .................................................................................... 84

Figura 65 Tiempo de ON señal en destino .................................................................................. 84

Figura 66 Bifurcación ideal ........................................................................................................... 85

Figura 67 Tiempo de ON SPI_SCLK_QUAD ............................................................................... 86

Figura 68 Reflexión en el flanco de caída SPI_SCLK_QUAD ..................................................... 87

Figura 69 Reflexión en el flanco de subida SPI_SCLK_QUAD ................................................... 87


Figura 71 Onda completa de SPI_MISO_QUAD ......................................................................... 89

Figura 72 Flanco de subida de SPI_MISO_QUAD ...................................................................... 90

Figura 73 Flanco de bajada de SPI_MISO_QUAD ...................................................................... 90

Figura 74 Onda completa de SPI_MISO_QUAD ......................................................................... 91

Figura 75 Flanco de subida de SPI_MISO_QUAD ...................................................................... 92

Figura 76 Flanco de bajada de SPI_MISO_QUAD ...................................................................... 92


Figura 78 Onda completa SPI_MOSI_QUAD .............................................................................. 94

Figura 79 Escalón en el flanco de subida de SPI_MOSI_QUAD ................................................ 95

Figura 80 Escalón en el flanco de bajada de SPI_MOSI_QUAD ................................................ 95

Figura 81 Rutado de SPI_CS_QUAD1 ........................................................................................ 96

Figura 82 Onda completa SPI_CS_QUAD1 ................................................................................ 97

Figura 83 Flanco de subida de SPI_CS_QUAD1 con reflexión .................................................. 98

Figura 84 Flanco de bajada de SPI_CS_QUAD1 con reflexión .................................................. 98

Figura 85 Rutado de SPI_CS_QUAD2 ........................................................................................ 99

Figura 86 Flanco de subida de SPI_CS_QUAD2 con reflexión ................................................ 101

Figura 87 Flanco de bajada de SPI_CS_QUAD2 con reflexión ................................................ 101

Figura 88 Rutado de PWM_CLK_QUAD ................................................................................... 102

Figura 89 Flanco subida PWM_CLK_QUAD ............................................................................. 103

Figura 90 Flanco subida PWM_CLK_QUAD ............................................................................. 104

Figura 91 Rutado de TX_CAN .................................................................................................... 105

Figura 92 Onda completa TX_CAN ............................................................................................ 106

Figura 93 Flanco subida TX_CAN .............................................................................................. 107

Figura 94 Rutado de RX_CAN ................................................................................................... 108


7

Figura 95 Onda completa RX_CAN ........................................................................................... 109

Figura 96 Oscilaciones flanco subida RX_CAN ......................................................................... 110

Figura 97 Rutado de MISO_SBC ............................................................................................... 111

Figura 98 Onda completa MISO_SBC ....................................................................................... 112

Figura 99 Oscilaciones flanco subida MISO_SBC ..................................................................... 113

Figura 100 Rutado de MOSI_SBC ............................................................................................. 114

Figura 101 Onda completa MOSI_SBC ..................................................................................... 115

Figura 102 Reflexión flanco subida MOSI_SBC ........................................................................ 116

Figura 103 Reflexión flanco bajada MOSI_SBC ........................................................................ 116

Figura 104 Rutado de SCLK_SBC ............................................................................................. 117

Figura 105 Onda completa SCLK_SBC ..................................................................................... 118

Figura 106 Flanco subida SCLK_SBC ....................................................................................... 119

Figura 107 Rutado de CS_SBC ................................................................................................. 120

Figura 108 Flanco subida CS_SBC ........................................................................................... 121

Figura 109 Rutado de TXD_LIN ................................................................................................. 122

Figura 110 Flanco subida TXD_LIN ........................................................................................... 123

Figura 111 Flanco subida sin oscilaciones TXD_LIN ................................................................ 123

Figura 112 Rutado de RXD_LIN ................................................................................................. 124

Figura 113 Flanco subida RXD_LIN ........................................................................................... 125

Figura 114 Flanco de bajada RXD_LIN ..................................................................................... 125

Figura 115 Oscilaciones en el flanco de subida RXD_LIN ........................................................ 126

Figura 116 Mejoras aplicadas .................................................................................................... 127

Figura 117 Resultado de la mejora ............................................................................................ 128


8

1 Introducción

La compatibilidad electromagnética, la integridad de señal o de potencia y la seguridad

funcional son conceptos que cada vez más es necesario integrarlos en los proyectos

electrónicos.

Por tanto si se tienen en cuenta desde el inicio del diseño, se conseguirá un ahorro tanto en

tiempo como en el coste a la hora de corregir los fallos.

Precisamente, el objetivo de este proyecto consiste en realizar un estudio de integridad de

señal de un componente electrónico fabricado en la empresa Lear Corporation con la finalidad

de reducir los costes y el tiempo de producción de dicho componente, intentando detectar los

posibles fallos.

Pese a que, de acuerdo con el correcto de diseño, este proyecto debería tener lugar

inmediatamente después del diseño definitivo de la PCB; se ha preferido realizar las

simulaciones a partir de un prototipo de PCB.


9

2 Objetivos del proyecto

En este proyecto se han definido unos objetivos según el tiempo que disponíamos en la

empresa Lear Corporation (11 de noviembre al 27 de marzo). Ha estado condicionado al uso

del programa Hyperlynx SI en horas en la empresa porque la licencia del programa estaba

ligada al ordenador de ésta, por tanto no se pudo usar el programa en los períodos

vacacionales.

El primer objetivo del proyecto consistió en aprender a usar la herramienta Hyperlynx para

realizar simulaciones de integridad de señal.

El segundo objetivo fue realizar un estudio de integridad de señal de un componente

electrónico de un automóvil, analizar los resultados y en caso de detectar un punto mejorable

proponer mejoras.

En el tercer objetivo de este proyecto se realizó una librería de modelos personalizada para

poder ser usado en futuras simulaciones.

El cuarto y último objetivo a realizar, fue incrementar el saber de la empresa Lear Valls en

cuanto al uso de Hyperlynx SI para detectar puntos mejorables con las simulaciones de

integridad de señal antes de realizar un prototipo de circuito.


10

3 Justificación

Este proyecto nace a partir de la necesidad de prever los problemas derivados de la integridad

de señal en el entorno de la electrónica de automoción. Hasta la fecha, en la empresa LEAR

Corporation Valls, se había utilizado dos de los tres métodos existentes para el diseño

orientado a EMC (compatibilidad Electromagnética): las reglas de diseño y la aproximación por

cálculo. Pero debido al aumento progresivo de frecuencia en las señales eléctricas, los tiempos

de flanco más cortos y el aumento del número de componentes en una misma placa de circuito

impreso, ha sido necesario realizar estudios de integridad de señal con simulaciones. En Lear

Corporation se disponía del programa Hyperlynx SI/PI con el que se podían realizar estas

simulaciones y con el que se ha llevado a cabo este proyecto pionero en la sucursal de Valls.


11

4 Planificación

La planificación se llevó a cabo en consonancia con la duración de las prácticas en Lear

Corporation, siendo el horario de media jornada desde el 11 de noviembre hasta el 27 de

marzo, y teniendo en cuenta que el programa no se pudo utilizar durante los períodos

vacacionales, pues la licencia estaba unida a los ordenadores de empresa.

La planificación fue la siguiente:

tarea fecha inicio duracion (dias) fecha final PFG 11/11/2013 138 27/03/2014Aprender a utilizar Hyperlynx SI Boardsim 11/11/2013 21 01/12/2013Definir las pistas criticas 02/12/2013 7 08/12/2013Definir las pistas agresoras y sensibles 09/12/2013 7 15/12/2013Recolectar los modelos IBIS 16/12/2013 28 12/01/2014Simulaciones de crosstalk 13/01/2014 21 02/02/2014Simulaciones de distorsión de señal 03/02/2014 14 16/02/2014Simulaciones de impedancias de líneas 17/02/2014 14 02/03/2014Análisis de resultados 03/03/2014 14 16/03/2014Mejoras aplicables 17/03/2014 12 27/03/2014

Tabla 1 Tiempo de realización del proyecto

Figura 1 Diagrama temporal


12

5 Integridad de señal

La compatibilidad electromagnética (EMC) es la rama de la tecnología electrónica que estudia e

intenta prevenir los efectos entre un equipo electrónico y su entorno electromagnético.

Existen tres tipos de métodos de diseño de EMC:

· Reglas de diseño y listas de comprobación. Están basadas en la experiencia y nos

proporcionan una primera aproximación.

· Cálculo para una aproximación matemática. Nos proporcionan una rápida

aproximación con un esfuerzo moderado y una precisión aceptable.

· Simulaciones con programas informáticos. Mucho más precisas pero es necesario

invertir esfuerzo y tiempo.

Dentro de la compatibilidad electromagnética existen diversas ramas. Una de ellas es la

Integridad de señal que se puede definir como la parte de la tecnología electrónica y de la

compatibilidad electromagnética que estudia los fenómenos físicos que afectan a la calidad de

las señales eléctricas. Estos estudios pueden mostrar información muy valiosa para corregir

errores antes de realizar el prototipo de circuito. Por ello se han de realizar en las partes

previas a la realización de un PCB.

Uno de los factores principales que afectan a la calidad de una señal es el ruido producido por

el mismo sistema (objeto de estudio de este proyecto). Este ruido puede ser producido por un

componente, por un plano o por una pista y puede transmitirse por radiación o conducción a

través de pistas eléctricas o impedancias comunes entre dos pistas. Por ello se han realizado

tres tipos de simulaciones:

· Crosstalk: Análisis de ruido radiado.

· Distorsión de señal: con diagrama del ojo y análisis de impedancias de transmisión.


13

6 Características del módulo


14

Página no publicada en la versión pública del documento siguiendo las instrucciones del acuerdo de confidencialidad del Trabajo Final de Grado. Han sido eliminadas de la versión íntegra del documento las partes del contenido de carácter confidencial. Para más información:

Lear Corporation Holding Spain

C/ Fusters 54

43800 Valls (TARRAGONA) Spain

Teléfono 977617372


15

7 Hyperlynx SI

7.1 Introducción a Hyperlynx SI

Hyperlynxs SI es un programa informático de Mentor Graphics que nos proporciona algunas de

las herramientas necesarias para hacer simulaciones de integridad de señal. Podemos realizar

simulaciones de crosstalk y eye diagram, comprobar la impedancia de una línea o el

comportamiento eléctrico de un pin en concreto.

Para realizar estas simulaciones es necesario disponer de los modelos de los buffers de

entrada salida de todos los componentes digitales y de las impedancias de los componentes

analógicos.

7.2 Modelos de simulación

Modelos IBIS.

Hyperlynx simula el comportamiento los buffers de entrada salida y por lo tanto necesita

modelar dichas conexiones. Para ello utiliza modelos IBIS y/o SPICE de los buffers que

proporcionan la información necesaria del comportamiento de todos los drivers de entrada y

salida.

Estos modelos de los drivers de entrada salida son útiles para las simulaciones de integridad

de señal en circuitos impresos y aportan al programa los valores de los gráficos de

intensidad/tensión y curvas características de voltaje en función del tiempo que definen dichos

buffers.

Los modelos IBIS se pueden realizar en un laboratorio. Para ello es necesario crear, a partir de

medidas empíricas, los gráficos especificados en el siguiente link con todos sus valores

http://www.vhdl.org/ibis/cookbook/cookbook-v4.pdf. Este pdf nos da toda la información para

crear modelos IBIs desde nuestro laboratorio. No se ha realizado ningún estudio exhaustivo de

la creación de los modelos, tal que no era un objetivo de este proyecto. No obstante si había

que entenderlos mínimamente para poder realizar modificaciones de los mismos.


16

Durante este proyecto se dedicó una parte importante del tiempo a la búsqueda de los modelos

IBIS de los componentes que formaban parte de las simulaciones, ocupando prácticamente 28

días del cronograma.

Podría parecer algo sencillo, pero es más complicado de lo que parece ya que los fabricantes

aún no están muy familiarizados ni concienciados con el uso e importancia de estos modelos.

Por supuesto se descartó la opción de crearlos debido a la escasez de tiempo. Primero se

realizó una búsqueda en las páginas de los proveedores con los que trata la empresa Lear,

pero no se encontró ningún modelo IBIS. Esto hizo que nos pusiéramos en contacto con uno de

los dos proveedores para que nos proporcionase el modelo del microcontrolador.

Pasado algún tiempo (período vacacional de Navidades, el cual retrasó nuestro trabajo)

enviaron un modelo para 5 V y otro para 3,3 V. Una vez recibido lo agregamos a las librerías de

Hyperlynx y lo asignamos al PCB del módulo. (Pasos explicados en el apartado 9.1). Pese a

ello, al editar y debuggar las rutinas, los modelos generaban una lista de errores muy

repetitivos como los que se pueden ver en la figura 6.


17

Imagen no publicada en la versión pública del documento siguiendo las instrucciones del acuerdo de confidencialidad del Trabajo Final de Grado. Han sido eliminadas de la versión íntegra del documento las partes del contenido de carácter confidencial. Para más información: DADES DE LA EMPRESA


C/ Fusters 54


Teléfono 977617372


18

Después de analizarlos durante un tiempo, se pudo observar que se trataba de unos errores

tan simples como el [End] final que había sido omitido, el nombre del modelo IBIS (según el

compilador) era demasiado largo y que los modelos que aparecían en la lista no tenían ninguna

descripción ni dato asignados y no se utilizaban en ningún pin. Una vez añadido el [End],

reducido el nombre y borrados los modelos no necesarios, los errores desaparecieron. Esta

solución tan sencilla hacía pensar que el fabricante no había realizado ninguna prueba con

dicho modelo, por no decir compilado alguno. Se solicitó a otro proveedor su modelo IBIS y se

continuó trabajando con el que ya se tenía.

Una vez eliminados los errores se comprobaron los pines uno por uno dentro del programa

Hyperlynx y había algunos sin modelo asignado o con un modelo incorrecto. Se volvió a

comprobar el modelo y se apreció que la lista del pinout para el microcontrolador era de 144

pines y no de 100.

En el modelo IBIS la primera columna corresponde al número del pin, la segunda a su nombre

y la tercera al modelo utilizado. Por lo tanto ordenamos todo el pinout y lo dejamos de la

siguiente forma según el datasheet:


19



C/ Fusters 54


Teléfono 977617372


20

Una vez hecho esto, el modelo pasó a funcionar correctamente en el programa. Después de un

tiempo, el segundo proveedor envió su modelo, que además de funcionar correctamente,

disponer del pinout adecuado y no presentar problema alguno en la compilación, parecía tener

muchos más datos introducidos. Así que, a pesar del trabajo realizado para corregir el modelo

anterior, se eligió este último para realizar las simulaciones, ya que parecía más completo.

Para el resto de entradas/salidas digitales se escogieron los modelos IBIS de la librería

estándar de Hyperlynx que tuvieran las características más parecidas al datasheet.


21

8 Selección y clasificación de pistas

Para hacer un estudio de integridad de señal hay que entender el funcionamiento de las pistas

de todo el circuito. Por este motivo se realizó un estudio del funcionamiento del mismo y de

esta manera poder clasificarlas. Una vez hecha toda la recopilación de información (frecuencias

de oscilación, tipo de señal, datos a enviar, protocolos de comunicación, etc.) se procedió a

realizar una clasificación.

Figura 2 Esquema de clasificación de pistas

Tipo de pista

Analógica

Sensible

Digital

Frecuencia > 1khz

Reloj o transmisión de

datos

Si

Crítica (Aplicar estudio de distorsión)

No

No Crítica (Solo estudiar el crosstalk)

Agresora de nivel alto

Agresora de nivel bajo


22

Aplicando este diagrama de selección, se pudo obtener diferentes grupos para las diferentes

simulaciones:

Crosstalk:

Agresoras:

C_CHARGE_PUMP_SOCKET_PWM

PWM_CLK_QUAD

MISO_SBC

MOSI_SBC

SCLK_SBC

CS_SBC

TX_CAN

RX_CAN

DEBUG_TX_UART

DEBUG_RX_UART

TCK

TMS

XTAL

EXTAL

TDI

TDO

SPI_SCLK_QUAD

SPI_MISO_QUAD

SPI_MOSI_QUAD

TXD_LIN

RXD_LIN

SPI_CS_QUAD1

SPI_CS_QUAD2

COMM_CAN+-

COM_LIN

Sensibles:

DIA_C_OKLR_SENSE

DIA_V_OKLR_SENSE

DIA_C_OKLR_FET_SENSE

DIA_C_QUAD1_SENSE

DIA_C_QUAD2_SENSE

UC_POT_FLS_SENSE

UC_FUEL_SYSTEM_SUPPLY_SENSE

DIA_C_DUAL1_SENSE

RESET

UC_HANDHEAT_D

UC_KL15_SENSE

UC_WU_LINE_SENSE

UC_VBATT_SENSE

UC_EXTERIOR_NTC_TEMP_SENSE

DIA_C_QUAD3_SENSE

SBC_INT

OVERVOLTAGE_PROTECTION

I_HANDHEAT_PB

IO_WAKE_UP_LINE

I_EXTERIORNTC_TEMP_1

I_EXTERIORNTC_TEMP_2


23

Net distorsion:

SPI_SCLK_QUAD

SPI_MISO_QUAD

SPI_MOSI_QUAD

SPI_CS_QUAD1

SPI_CS_QUAD2

PWM_CLK_QUAD

TX_CAN

RX_CAN

MISO_SBC

MOSI_SBC

SCLK_SBC

CS_SBC

TXD_LIN

RXD_LIN

Eye diagram:

SPI_SCLK_QUAD

SPI_MISO_QUAD

SPI_MOSI_QUAD

MISO_SBC

MOSI_SBC

SCLK_SBC


24

9 Simulaciones

9.1 Configuración del PCB

Configuración de Hyperlynx para la simulación de integridad de señal. La simulación de integridad de señal es compleja en su parte de configuración ya que las

variables y parámetros con los que se puede trabajar son muy diversos. Una vez abierto el

diseño de PCB en cuestión se puede ver el rutado en la pantalla principal. Dicho rutado no es

simulable antes de configurarlo correctamente. Primero se procede a configurar las capas del

PCB en la opción de Stack up editor. Como se puede observar en la figura 9 están todas las

capas en tipo “signal” y “hatched”.


25

Figura 3 Configuración inicial de las capas del PCB

Como existen regiones de cobre en todas las capas, lo configuraremos todo como “solid”.

También se cambiará el uso de los planos de “signal” a “plane” (figura 10).


26

Figura 4 Correcta configuración del PCB

Una vez realizado este paso, las características generales del PCB quedarán correctamente

configuradas; de forma que en la pantalla principal se podrá ver que aparecen los planos del

diseño (figura 11).


27

Figura 5 Entorno de Hyperlynx


28

9.2 Añadiendo los modelos


29



C/ Fusters 54


Teléfono 977617372


30

9.3 Crosstalk

Hyperlynx puede simular los efectos producidos por el campo electromagnético y su influencia

entre pistas de un mismo circuito. Esta influencia entre pistas no intencionada es llamada

crosstalk y puede distorsionar la señal lo suficiente como para que ésta no sea funcional. El

crosstalk es una característica no deseada asociada normalmente a señales de periódicas

como las de reloj o datos, en la que una pista agresora induce un voltaje y corriente sobre una

pista víctima.

Podemos distinguir 3 tipos de crosstalk:

-Inductivo: Producido por la inductancia parásita entre pistas.

-Capacitivo: Producido por las capacidades parásitas entre pistas.

-Impedancia común: Producido por alguna impedancia común entre el circuito agresor y el

víctima.

Según la clasificación anterior, estas son las pistas agresoras que simularemos con Hyperlynx

en este apartado:


PWM_CLK_QUAD

MISO_SBC

MOSI_SBC

SCLK_SBC

CS_SBC

TX_CAN

RX_CAN

DEBUG_TX_UART

DEBUG_RX_UART

TCK

TMS

XTAL

EXTAL


31

TDI

TDO

SPI_SCLK_QUAD

SPI_MISO_QUAD

SPI_MOSI_QUAD

TXD_LIN

RXD_LIN

SPI_CS_QUAD1

SPI_CS_QUAD2

COMM_CAN+-

COM_LI

32

Para realizar el estudio de crosstalk se han utilizado las nets agresoras para encontrar a

las dos víctimas con más nivel de crosstalk, es decir, las dos líneas de señal que estén

más cerca de nuestra línea agresora. En la siguiente imagen se puede apreciar el menú

de configuración de los umbrales de los acoplamientos de crosstalk. Se ha configurado

de forma que sólo detecte las dos pistas más próximas según las características de

nuestro PCB. De esta forma se evita tener que simular más nets, que con mucha

probabilidad tendrán valores demasiado pequeños como para ser preocupantes. En el

caso de encontrase con una net que tuviera un valor muy elevado de crosstalk, se

cambiarían las características para poder simular las segundas pistas más cercanas. De

esta manera se puede ajustar el trabajo hecho a las simulaciones más significativas.

Figura 6 Configuración de los umbrales

Una vez configurado se ha podido proceder con la búsqueda de pistas afectadas,

obteniendo la siguiente tabla de relación entre pistas afectadas y agresoras:


33

Agresora afectada tipo C_CHARGE_PUMP_SOCKET_PWM SEL_TEMP/VCC_SOCKET digital SBC_INT digital MISO_SBC MOSI_SBC transmisión DIA_C_OKLR_SENSE analógica MOSI_SBC MISO_SBC transmisión SCLK_SBC reloj SCLK_SBC MOSI_SBC transmisión CS_SBC transmisión CS_SBC SCLK_SBC reloj RXD_LIN transmisión TX_CAN RX_CAN transmisión RXD_LIN transmisión RX_CAN TX_CAN transmisión TXD_LIN transmisión I_HAND_HEAT_PB digital SPI_SCLK_QUAD SEl0_INDICATORS digital SPI_MISO_QUAD C_VSDDL/ADL digital C_KL58_FRONT digital SPI_CS_QUAD2 transmisión SPI_MOSI_QUAD C_SOCKET digital C_KLBR_FRONT digital TXD_LIN RESET digital RXD_LIN transmisión RXCAN transmisión RXD_LIN TX_CAN transmisión TXD_LIN transmisión CS_SBC transmisión SPI_CS_QUAD2 SPI_MISO_QUAD transmisión C_VSDDL/ADL digital

Tabla 2 Pistas a simular por crosstalk

Se han ido simulando una por una todas las pistas agresoras de la siguiente forma:

1- Se configura el buffer de salida de la pista agresora como output y el de recepción

como input.

2- Los buffers de salida de las pistas afectadas se configuran como Stack Low y los

de entrada como inputs. (Configurándolos como Stack Low se conseguirá un nivel

lógico bajo, 0 V de forma que se pueda observar y medir con facilidad el crosstalk

inducido en la pista afectada.)


34

Imagen no publicada en la versión pública del documento siguiendo las

instrucciones del acuerdo de confidencialidad del Trabajo Final de Grado.

Han sido eliminadas de la versión íntegra del documento las partes del contenido de carácter confidencial. Para más información:


C/ Fusters 54


Teléfono 977617372


35

Una vez acabada la configuración se procede a la simulación con el osciloscopio de

Hyperlynx para obtener el crosstalk en el flanco de la señal agresora. (En las imágenes

siguientes se muestra la pista agresora con línea continua y las afectadas en

discontinua).


Esta línea es una señal PWM de frecuencia aún no fijada por el equipo de desarrollo.

Conecta el microcontrolador con un transistor bipolar del “auxilliary socket”.


36

Figura 7 Rutado de la pista C_CHARGE_PUMP_SOCKET_PWM

Afecta a dos líneas SEL_TEMP/VCC_SOCKET i SBC_INT. La primera es una pista que

transmite señales de control digital de baja frecuencia para el driver del “auxiliary socket”.

La segunda es la interrupción producida por el SBC para el microcontrolador.

A continuación se accede al osciloscopio de simulación.

Configuración de la simulación:

Operación: Standard

Modo de simulación: Edge, rising time

Modelado del CI: Typical

Localización: Always at the pin.

Visibilidad: Voltage

Entradas simuladas: U8.6 QA2.5

Resultado de la simulación:


37

Figura 8 Simulación de C_CHARGE_PUMP_SOCKET_PWM

Como se puede apreciar, los niveles de acoplamiento por crosstalk son muy bajos: 16 mV

y 1,8 mV respectivamente para las dos líneas circundantes.

OSCILLOSCOPEDesign file: BCL.HYP Designer: Fernandez Lopez, Iva

HyperLynx v9.0

Date: Thursday Feb. 20, 2014 Time: 10:56:50Net name: C_CHARGE_PUMP_SOCKET_PWMCursor 1, Voltage = 16.046mV, Time = 19.208nsCursor 2, Voltage = 1.830mV, Time = 20.431ns

Delta Voltage = 14.215mV, Delta Time = 1.222nsShow Latest Waveform = YES

-2.000

0.00

2.000

4.000

6.000

8.000

10.000

12.000

14.000

16.000

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage -mV-

V [U8.6 (at pin)]V [U4.12 (at pin)]V [U4.10 (at pin)]V [QA3.2 (at pin)]V [QA2.5 (at pin)]


38

MISO_SBC

Se trata de la pista para la recepción de datos con protocolo SPI provenientes del SBC.

La señal que circula por la pista puede oscilar a una frecuencia máxima de 2 MHz, es de

longitud corta y no dispone de resistencias de adaptación de impedancia.

Figura 9 rutado de la pista MISO_SBC

Figura 10 Pistas acopladas a la MISO_SBC


39

Las pistas afectadas son la MOSI_SBC y la DIA_C_OKLR_SENSE. La MOSI_SBC es la

pista complementaria a la agresora (MISO_SBC). Ésta transmite los datos del micro al

SBC. No obstante la DIA_C_OKLR_SENSE es una pista de diagnóstico analógico y por

lo tanto muy sensible a perturbaciones de voltaje en sus medidas. Transporta el nivel de

corriente que transcurre por el conector auxiliar de alimentación de los periféricos del

módulo. En caso de que la señal recibida sea superior al nivel máximo de corriente se

desactiva la corriente de O_KLR.

Figura 11 Plano general de MISO_SBC y pistas acopladas








Entradas simuladas: U5.28 (MOSI_ SBC) y U4.39 (DIA_C_OKLR_SENSE)


40


Se puede apreciar que no hay un único pico. Estas dos pistas tienen muchas

oscilaciones. El motivo más probable puede ser debido a las oscilaciones en el flanco de

subida de la pista agresora, a causa de una mala adaptación de impedancia. (Se

comprobarán los motivos en el apartado de distorsión de señal y de adaptación de

impedancia). Por otro lado se puede ver que el valor máximo es de 2,6 mV en receptor

del MOSI_SBC y de 1,8 mV en el receptor del DIA_C_OKLR_SENSE. En cualquier caso,

no son valores de voltaje preocupantes.


HyperLynx v9.0

Date: Thursday Feb. 20, 2014 Time: 13:45:50Net name: MISO_SBC

Cursor 1, Voltage = 2.622mV, Time = 3.643nsCursor 2, Voltage = 1.802mV, Time = 2.726nsDelta Voltage = 820uV, Delta Time = 917ps

Show Latest Waveform = YES

-4.000

-3.000

-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

0.00 2.000 4.000 6.000 8.000 10.000 12.000 14.000 16.000 18.000Time (ns)

Voltage -mV-

V [U5.29 (at pin)]V [U5.28 (at pin)]V [U4.39 (at pin)]V [U4.31 (at pin)]


41

MOSI_SBC

La pista MOSI_SBC transmite datos del microcontrolador al SBC con protocolo SPI y por

lo tanto funciona a una frecuencia de2 MHz. Es una pista sin resistencia de adaptación de

impedancias y también de longitud corta.

Figura 12 Rutado de MOSI_SBC y sus pistas afectadas








Entradas simuladas: U5.27 (SCLK_SBC) y U4.31 (MISO_ SBC)


42


Figura 13 Resultados de la simulación MOSI_SBC

En este caso tenemos que ambas señales están ligeramente desplazadas temporalmente

(4 ns). Con unos máximos de 1,2 mV para MISO_ SBC y 1,1 mV para SCLK_SBC.


HyperLynx v9.0

Date: Thursday Feb. 20, 2014 Time: 13:55:59Net name: MOSI_SBC

Cursor 1, Voltage = 1.248mV, Time = 19.441nsCursor 2, Voltage = 1.127mV, Time = 23.283nsDelta Voltage = 121uV, Delta Time = 3.842ns


-4.000

-3.000

-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage -mV-



43

SCLK_SBC

A través de la pista SCLK_SBC se propaga la señal de reloj de la comunicación SPI del

micro hacia el SBC. Funciona a 4 MHz y es una de las pistas con mayor frecuencia de

oscilación del circuito. Sin embargo, tiene una longitud pequeña en comparación a las

otras. Así pues el efecto de crosstalk no será excesivo.

Figura 14 rutado de SCLK_SBC







Visivilidad: Voltage

Entradas simuladas: U5.30 (CS_SBC) y U5.28 (MOSI_ SBC)


44


Figura 15 Resultados de la simulación de SCLK_SBC

Como se puede ver en este caso los picos de la señal inducida están sincronizados, y

como en el caso anterior ninguno de ellos sobrepasa de 2 mV.


HyperLynx v9.0

Date: Friday Feb. 21, 2014 Time: 9:16:46Net name: SCLK_SBC

Cursor 1, Voltage = 1.0615mV, Time = 24.207nsCursor 2, Voltage = 1.1510mV, Time = 24.207nsDelta Voltage = 89.5uV, Delta Time = 0.000s


-1000.0

-500.0

0.00

500.0

1000.0

1500.0

2000.0

2500.0

3000.0

3500.0

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage -uV-



45

CS_SBC

Esa es la pista que porta la señal de habilitación de la comunicación SPI entre el SBC. Es

una señal de flanco rápido pero de poca frecuencia debido a que no se comparte este

bus con otro componente.

Figura 16 Rutado de CS_SBC








Entradas simuladas: U5.27 (SCLK_SBC) y U5.34 (RXD_LIN)


46

Figura 17 Resultados de CS_SBC

En este gráfico se puede apreciar con gran precisión que el voltaje máximo de las dos

ondas es prácticamente el mismo (1,1 mV).


HyperLynx v9.0

Date: Friday Feb. 21, 2014 Time: 9:28:14Net name: ~CS_SBC

Cursor 1, Voltage = 1.1457mV, Time = 23.208nsShow Latest Waveform = YES

-200.0

0.00

200.0

400.0

600.0

800.0

1000.0

1200.0

1400.0

1600.0

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage -uV-



47

TX_CAN

El TX_CAN es la línea transmisora de los datos que el microcontrolador envía hacia el

SBC, para posteriormente ser transmitidos por el bus CAN al exterior del PCB. Al tener

una pista de masa a uno de sus lados, el programa ha seleccionado como pistas más

afectadas las dos más cercanas a la capa bottom.

Figura 18 rutado de TX_CAN








Entradas simuladas: U4.24 (RX_CAN) y U4.26 (RXD_LIN)


48

Figura 19 Resultados de TX_CAN

Claramente al transcurrir la mayor parte del recorrido alejada de su agresora, la línea

RXD_LIN (0,95 mV) presenta un voltaje inducido menor que la línea RX_CAN (3,18 mV).


HyperLynx v9.0

Date: Friday Feb. 21, 2014 Time: 9:40:30Net name: TX_CAN

Cursor 1, Voltage = 3.1847mV, Time = 20.564nsCursor 2, Voltage = 945.0uV, Time = 20.564ns

Delta Voltage = 2.2397mV, Delta Time = 0.000sShow Latest Waveform = YES

-1000.0

-500.0

0.00

500.0

1000.0

1500.0

2000.0

2500.0

3000.0

3500.0

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage -uV-



49

RX_CAN

Encargada de transmitir los datos que se reciben a través del transceptor de CAN del

SBC al microcontrolador. Como se puede apreciar en estas imágenes, la línea afecta a

dos pistas adyacentes pero con multitud de ramificaciones a causa de impedancias

comunes entre pistas. En este caso tenemos tres pistas afectadas.

Figura 20 Rutado de RX_CAN y afectadas



50







Entradas simuladas: 4.41 (UC_HANHEAT_D), 5.35 (TX_CAN) 5.33 (TXD_LIN) y R106.1

(I_HAND_HEAT_PB)

Figura 21 resultados de RX_CAN

De las tres pistas afectadas, la más afectada por el crosstalk es la TX_CAN con 16 mV.

Cabe destacar que a pesar de no haber tenido ningún efecto sobre ella, la pista

UC_HANHEAT_D era una de las catalogadas como "sensibles" al igual que la

I_HAND_HEAT_PB que ha presentado 2,5 mV de crosstalk.


HyperLynx v9.0

Date: Friday Feb. 21, 2014 Time: 11:08:02Net name: RX_CAN

Cursor 1, Voltage = 8.886mV, Time = 3.760nsCursor 2, Voltage = 15.949mV, Time = 3.878nsDelta Voltage = 7.064mV, Delta Time = 118ps


-15.000

-10.000

-5.000

0.00

5.000

10.000

15.000

20.000

25.000

30.000

0.00 2.000 4.000 6.000 8.000 10.000 12.000 14.000 16.000 18.000Time (ns)

Voltage -mV-

V [U5.36 (at pin)]V [U5.35 (at pin)]V [U5.33 (at pin)]V [U4.41 (at pin)]V [U4.24 (at pin)]V [R106.1 (at pin)]


51

SPI_SCLK_QUAD

Esta pista es una de las más largas de todo el PCB, con la característica adicional de

porta la señal de mayor frecuencia. Por lo tanto es una de las tres más agresoras de este

circuito. En nuestro caso sólo afecta a una única pista.

Figura 22 Rutado de SPI_SCLK_QUAD








Entradas simuladas: 6.12 (SEl0_INDICATORS)


52

Figura 23 Resultado de la simulación de SPI_SCLK_QUAD

Como se puede comprobar tenemos 29,5 mV, el máximo valor entre todas las

simulaciones anteriores. Esto corrobora el hecho de la proporcionalidad entre longitud de

la pista y frecuencia de oscilación y tiempo de flanco de la señal. También se puede

comprobar la descarga más lenta a causa de la alta impedancia de las resistencias de

esta línea.


HyperLynx v9.0

Date: Monday Feb. 24, 2014 Time: 9:08:30Net name: SPI_SCLK_QUAD

Cursor 1, Voltage = 29.54mV, Time = 34.92nsShow Latest Waveform = YES, Show Previous Waveform = YES

-60.00

-40.00

-20.00

0.00

20.00

40.00

60.00

80.00

100.00

120.00

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -mV-

V [U4.78 (at pin)]V [U3.16 (at pin)]V [U2.16 (at pin)]V [U6.12 (at pin)]V [U4.78 (at pin)]V [U3.16 (at pin)]V [U2.16 (at pin)]


53

SPI_MISO_QUAD

Esta pista transmite las señales SPI de los Drivers de potencia hacia el microcontrolador.

Con una frecuencia de 2 MHz como máximo y de longitud larga, es otra de las más

agresoras de todo el circuito. Transcurre muy cerca de sus dos víctimas durante casi todo

el recorrido.

Figura 24 Rutado de SPI_MISO_QUAD



54







Entradas simuladas: 3.25 (C_VSDDL/ADL) y 2.23 (C_KL58_FRONT)

Figura 25 Resultado de SPI_MISO_QUAD

Estas son las pistas con mayores efectos de crosstalk de todo nuestro circuito.

C_VSDDL/ADL con 120,5 mV y C_KL58_FRONT con 151,8 mV. Como se puede ver,

atraviesan el valor de umbral del 3% de la señal digital pero sólo en un momento concreto

y con un solo mili voltio de más. Así pues podemos decir que esta señal es aceptable,

pero la catalogaremos como punto crítico a mirar en caso de fallo de comunicación.


HyperLynx v9.0

Date: Monday Feb. 24, 2014 Time: 12:59:11Net name: SPI_MISO_QUAD

Cursor 1, Voltage = 151.81mV, Time = 13.39nsCursor 2, Voltage = 120.49mV, Time = 13.97nsDelta Voltage = 31.31mV, Delta Time = 582ps


20.00

40.00

60.00

80.00

100.00

120.00

140.00

160.00

180.00

200.00

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -mV-

V [U4.92 (at pin)]V [U3.25 (at pin)]V [U3.15 (at pin)]V [U2.23 (at pin)]V [U2.18 (at pin)]


55

SPI_MOSI_QUAD

Esta pista se complementa con la anterior, siendo por donde se envían los datos en

sentido opuesto. También es bastante larga, pero al no discurrir en la mayor parte de su

recorrido próxima a sus afectadas, es lógico pensar que no afectará tanto como su

homóloga.

Figura 26 Rutado de SPI_MOSI_QUAD








Entradas simuladas: (6.14) C_SOCKET y (8.1) C_KLBR_FRONT


56

Figura 27 Resultado de SPI_MOSI_QUAD

Tal y como se ha comentado antes, las dos tienen voltajes inferiores a las afectadas en el

caso anterior (menos de 1mV).


HyperLynx v9.0

Date: Monday Feb. 24, 2014 Time: 13:25:08Net name: SPI_MOSI_QUAD

Cursor 1, Voltage = 253.23uV, Time = 41.91nsCursor 2, Voltage = 119.76uV, Time = 41.91ns

Delta Voltage = 133.47uV, Delta Time = 0.000sShow Latest Waveform = YES

-100.00

-50.00

-0.00

50.00

100.00

150.00

200.00

250.00

300.00

350.00

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-



57

TXD_LIN

Encargada de enviar los datos al SBC para que sean transmitidos por el bus LIN hacia el

exterior. La señal transportada presenta una baja frecuencia de oscilación (Hyperlynx no

puede simular dicha frecuencia por exceder el mínimo simulable). En cualquier caso es

posible realizar la simulación como hasta ahora, por flanco ascendente. Como se puede

ver en las imágenes, hay tres líneas afectadas: dos de comunicación y una de reset, que

podría reiniciar el programa en caso de fallo.

Figura 28 Rutado de TXD_LIN y afectadas




58






Entradas simuladas: (U4.17) RESET, (U4.26) RXD_LIN y (U4.24) RXCAN

Figura 29 Resultados de la simulación TXD_LIN

La pista de reset no recibe ningún efecto pues está poco recorrido junto a la agresora y

las otras dos pistas afectadas quedan en un máximo de 2,6 mV.


HyperLynx v9.0

Date: Tuesday Feb. 25, 2014 Time: 9:20:07Net name: TXD_LIN

Cursor 1, Voltage = 2.151mV, Time = 16.473nsCursor 2, Voltage = 2.595mV, Time = 16.647nsDelta Voltage = 443uV, Delta Time = 175ps


-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

8.000

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage -mV-



59

RXD_LIN

Es una pista de corto recorrido y frecuencia media que como la anterior también presenta

3 líneas afectadas.

Figura 30 Rutado de RXD_LIN y afectadas








Entradas simuladas: (U5.35) TX_CAN, (U5.33) TXD_LIN y (U5.30) CS_SBC


60

Figura 31 Resultado RXD_LIN

De las tres líneas afectadas la que presenta más crosstalk es la TXD_LIN con 11,4 mV.

En este caso como en otros que estudiaremos en el apartado de distorsión y de

impedancias de líneas se puede apreciar que se producen oscilaciones durante 12,5 ns.

Éstas suelen estar asociadas a malas adaptaciones de impedancia que causan

oscilaciones y reflexiones en la pista agresora y/o sensible.


HyperLynx v9.0

Date: Tuesday Feb. 25, 2014 Time: 10:23:26Net name: RXD_LIN

Cursor 1, Voltage = -5.376mV, Time = 5.763nsCursor 2, Voltage = 11.358mV, Time = 3.783ns


-6.000

-4.000

-2.000

0.00

2.000

4.000

6.000

8.000

10.000

12.000

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage -mV-



61

SPI_CS_QUAD2

Esta es una pista de baja frecuencia que habilita o deshabilita la comunicación de uno de

los drivers receptores de las señales SPI compartidas. En esta simulación se puede

apreciar dos líneas afectadas por crosstalk.

Figura 32 Rutado de SPI_CS_QUAD2 y afectadas








Entradas simuladas: (U4.92) SPI_MISO_QUAD y (U3.25) C_VSDDL/ADL


62

Figura 33 Resultado SPI_CS_QUAD2

Se puede volver a observar que no existen efectos muy notables en cuanto a voltaje

inducido en las pistas afectadas. Aunque en este caso, así como en el de la línea

agresora SPI_MOSI_QUAD, la señal inducida en C_VSDDL/ADL tiene una descarga

lenta.


HyperLynx v9.0

Date: Thursday Mar. 6, 2014 Time: 9:59:04Net name: ~SPI_CS_QUAD2

Cursor 1, Voltage = 13.966mV, Time = 43.1nsCursor 2, Voltage = 934uV, Time = 18.6ns


-18.500

-13.500

-8.500

-3.500

1.500

6.500

11.500

16.500

21.500

26.500

0.00 100.0 200.0 300.0 400.0 500.0 600.0 700.0 800.0 900.0Time (ns)

Voltage -mV-



63

COMM_CAN+-

Finalmente se simulan los efectos de crosstalk producidos por las líneas del bus CAN.

Estas líneas tienen la característica de ser diferenciales y por lo tanto los campos

electromagnéticos que se producen tienden en su mayor parte a cancelarse. En las

siguientes figuras se pueden ver las líneas de campo eléctrico y magnético en un corte

transversal de la placa:

Figura 34 Comparación de campo electromagnético CAN

En estas imágenes se pueden apreciar los campos eléctrico (azul) y magnético (rojo) de

las dos pistas de CAN (dibujadas como rectángulos azules). En la primera se puede

observar el funcionamiento en modo diferencial, donde se cancelan los flujos

electromagnéticos de las dos pistas. En el segundo se ve como sería dicho campo de no

trabajar en este modo. Se puede apreciar claramente que la primera imagen presenta

menos líneas de campo electromagnético.

Junto a estas dos pistas transcurre I_HAND_HEAT_PB que será simulada para ver su

comportamiento a causa del bus CAN.


64

Figura 35 Rutado CAN y afectada



65







Entradas simuladas: (U4.41) I_HAND_HEAT_PB

Figura 36 Resultado CAN

En la simulación se ha obtenido 94 µV. Efectivamente el campo inducido a la pista

afectada es muy pequeño.


HyperLynx v9.0

Date: Tuesday Mar. 25, 2014 Time: 14:01:41Net name: COMM_CAN+

Cursor 1, Voltage = 94.85uV, Time = 8.15nsShow Latest Waveform = YES, Show Previous Waveform = YES

-200.00

-150.00

-100.00

-50.00

-0.00

50.00

100.00

150.00

200.00

250.00

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-

V [U5.40 (at pin)]V [U5.39 (at pin)]V [U4.41 (at pin)]V [P1.47 (at pin)]V [P1.32 (at pin)]V [DZ4.2 (at pin)]V [DZ3.2 (at pin)]V [U5.40 (at pin)]V [U5.39 (at pin)]V [U4.41 (at pin)]V [P1.47 (at pin)]V [P1.32 (at pin)]V [DZ4.2 (at pin)]V [DZ3.2 (at pin)]


66

Conclusiones:

En la siguiente tabla tenemos un resumen de todos los resultados obtenidos por las

simulaciones:

Tabla 3 Resultados de las simulaciones de crosstalk

De todas las afectadas sólo una supera el 3% de crosstalk (150 mV) respecto a los 5 V

de la señal digital. Cabe la posibilidad que la C_KLBR_FRONT se vea afectada por dos

señales a la vez, pero de ser así, sólo incrementaríamos 0,25 mV (causado por

SPI_MOSI_QUAD) del valor anterior y por lo tanto no supone un peligro para la

funcionalidad de la pieza, pues no puede llegar a hacer un falso on u off en el peor de los

casos.

En conclusión, no se producirán problemas debidos a crosstalk a causa de las bajas

frecuencias de oscilación, el tiempo de flanco y las dimensiones de este PCB.

agresora afectada tipo Crosstalk (mV)C_CHARGE_PUMP_SOCKET_PWM SEL_TEMP/VCC_SOCKET dig 1,86

SBC_INT dig 16,046MISO_SBC MOSI_SBC trans 2,62

DIA_C_OKLR_SENSE analg 1,8MOSI_SBC MISO_SBC trans 1,2

SCLK_SBC clock 1,1SCLK_SBC MOSI_SBC trans 1,15

CS_SBC trans 1,06CS_SBC SCLK_SBC clock 1,15

RXD_LIN trans 1,15TX_CAN RX_CAN trans 3,2

RXD_LIN trans 0,9RX_CAN TX_CAN trans 15,9

TXD_LIN trans 8,9I_HAND_HEAT_PB dig 0

SPI_SCLK_QUAD SEl0_INDICATORS dig 29,5SPI_MISO_QUAD C_VSDDL/ADL dig 120,5

C_KL58_FRONT dig 151,8SPI_CS_QUAD2 trans 0

SPI_MOSI_QUAD C_SOCKET dig 0,12C_KLBR_FRONT dig 0,25

TXD_LIN RESET dig 0RXD_LIN trans 2,6RXCAN trans 2,2

RXD_LIN TX_CAN trans 5,6TXD_LIN trans 11,4CS_SBC trans 5,9

SPI_CS_QUAD2 SPI_MISO_QUAD trans 0,9C_VSDDL/ADL dig 14


67

9.4 Distorsión de la señal

En este aparatado se describen las simulaciones que se han realizado para comprobar la

calidad de las señales eléctricas de comunicación digital.

Se ha utilizado el diagrama del ojo para verificar la calidad de dichas señales de

comunicación. (Se tratan de las de mayor frecuencia y por lo tanto las más críticas).

Después de hacer un análisis previo de las pistas a simular, se pueden destacar las

siguientes características importantes:

Pista Largo

(cm)

Ancho

(µm)

Frecuencia

(MHz)

resistencia

adaptación

bifurcación impedancia

característica

SPI_SCLK_QUAD 3,09 150 4 sí sí 75,8

SPI_MISO_QUAD 5,53 150 2 sí sí 75,8

SPI_MOSI_QUAD 4,84 150 2 sí sí 75,8

MISO_SBC 2,84 150 2 no no 75,8

MOSI_SBC 2,84 150 2 no no 75,8

SCLK_SBC 2,55 150 4 no no 75,8 Tabla 4 Impedancias características de las pistas a simular con diagrama del ojo

Hyperlynx dispone de un “wizard” que sirve de ayuda para realizar la simulación sin

mucha dificultad del diagrama del ojo.

Figura 37 Descripción del diagrama del ojo


68

La primera pantalla proporciona una introducción. Justo después se seleccionará una

nueva simulación.

Figura 38 Selección de características guardadas

Se selecciona la primera opción para hacer un diagrama del ojo sin el worst-case.

Figura 39 Tipo de análisis


69

En set up channel characterizations únicamente hay que elegir los pines desde donde se

transmitirá la señal y el lugar en del que se colocará la sonda de sensado.

Figura 40 Selección de puntos de prueba

Deline stimulus sirve para crear el estímulo que será enviado a través de la pista. Se

puede configurar la forma del estímulo, su velocidad de transmisión de bits y la cantidad

de repetciciones que se realizarán.

Figura 41 Definimos el tipo de estímulo

A continuación se puede configurar el jitter, escoger el tipo y su porcentaje de efecto.

Como se puede deducir, el hecho escoger el valor y no ser generado por el propio

programa - teniendo en cuenta el ruido de dicha pista - hace que la simulación carezca


70

de un importante factor de realismo, ya que es el propio usuario el que deberá deducir

cual es el valor de jitter de la pista, no pudiendo tener en cuenta de forma rápida todos los

factores que puedan afectarle.

Se realizaron diferentes pruebas con objeto de intentar determinar el jitter aproximado

con la ayuda de un osciloscopio. En la siguiente simulación se intentó determinar el

tiempo de jitter de la señal SPI_SCLK_QUAD midiendo el intervalo de error gracias a la

función del osciloscopio que permite superponer todas las señales. De esta forma la línea

se va haciendo más gruesa a medida que las señales que se van añadiendo tenien error.

Como se puede ver el la figura 57, tenemos aproximadamente 1,9 ns de jitter.

Figura 42 Medición empírica del jitter

El tipo más común de jitter que se puede simular es el gausiano y por lo tanto será la

opción que se utilizó para realizar las simulaciones. Se aplicó el jitter medido en el

osciloscopio.


71

Figura 43 Selección de características del jitter

Se selecciona la opción Complex-plole fitting por ser la más habitual.

Figura 44 Método de análisis


72

Finalmente se escogen los datos de salida y se presiona al boton Run para realizar la

simulación.

Figura 45 Tipo de resultados

Este proceso se repitió con todas las pistas a simular, pero cambiando las características

de las simulaciones tales como el pin a medir o la frecuencia de trabajo.

Después de realizar algunas de las simulaciones, se pudo comprobar que, al carecer de

la capacidad de simular el jitter, este tipo de simulación no tenía importancia real en

nuestro proyecto, pues el diagrama del ojo se puede cerrar más o menos según dicho

jitter.

Por lo tanto no se realizó un estudio detallado de las simulaciones y únicamente se

mostrará el trabajo realizado con el programa.


73

SPI_SCLK_QUAD


Figura 47 Diagrama del ojo de SPI_SCLK_QUAD


74

Por ser la primera simulación y al tener un valor aproximado de jitter (medido con el

osciloscopio) se realizó el estudio un poco más detallado con la máscara para poder ver

lo cerrado que era el diagrama. Se puede apreciar que está muy cerrado por los lados y

que como veremos más adelante esto es indicio de que se tendra que realizar alguna

modificación para el correcto funcionamiento de nuestro reloj SPI.

Figura 48 Diagrama con máscara de SPI_SCLK_QUAD


75

SPI_MISO_QUAD



Figura 50 Diagrama del ojo de SPI_MISO_QUAD


76

SPI_MOSI_QUAD


Para esta simulación se ha utilizado un estímulo diferente, pues no se trata de un reloj

sino de una señal de datos. En la imagen se pueden ver las características.

Figura 52 Configuración de estímulo


77


Figura 53 Diagrama del ojo de SPI_MOSI_QUAD


78

MISO_SBC

Figura 54 Rutado de MISO_SBC

Resultados de la simulación:

Figura 55 Diagrama del ojo de MISO_SBC


79

MOSI_SBC

Figura 56 Rutado de MOSI_SBC


Figura 57 Diagrama del ojo de MOSI_SBC


80

SCLK_SBC

Figura 58 Rutado de SCLK_SBC


Figura 59 Diagrama del ojo de SCLK_SBC


81

9.5 Análisis de impedancias características de línea

Muchas distorsiones pueden ser provocadas por la forma de trazar las pistas en el PCB.

Existen reglas generales para evitar estos efectos pero pueden no ser aplicables por

motivos intrínsecos al proyecto y por lo tanto es necesario hacer un análisis de las

distorsiones producidas por dichas impedancias una vez diseñada la placa.

En este apartado se explica el estudio que se ha realizado para comprobar dicha

distorsión.

NET Largo

(cm)

Ancho

(µm)

Resistencia

adaptación

Bifurcación Impedancia

característica

SPI_SCLK_QUAD 3,09 150 sí sí 75,8

SPI_MISO_QUAD 5,53 150 sí sí 75,8

SPI_MOSI_QUAD 4,84 150 sí sí 75,8

SPI_CS_QUAD1 0,91 200/150 sí no 67,6/78,5

SPI_CS_QUAD2 2,18 200/150 sí no 67,6/78,5

PWM_CLK_QUAD 2,18 200/150 sí sí 67,6/78,5

TX_CAN 4,25 150 no no 75,8

RX_CAN 4,25 150 no no 75,8

MISO_SBC 2,84 150 no no 75,8

MOSI_SBC 2,84 150 no no 75,8

SCLK_SBC 2,55 150 no no 75,8

CS_SBC 3,35 150 no no 75,8

TXD_LIN 3,94 150 no no 75,8

RXD_LIN 3,8 150 no no 75,8 Tabla 5 Características de las pistas a simular con el análisis de impedancias


82

SPI_SCLK_QUAD





Modo de simulación: Oscilator




Entradas simuladas: 3.16 y 2.16


83

Figura 61 Resultados de simulación SPI_SCLK_QUAD

En la figura 76 se puede apreciar una atenuación en la señal recibida respecto de la

señal enviada. Se recuerda que en el apartado de distorsión de señal, el diagrama del ojo

de la pista SPI_SCLK_QUAD estaba muy cerrado y se acercaba a la máscara interior.

Ahora se puede comprobar si esta distorsión era importante.

En el datasheet del driver se puede observar que el tiempo de "on" debe ser superior a

115 ns. Un vez simulado se puede ver que estamos muy cerca de este margen, 118 ns.

Se consideró que 3 ns era un margen muy pequeño por lo cual se decidió realizar una

medición en el prototipo. La medición fue realizada en los puntos de test más cercanos al

receptor y al emisor.


HyperLynx v9.0

Date: Friday Feb. 28, 2014 Time: 10:29:27Net name: SPI_SCLK_QUAD

Cursor 1, Voltage = 3.540V, Time = 32.13nsCursor 2, Voltage = 3.537V, Time = 149.71nsDelta Voltage = 3mV, Delta Time = 117.58ns


-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-

V [U4.78 (at pin)]V [U3.16 (at pin)]V [U2.16 (at pin)]


84

Figura 62 Tiempo de ON señal en origen

Figura 63 Tiempo de ON señal en destino

Observando las capturas de pantalla, se pudo medir que el tiempo de on era inferior al

umbral especificado en el datasheet y que por lo tanto la comunicación SPI no resultaría

efectiva, pues el driver no detectará el valor lógico alto del reloj.

Esto puede ser debido a una desadaptación de impedancias que causa la atenuacion del

flanco ascendente y descendente de la onda. Se procedió a estudiar las impedancias de

la línea para encontrar dicha desadaptación.

Se sabe, por reglas de diseño, que las pistas que se bifurcan deben tener el doble de

impedancia (por lo tanto la mitad de grosor) que la pista antes de bifurcarse, para que la

impedancia total sea la misma en todo el recorrido.


85

Figura 64 Bifurcación ideal

Como se puede ver en el caso ideal de la figura 79, la pista SPI_SCLK_QUAD está mal

adaptada, pues el ancho de las pistas es igual en todo su recorrido y, por lo tanto, la

impedancia total de la bifurcación es diferente de la pista antes de bifurcarse.

Otro de los aspectos que se comprobaron fue la correcta ubicación de los condensadores

al lado de las vías para reducir el valor inductivo de éstas. Se pudo comprobar que

estaban correctamente situados.

Finalmente se determinó el principal motivo de la desadaptación: las dos resistencias de

1 kΩ situadas al lado de los dos drivers. El valor de estas resistencias es fijo y necesario

por especificación del fabricante para proteger los drivers contra corrientes elevadas. Al

ser diferente del valor de la línea, esta impedancia provoca una desadaptación muy

grande que no es posible corregir. Por lo tanto se recomendó reducir la frecuencia de

transmisión a 3,5 MHz para ampliar el período de la señal.

La imagen siguiente demuestra como todavía se está dentro de los márgenes de

especificación con 168 ns.


86

Figura 65 Tiempo de ON SPI_SCLK_QUAD

En las dos siguientes imágenes se observan las ondas reflejadas al final de la pista. Esta

onda reflejada se puede apreciar como el escalón mostrado en las gráficas y que tiene un

voltaje de 367 µV. Esta reflexión es debida a la diferencia de impedancia entre la pista y

la impedancia del receptor.


HyperLynx v9.0

Date: Friday Feb. 28, 2014 Time: 12:03:42Net name: SPI_SCLK_QUAD

Cursor 1, Voltage = 3.471V, Time = 168.10nsCursor 2, Voltage = 3.486V, Time = 31.20ns

Delta Voltage = 16mV, Delta Time = 136.90nsShow Latest Waveform = YES

-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-



87

Figura 66 Reflexión en el flanco de caída SPI_SCLK_QUAD

Figura 67 Reflexión en el flanco de subida SPI_SCLK_QUAD


HyperLynx v9.0

Date: Thursday Mar. 6, 2014 Time: 12:12:44Net name: SPI_SCLK_QUAD

Cursor 1, Voltage = 366.7uV, Time = 336.9nsShow Latest Waveform = YES

200.0

400.0

600.0

800.0

1000.0

1200.0

1400.0

1600.0

1800.0

2000.0

0.00 100.0 200.0 300.0 400.0 500.0 600.0 700.0 800.0 900.0Time (ns)

Voltage -uV-



HyperLynx v9.0

Date: Thursday Mar. 6, 2014 Time: 12:13:59Net name: SPI_SCLK_QUAD

Cursor 1, Voltage = 4.9986200V, Time = 261.0nsShow Latest Waveform = YES

4998200.0

4998400.0

4998600.0

4998800.0

4999000.0

4999200.0

4999400.0

4999600.0

4999800.0

5000000.0

0.00 100.0 200.0 300.0 400.0 500.0 600.0 700.0 800.0 900.0Time (ns)

Voltage -uV-



88

SPI_MISO_QUAD









Entradas simuladas: 4.92


89

En esta primera simulación se ha realizado el envío de los pulsos desde U3.18 (driver

U3) al U4.92 (microcontrolador).

En este caso se puede observar que no existen problemas con las impedancias, pues la

frecuencia superior de oscilación será de 2 MHz (caso extremo e improbable ya que se

trata de una pista de comunicación).

Figura 69 Onda completa de SPI_MISO_QUAD

Se pueden observar las mismas atenuaciones que en el caso del reloj pero tal y como se

comentó anteriormente su importancia es menor.

En las siguientes simulaciones se utilizó la opción de “Rising” i “falling edge”, para simular

únicamente los flancos.


HyperLynx v9.0

Date: Thursday Mar. 20, 2014 Time: 10:33:51Net name: SPI_MISO_QUAD



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage - V-

V [U4.92 (at pin)]V [U3.18 (at pin)]


90

Figura 70 Flanco de subida de SPI_MISO_QUAD

Figura 71 Flanco de bajada de SPI_MISO_QUAD


HyperLynx v9.0

Date: Thursday Mar. 6, 2014 Time: 11:53:37Net name: SPI_MISO_QUADShow Latest Waveform = YES

4998400.0

4998600.0

4998800.0

4999000.0

4999200.0

4999400.0

4999600.0

4999800.0

5000000.0

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage -uV-

V [U4.92 (at pin)]V [U3.18 (at pin)]


HyperLynx v9.0


195.0

395.0

595.0

795.0

995.0

1195.0

1395.0

1595.0

1795.0

1995.0

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage -uV-

V [U4.92 (at pin)]V [U3.18 (at pin)]


91

En este caso se puede apreciar que no hay reflexiones visibles en los flancos.

En el siguiente apartado se han realizado las mismas simulaciones pero enviando los

pulsos desde el U2.18 (Driver U2). Los resultados han sido similares sin ningún indicio de

que se pueda tener problemas con las comunicaciones de dicho pin.

Figura 72 Onda completa de SPI_MISO_QUAD

Como se puede observar en las siguientes imágenes continuamos teniendo la misma

atenuación causada por las resistencias de adaptación y sin reflexiones como en el

anterior caso.

En las siguientes simulaciones se utilizó la opción de “Rising” i “falling edge”. Para simular

únicamente los flancos. Como se puede apreciar en este caso no hay reflexión

apreciable.


HyperLynx v9.0

Date: Thursday Mar. 20, 2014 Time: 10:36:34Net name: SPI_MISO_QUAD



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage - V-

V [U4.92 (at pin)]V [U2.18 (at pin)]


92

Figura 73 Flanco de subida de SPI_MISO_QUAD

Figura 74 Flanco de bajada de SPI_MISO_QUAD


HyperLynx v9.0


4998395.0

4998595.0

4998795.0

4998995.0

4999195.0

4999395.0

4999595.0

4999795.0

4999995.0

5000195.0

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage -uV-

V [U4.92 (at pin)]V [U2.18 (at pin)]


HyperLynx v9.0


195.0

395.0

595.0

795.0

995.0

1195.0

1395.0

1595.0

1795.0

1995.0

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage -uV-

V [U4.92 (at pin)]V [U2.18 (at pin)]


93

SPI_MOSI_QUAD

La simulación se realizó con una frecuencia de 2 MHz. Como se comentó en el caso

anterior, éste es el llamado “worst case” y por lo tanto poco probable que suceda.









Entradas simuladas: U3.17 y el U2.17


94

Figura 76 Onda completa SPI_MOSI_QUAD

En las siguientes simulaciones se utilizó la opción de “Rising” y “falling edge” para simular

únicamente los flancos. Ahora se puede ver que sí hay reflexión. El escalón de la

reflexión es de 365 uV. Se puede concluir que es una reflexión con un nivel de señal

despreciable como la gran mayoría de las que se puedan producir en este circuito

electrónico.


HyperLynx v9.0

Date: Thursday Mar. 20, 2014 Time: 10:45:02Net name: SPI_MOSI_QUAD



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage - V-



95

Figura 77 Escalón en el flanco de subida de SPI_MOSI_QUAD

Figura 78 Escalón en el flanco de bajada de SPI_MOSI_QUAD


HyperLynx v9.0



4984.800

4986.800

4988.800

4990.800

4992.800

4994.800

4996.800

4998.800

5000.800

5002.800

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -mV-



HyperLynx v9.0



-200.0

300.0

800.0

1300.0

1800.0

2300.0

2800.0

3300.0

3800.0

4300.0

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-



96

SPI_CS_QUAD1

Como se puede ver se trata de la pista de habilitación de la comunicación de uno de los

drivers de control. Dispone de una resistencia de adaptación separada del

microcontrolador. Para ser más puristas se debería situar más cerca del

microcontrolador.

Figura 79 Rutado de SPI_CS_QUAD1








Entradas simuladas: U2.15


97

Figura 80 Onda completa SPI_CS_QUAD1

Se puede apreciar, como en las simulaciones anteriores, que la atenuación es provocada

por la resistencia de protección. En este caso aunque se ha simulado a 4MHz para

facilitar la observación de esta atenuación, está claro que no producirá efecto negativo

alguno debido a ella, pues la frecuencia (a pesar de ser variable en esta pista) no será en

absoluto de 4 MHz y por lo tanto no afectará a la calidad de la comunicación.


únicamente los flancos. Se pueden ver las reflexiones (como en casos anteriores) sin

efectos nocivos debido a su bajo nivel de amplitud 407 µV.


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 9:24:50Net name: ~SPI_CS_QUAD1



-3.000

-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-

V [U4.62 (at pin)]V [U2.15 (at pin)]


98

Figura 81 Flanco de subida de SPI_CS_QUAD1 con reflexión

Figura 82 Flanco de bajada de SPI_CS_QUAD1 con reflexión


HyperLynx v9.0

Date: Friday Mar. 7, 2014 Time: 13:52:37Net name: ~SPI_CS_QUAD1


4996500.0

4997000.0

4997500.0

4998000.0

4998500.0

4999000.0

4999500.0

5000000.0

5000500.0

5001000.0

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-

V [U4.62 (at pin)]V [U2.15 (at pin)]


HyperLynx v9.0


Cursor 1, Voltage = 4.9985609V, Time = 162.87nsCursor 2, Voltage = 407.5uV, Time = 281.44ns

Delta Voltage = 4.9981534V, Delta Time = 118.56nsShow Latest Waveform = YES

0.00

500.0

1000.0

1500.0

2000.0

2500.0

3000.0

3500.0

4000.0

4500.0

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-

V [U4.62 (at pin)]V [U2.15 (at pin)]


99

SPI_CS_QUAD2

Como en el caso anterior, aunque algo más larga, esta es la pista de habilitación del

segundo driver.

Figura 83 Rutado de SPI_CS_QUAD2










100

Las características principales de la señal eléctrica se vuelven a repetir a causa de su

similitud de trazado.

La atenuación es la misma al igual que la amplitud de la reflexión.


únicamente los flancos.


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 9:39:16Net name: ~SPI_CS_QUAD2



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-

V [U4.64 (at pin)]V [U3.15 (at pin)]


101

Figura 84 Flanco de subida de SPI_CS_QUAD2 con reflexión

Figura 85 Flanco de bajada de SPI_CS_QUAD2 con reflexión


HyperLynx v9.0


Cursor 1, Voltage = 4.9985609V, Time = 162.87nsCursor 2, Voltage = 407.5uV, Time = 281.44ns


4995000.0

4995500.0

4996000.0

4996500.0

4997000.0

4997500.0

4998000.0

4998500.0

4999000.0

4999500.0

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-

V [U4.64 (at pin)]V [U3.15 (at pin)]


HyperLynx v9.0



0.00

500.0

1000.0

1500.0

2000.0

2500.0

3000.0

3500.0

4000.0

4500.0

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-

V [U4.64 (at pin)]V [U3.15 (at pin)]


102

PWM_CLK_QUAD

Ya que la frecuencia es un parámetro que está por determinar, se ha utilizado una

comparación de los flancos de subida y bajada para ver si la línea está correctamente

adaptada. Se puede observar que en este caso no se realiza la bifurcación antes de

llegar a ninguna de las resistencias de potencia. Teóricamente esto es beneficioso, pues

con este tipo de división de pistas se puede mantener el ancho sin desadaptar la línea.

Probablemente no funcionará a frecuencias elevadas pero de ser así, sería

recomendable no tener vías en el transcurso del recorrido.

Figura 86 Rutado de PWM_CLK_QUAD




Modo de simulación: rising and falling edge




Entradas simuladas: U3.13 y U2.13


103

Los flacos de subida simulados son los siguientes:

Figura 87 Flanco subida PWM_CLK_QUAD

Tenemos unos 24 ns de diferencia de tiempo al 90% del voltage máximo. Teniendo en

cuenta que se trata de una señal de PWM, que normalmente no funcionan a altas

frecuencias podemos concluir que no constituye un problema para el correcto

funcionamiento.

Aquí se pueden ver los flancos de bajada simulados que tienen exactamente las mismas

características que los de subida pero con menor desfase entre ellos.


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 9:46:31Net name: PWM_CLK_QUAD

Cursor 1, Voltage = 494mV, Time = 15.83nsCursor 2, Voltage = 4.504V, Time = 40.05ns


-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-



104

Figura 88 Flanco subida PWM_CLK_QUAD


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 9:50:10Net name: PWM_CLK_QUAD

Cursor 1, Voltage = 4.507V, Time = 21.89nsCursor 2, Voltage = 506mV, Time = 44.70ns


-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-



105

TX_CAN

La línea TX_CAN, a primera vista podría tener problemas de reflexiones y una mala

adaptación de impedancia ya que no dispone de resistencia de adaptación.

Figura 89 Rutado de TX_CAN










106

Figura 90 Onda completa TX_CAN

A pesar de las sospechas iniciales no se apreciaron las distorsiones típicas de una

desadaptación (también hay que tener en cuenta que aunque las hubiera habido no

serían de importancia por la baja frecuencia de oscilación del bus CAN 250 KHz)

En las siguientes simulaciones se utilizó la opción de “Rising edge” para simular

únicamente el flanco ascendente.


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 9:53:48Net name: TX_CAN


-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 200.0 400.0 600.0 800.0 1000.0 1200.0 1400.0 1600.0 1800.0Time (ns)

Voltage - V-

V [U5.35 (at pin)]V [U4.23 (at pin)]


107

Figura 91 Flanco subida TX_CAN

Se observa con gran detalle cómo, tanto la señal de salida como la de llegada son casi

coincidentes. Podemos concluir que la pista está correctamente adaptada.


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 9:58:06Net name: TX_CAN


4986.000

4988.000

4990.000

4992.000

4994.000

4996.000

4998.000

5000.000

5002.000

5004.000

20.000 25.000 30.000 35.000 40.000 45.000 50.000 55.000 60.000 65.000Time (ns)

Voltage -mV-

V [U5.35 (at pin)]V [U4.23 (at pin)]


108

RX_CAN

De la misma forma que la pista TX_CAN, la RX_CAN tampoco tiene resistencia de

adaptación de impedancia y por lo tanto cabe la posibilidad de que existan reflexiones.

Figura 92 Rutado de RX_CAN










109

Como se puede ver, se ha simulado la señal cuadrada a la máxima frecuencia de

oscilación (como siempre el caso extremo).

Figura 93 Onda completa RX_CAN

A simple vista las distorsiones son inapreciables pero ampliando y haciendo un análisis

detallado del flanco se observan oscilaciones que indican que la impedancia del receptor

es superior a la de la pista. Esto podría explicar porqué TX_CAN no tenía desadaptación

entre sus impedancias y en cambio RX_CAN sí.


HyperLynx v9.0



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 200.0 400.0 600.0 800.0 1000.0 1200.0 1400.0 1600.0 1800.0Time (ns)

Voltage - V-

V [U5.36 (at pin)]V [U4.24 (at pin)]


110

Figura 94 Oscilaciones flanco subida RX_CAN

Viendo el resultado de la simulación y comparándola con la de TX_CAN se puede

concluir que las resitencias de los receptores son diferentes según el umbral de tolerancia

y que, por lo tanto, a estas frecuencias siempre cabe la posibilidad de tener pequeñas

oscilaciones sin importancia. Es lógico pensar que para bajas frecuencias los fabricantes

no vayan a utilizar componentes de alta precisión.


HyperLynx v9.0



4975.000

4980.000

4985.000

4990.000

4995.000

5000.000

5005.000

5010.000

5015.000

5020.000

5.000 6.000 7.000 8.000 9.000 10.000 11.000 12.000 13.000 14.000Time (ns)

Voltage -mV-

V [U5.36 (at pin)]V [U4.24 (at pin)]


111

MISO_SBC

Como en las anteriores pistas de comunicación SPI, esta pista la simularemos a 2 MHz.

Se puede observar que es de menor longitud, no está bifurcada y que no presenta

resistencia de adaptación.

Figura 95 Rutado de MISO_SBC










112

Figura 96 Onda completa MISO_SBC

Se puede observar que a esta frecuencia no vamos a tener problemas de distorsiones

muy severos. Aun así comprobaremos con detalle el flanco. Para hacerlo se utilizó la

opción de “Rising edge”, con el fin de simular únicamente el flanco ascendente.


HyperLynx v9.0

Date: Thursday Mar. 20, 2014 Time: 9:24:36Net name: MISO_SBC


Delta Voltage = 37mV, Delta Time = 243.31nsShow Latest Waveform = YES, Show Previous Waveform = YES

-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage - V-



113

Figura 97 Oscilaciones flanco subida MISO_SBC

Efectivamente se tiene otra vez una línea no adaptada. En ausencia de la impedancia de

adaptación, la carga del receptor es superior a la de la línea y tenemos pequeñas

oscilaciones de 1 mV de pico en el origen que a la llegada al receptor se ven atenuadas.


HyperLynx v9.0

Date: Friday Feb. 28, 2014 Time: 13:35:58Net name: MISO_SBC


4997500.0

4998000.0

4998500.0

4999000.0

4999500.0

5000000.0

5000500.0

5001000.0

5001500.0

5002000.0

4.000 6.000 8.000 10.000 12.000 14.000 16.000 18.000 20.000 22.000Time (ns)

Voltage -uV-

V [U5.29 (at pin)]V [U4.31 (at pin)]


114

MOSI_SBC

Esta pista tiene las mismas características que la explicada anteriormente con longitud

similar y sin resistencia de adaptación.

Figura 98 Rutado de MOSI_SBC










115

Figura 99 Onda completa MOSI_SBC

A simple vista ya se puede apreciar que el flanco es algo diferente (un poco más lento o

atenuado).

Para comprobar con más detalle el flanco en las siguientes simulaciones se utilizó la

opción de “Rising” y “falling edge”, para simular únicamente los flancos.

Y como se puede observar en las figuras 115 y 116 tenemos reflexiones de 365 µV que

indican (sin ser nocivas para la señal) que la línea no está correctamente adaptada.


HyperLynx v9.0

Date: Thursday Mar. 20, 2014 Time: 10:17:17Net name: MOSI_SBC



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage - V-

V [U5.28 (at pin)]V [U4.30 (at pin)]


116

Figura 100 Reflexión flanco subida MOSI_SBC

Figura 101 Reflexión flanco bajada MOSI_SBC


HyperLynx v9.0


Cursor 1, Voltage = 4.9986987V, Time = 261.57nsCursor 2, Voltage = 4.9999943V, Time = 266.31nsDelta Voltage = 1.2956mV, Delta Time = 4.74ns


4995500.0

4996000.0

4996500.0

4997000.0

4997500.0

4998000.0

4998500.0

4999000.0

4999500.0

5000000.0

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-

V [U5.28 (at pin)]V [U4.30 (at pin)]


HyperLynx v9.0



-200.0

300.0

800.0

1300.0

1800.0

2300.0

2800.0

3300.0

3800.0

4300.0

0.00 50.00 100.00 150.00 200.00 250.00 300.00 350.00 400.00 450.00Time (ns)

Voltage -uV-

V [U5.28 (at pin)]V [U4.30 (at pin)]


117

SCLK_SBC

Es el reloj de la comunicación SPI entre el SBC y el microcontrolador. Se trata de otra de

las pistas del circuito que portan la señal que más rápido oscila (4MHz).

Figura 102 Rutado de SCLK_SBC










118

Figura 103 Onda completa SCLK_SBC

Se puede ver que la señal está 117,8 ns de tiempo a un voltage superior a 3,5 mV y que

por lo tanto podríamos tener el mismo problema que en el caso de la comunicación SPI

entre el microcontrolador y los drivers, pero en este caso el SBC es mucho más rápido en

la lectura de los pulsos. Por lo tanto no es necesario reducir la velocidad de reloj como en

el caso anterior.

Se comprobaron con un poco más de detalle los flancos, con el fin de comprobar si

existian reflexiones.

Pese a que se puede ver un pico que supera los márgenes de la gráfica (figura 119), no

existe reflexión alguna. (Este pico es intrínseco al bus, siempre oscila antes de cambiar

de flanco unos mV en sentido opuesto.)


HyperLynx v9.0




-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-

V [U5.27 (at pin)]V [U4.28 (at pin)]


119

Figura 104 Flanco subida SCLK_SBC


HyperLynx v9.0




4984.000

4986.000

4988.000

4990.000

4992.000

4994.000

4996.000

4998.000

5000.000

5002.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage -mV-

V [U5.27 (at pin)]V [U4.28 (at pin)]


120

CS_SBC

Como en casos anteriores el CS es la pista que porta el bit de habilitación de la

comunicación SPI, y por lo tanto funciona a muy baja frecuencia. Por consiguiente, sólo

se comprobará que no existan oscilaciones o reflexiones excesivamente importantes.

Figura 105 Rutado de CS_SBC




Modo de simulación: Rising edge






121

Como se puede apreciar no hay ni reflexiones, ni oscilaciones o atenuaciones visibles en

el gráfico. Esta es una de las pistas que se podría haber evitado incluir en el estudio por

no ser de alta frecuencia de forma constante, pero al tratarse del primer estudio que se

realizaba en la empresa era interesante ver su posible comportamiento.

Figura 106 Flanco subida CS_SBC


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 10:09:20Net name: ~CS_SBC



4988.000

4990.000

4992.000

4994.000

4996.000

4998.000

5000.000

5002.000

5004.000

5006.000

0.00 10.00 20.00 30.00 40.00 50.00 60.00 70.00 80.00 90.00Time (ns)

Voltage -mV-

V [U5.30 (at pin)]V [U4.27 (at pin)]


122

TXD_LIN

Por la reducida frecuencia de esta pista se ha hecho simplemente el análisis del flanco

para ver el efecto que pudiera producirse – aunque improbables- sobre la calidad de la

señal.

Figura 107 Rutado de TXD_LIN




Modo de simulación: Rising edge






123

Figura 108 Flanco subida TXD_LIN

Figura 109 Flanco subida sin oscilaciones TXD_LIN

Como se puede ver en las imágenes no existe ninguna distorsión aparente.


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 10:16:25Net name: TXD_LIN



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 5.000 10.000 15.000 20.000 25.000 30.000 35.000 40.000 45.000Time (ns)

Voltage - V-

V [U5.33 (at pin)]V [U4.25 (at pin)]


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 10:17:10Net name: TXD_LIN

Cursor 1, Voltage = 498.026mV, Time = 11.583nsCursor 2, Voltage = 4.504022V, Time = 21.013ns


4986.000

4988.000

4990.000

4992.000

4994.000

4996.000

4998.000

5000.000

5002.000

5004.000

20.000 25.000 30.000 35.000 40.000 45.000 50.000 55.000 60.000 65.000Time (ns)

Voltage -mV-

V [U5.33 (at pin)]V [U4.25 (at pin)]


124

RXD_LIN

Finalmente la última pista simulada es la RXD_LIN. Como la anterior, tiene una

frecuencia demasiado pequeña para ser simulada con Hyperlynx y por lo tanto es

necesario hacer el análisis por flanco.

Figura 110 Rutado de RXD_LIN




Modo de simulación: Rising y falling edge






125

A simple vista se observa un flanco normal tanto el ascendente como el descendente. Si

se amplía las escala se podrá ver como existen oscilaciones muy pequeñas.

Figura 111 Flanco subida RXD_LIN

Figura 112 Flanco de bajada RXD_LIN


HyperLynx v9.0

Date: Monday Mar. 3, 2014 Time: 10:51:17Net name: RXD_LIN



-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 2.000 4.000 6.000 8.000 10.000 12.000 14.000 16.000 18.000Time (ns)

Voltage - V-


HyperLynx v9.0


Cursor 1, Voltage = 499mV, Time = 49.005308usCursor 2, Voltage = 4.495V, Time = 49.002002usDelta Voltage = 3.997V, Delta Time = 3.306ns


-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

48992.000 48994.000 48996.000 48998.000 49000.000 49002.000 49004.000 49006.000 49008.000 49010.000Time (ns)

Voltage - V-


126

Las oscilaciones de 3,7 mV no son en absoluto un problema para este bus de

comunicación. En el receptor no llegan a 1 mV.

Figura 113 Oscilaciones en el flanco de subida RXD_LIN


HyperLynx v9.0


Cursor 1, Voltage = 5.003785V, Time = 8.522nsCursor 2, Voltage = 5.000002V, Time = 14.016nsDelta Voltage = 3.782mV, Delta Time = 5.495ns


4994.000

4995.000

4996.000

4997.000

4998.000

4999.000

5000.000

5001.000

5002.000

5003.000

0.00 2.000 4.000 6.000 8.000 10.000 12.000 14.000 16.000 18.000Time (ns)

Voltage -mV-


127

10 Mejoras

Se intentaron aplicar 3 tipos de mejoras teóricamente viables. La primera ha consistido en

quitar los puntos de test de las pistas, la segunda era quitar las vías y la tercera corregir

el ancho de las pistas.

La única que se consiguió aplicar ha sido la propuesta de la ¡Error! No se encuentra el origen de la referencia., pero no con los resultados esperados. Las otras dos no se

pudieron aplicar por cuestiones temporales y de fabricación. Se tenía poco tiempo para

realizar modificaciones, los puntos de test son necesarios para las validaciones en la

planta de fabricación y sin las vías no se podía diseñar el recorrido de las pistas sin que

se cruzara una con otra.

Para realizar esta simulación, previamente, hay que realizar un simple cálculo de

aproximación de la impedancia, al tratarse de una pista de transmisión “microstrip”.

Figura 114 Mejoras aplicadas






128




Entradas simuladas: U2.16 y U3.16

Figura 115 Resultado de la mejora

Una vez realizados los cambios se puede apreciar que no cambió la atenuación dado que

ésta venía causada por las resistencias de protección, tal y como se ha comentado en el

apartado 9.5, ¡Error! No se encuentra el origen de la referencia.. Así pues tampoco

era un cambio viable porque las pistas más finas no pueden ser fabricadas con el mismo

presupuesto de placa. Por este motivo en este proyecto se descartó esta opción y se

aplicó una reducción de la frecuencia de oscilación del bus SPI.

OSCILLOSCOPEDesign file: BCL_IMP1_SIGNAL.HYP Designer: Fernandez Lopez, Iva

HyperLynx v9.0

Date: Wednesday Mar. 19, 2014 Time: 13:00:45Net name: SPI_SCLK_QUAD


Delta Voltage = 714uV, Delta Time = 118.04nsShow Latest Waveform = YES, Show Previous Waveform = YES

-2.000

-1.000

0.00

1.000

2.000

3.000

4.000

5.000

6.000

7.000

0.00 20.00 40.00 60.00 80.00 100.00 120.00 140.00 160.00 180.00Time (ns)

Voltage - V-

V [U4.78 (at pin)]V [U3.16 (at pin)]V [U2.16 (at pin)]V [U4.78 (at pin)]V [U3.16 (at pin)]V [U2.16 (at pin)]


129

11 Conclusiones finales

Como primer punto de las conclusiones finales se puede decir que el programa Hyperlynx

SI es útil para proyectos de automoción. El estudio se ha de realizar previamente a la

fabricación del primer prototipo.

El segundo punto a tener en cuenta es que se ha podido recopilar una librería que será

ampliada en un futuro por otros proyectos de la empresa.

El tercer punto de estas conclusiones correspondería a las reglas de diseño. Como se ha

podido ver, hemos comprobado algunas reglas de diseño a tener en cuenta en futuros

proyectos. Estas reglas van a ser cada vez más necesarias a causa del incremento

constante de velocidad de los buses de comunicación.

También se ha cumplido uno de los motivos de realización de este proyecto que era

incrementar el saber propio y de la empresa en cuanto a simulaciones de integridad de

señal.

Y finalmente se ha de tener en cuenta que menor tiempo de diseño repercute

directamente en un menor tiempo para poner el proyecto en el mercado y menos capital

invertido. Por lo tanto la empresa se hace más competitiva en el mercado.


130

12 Glosario

EMC: Electromagnetic compatibility (compatibilidad electromagnética)

Acoplo: Equivalente a crosstalk

SBC: System Basis Chip

Pinout: Conjunto y localización de pines de un componente.

Buffer: Circuitería interna que controla un pin

Stack up: Características de un PCB

PCB: Printed Circuit Board (circuito electrónico)

Mocrostrip: Pista de un PCB en una capa superficial


131

13 Bibliografía

Libros:

‐ Joan Pere López, “Compatibilidad electromagnética y seguridad funcional en sistemas electrónicos”

Documentos electrónicos en la red:

‐ http://download.rincondelvago.com/electromagnetismo, Fecha última consulta (01/10/2013)

‐ http://www.onsemi.com/pub_link/Collateral/AND9075-D.PDF Fecha última consulta (11/10/2013

‐ http://www.redeweb.com/_txt/629/98.pdf Fecha última consulta (16/10/2013

‐ http://www.radioing.com/eengineer/soft-input.html Fecha última consulta (11/11/2013

‐ http://www.intel.com/content/dam/www/public/us/en/documents/white-papers/ia-pcb-stack-up-overview.pdf Fecha última consulta (16/10/2013

‐ http://www.isotest.es/web/Soporte/Formacion/Presentaciones/tektronix/01-Signal%20Integrity%20Solutions.pdf Fecha última consulta (16/10/2013

‐ http://www.anritsu.com/en-GB/Promotions/ecoc12/signal-integrity-test-solution.pdf Fecha última consulta (22/10/2013

‐ http://en.wikipedia.org/wiki/Signal_integrity Fecha última consulta (24/10/2013

‐ http://www.polarinstruments.com/support/si/AP8164.html Fecha última consulta (4/10/2013

‐ http://www.vhdl.org/ibis/cookbook/cookbook-v4.pdf Fecha última consulta (11/11/2013

‐ http://www.ami.ac.uk/courses/ami4822_dsi/u03/ Fecha última consulta 12/11/13


132

‐ http://es.wikipedia.org/wiki/Compatibilidad_electromagn%C3%A9tica Fecha última consulta 19/05/2014


133

14 Agradecimientos

Al profesor Ramón Villarino, por su inestimable ayuda en la redacción, realización y

dirección de este proyecto.

A mi tutor en la empresa Josep Mª Ferré, por las muchas reuniones para consolidar y

llevar a cabo todo el estudio.

A Joan Pere López, por ser una inestimable fuente de ayuda y saber en el enigmático

mundo de la compatibilidad electromagnética.

A mi amigo Roger Abella por los muchos ratos pasados aprendiendo juntos en nuestras

prácticas.

Y finalmente, a mi pareja Alex de Haro, por ayudarme en la redacción de esta memoria y

darme el apoyo moral necesario cuando la desesperación y la frustración se apoderan de

la mente y no te dejan vislumbrar el camino hacia la solución.

Muchas gracias a todos.

Ivan Fernández López

Ivan Fernández López ESTUDIO DE INTEGRIDAD DE SEÑAL...

Documents

Transcript of Ivan Fernández López ESTUDIO DE INTEGRIDAD DE SEÑAL...