Universidad Distrital. Ingeniería de Sistemas. Arquitectura de computadores.

Resumen—Este laboratorio consiste en implementar los integrados que pruebe el funcionamiento de los flip flops JK Y Tipo D y el diseño e implementación de los circuitos secuenciales correspondientes para los Flip Flops Rs y Tipo T, para todos los flip flops temporizados.

Abstract—This laboratory consist in implement the CI that test the function of the Flip Flops JK y Type D, and the design and implementation of the sequential circuits of F/F Rs y Type T, all Temporized.

Palabras claves— Lógica Secuencial, Compuertas Nand, Temporizador, CP.

I. INTRODUCCIÓN

La lógica booleana representa la base de la lógica digital necesaria para la ejecución de diferentes tareas usando para ello las meras compuertas básicas AND, OR y NOT; es por eso que el conocimiento y ejecución de sus axiomas en la tarea analizar funciones que queremos representar en un circuito dado se hace tan importante, para ello como se ha visto en clase, pondremos a prueba la teoría del álgebra de Boole, así como métodos subyacentes de esta como lo son Mintérminos y Maxtérminos, y mapas de Karnaugh para diseñar el circuito que verifique si un número de 4 bits introducido es o no primo, implementándolo a la vez en el laboratorio.

II. MARCO TEÓRICO:

A. Diseño:

Se propone un circuito combinacional cuya entrada es un número del 0 al 15 (4 bits de entrada) y cuya salida debe encender un led si la entrada es un número primo. El circuito se diseñará por los métodos de Mintérminos, Maxtérminos y Mapas de Karnaugh.

Análisis de la Función: Tabla de verdad

Se procede a crear la tabla de verdad del circuito. esto facilitará la visualización y el entendimiento del funcionamiento del circuito.

 #  A B C D F LED (ON/OFF)

 0  0  0  0  0  0 OFF

 1  0  0  0  1  0  OFF

 2  0  0  1  0  0  ON

 3  0  0  1  1  0  ON

 4  0  1  0  0  0  OFF

 5  0  1  0  1  1  ON

 6  0  1  1  0  0  OFF

 7  0  1  1  1  1  ON

 8  1  0  0  0  0  OFF

 9  1  0  0  1  0  OFF

 10  1  0  1  0  0  OFF

 11  1  0  1  1  1  ON

 12  1  1  0  0  0  OFF

 13  1  1  0  1  1  ON

 14  1  1  1  0  0  OFF

15  1  1  1  1  0  OFFTabla 1.A. Tabla de verdad del circuito.

Se puede observar que la función F representa la salida de 1 lógico en la combinación deseada de entrada.

Diseño por Mintérminos Para el diseño de Mintérminos tomaremos solo las

combinaciones de salida que entreguen un 1 lógico, es decir la forma canónica m(2,3,5,7,11,13).

La sumatoria del producto de las variables seleccionadas

es:

F ( A , B ,C ,D )=A' B' C D'+ A ' B' CD+ A' B C ' D+ A' BCD+ AB´ CD ´+ ABC´ D

Diseño por Maxtérminos

Para el diseño de Maxtérminos tomaremos solo las combinaciones de salida que entreguen un 0 lógico, es decir la forma canónica M(0,1,4,6,8,9,10,12,14,15).

El producto de la sumatoria de las variables seleccionadas es:

F ( A , B ,C ,D )=A ´ B ´ C ´ D ´+ A ´ B ´ C ´ D+ A ´ BC ´ D´+ A ´ BCD '+ A B' C ´ D´ +AB ´ C ´ D+ AB´ CD ´+ ABC ´ D´+ ABCD ´+ ABCD

Como se observa el método no simplifica de una manera considerable la función.

Laboratorio No 7:Flip flops SR JK D T

Bryan Rodríguez Siatama Cód: 2009120074Sergio Rodríguez Vasquez Cód: 20091020075

1

Universidad Distrital. Ingeniería de Sistemas. Arquitectura de computadores.

Así proseguimos con el Diseño por mapas de KarnaughTomando en cuenta la recomendación anterior se

simplificará los mapas de Karnaugh por Mintérminos. Se procede a realizar el esquema y a simplificar por áreas de la siguiente manera:

CD/AB

 00 01 11 10

00  0 0 1 101  0 1 1  011 0 1 0  1 10  0 0 0  0Tabla 2. Mapa de Karnaugh 4 variables

F ( A , B ,C ,D )=A ´ B ´ C+A ´ BD+BC ´ D❑+B ´ CD

B. Implementación:

Materiales Compuertas AND, OR y Not Protoboard Dip Switch LED Resistencias de 1k Fuente 5v Cable UTP

Usando el diagramas de la Fig 1 se realizó el montaje del circuito en la proto Board, usando Resistencias de 1k, un dipswich de 4 entradas para los 4 bits que se usarán y un Diodo Led que determinará 1 al encenderse, es decir cuando el número introducido sea primo, y viceversa.

III. ESPECIFICACIÓN DEL CIRCUITO:

FIG.1 DISEÑO DEL CIRCUITO

IV. RESULTADOS:

Tras la implementación del circuito en la proto board, observamos que para los valores introducidos en 4 bits equivalentes a cada número en decimal, el sistema se ajusta a

los valores esperados previstos en la tabla 1.A, donde evaluamos cada entrada posible y su valor correspondiente.

V. CONCLUSIONES

- El método más eficiente para el diseño del circuito propuesto fue el diseño por mapas de Karnaugh, por su facilidad de entendimiento por tablas.

- Se requiere una previa visualización y análisis del problema a resolver para decidir entre diseño por Mintérminos o Maxtérminos.

- Existen varias alternativas para la implementación de compuertas que entreguen el resultado equivalente, pero el objetivo es encontrar el circuito que contenga el menor número de compuertas lógicas. Es por eso que es indispensable el conocimiento de la simplificación por álgebra de Boole.

Se concluye que tras la ejecución combinada de las compuertas lógicas usando la lógica booleana se nos permite la creación de casi infinitas funciones que pueden ser representadas con estas, y que con el método adecuado se logran simplificar para su óptima y eficiente implementación, todo esto hoy reflejado en la complejidad y extensa funcionalidad y capacidades de los dispositivos digitales modernos como el computador o los teléfonos inteligentes.

REFERENCIAS

[1] MANO Morris y KIME Charles. Fundamentos de Diseño Lógico y Computadoras. Editorial Prentice Hall. México, 1998.

[2] GAJSKI Daniel. Principios de Diseño Digital. Editorial Prentice Hall. España, 1997.

[3] STALLING William. Organización y Arquitectura de Computadores. Editorial Prentice Hall, séptima edición. España, 2007.

[4] PATERSON David y HENESSY John. Organización y Diseño del Computador: La Interfaz hardware/software. Editorial McGraw Hill. España, 1995.

[5] Mínimo 10 referencias de papers.

2