INSTITUTO TECNOLÓGICO DE CULIACÁN DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA INFORME FINAL DE DISEÑO Y PRODUCCIÓN DE EQUIPO PARA PROGRAMACIÓN DE CPLD EN LAS PRÁCTICAS EN LAS MATERIAS DE ELECTRÓNICA DIGITAL I Y ELECTRÓNICA DIGITAL II.

ASESOR: � M.C. HERACLIO HEREDIA URETA

ALUMNOS:

� CALDERON PRECIADO DANIEL ALBERTO � GONZALES GALVAN JESUS MARTIN � LOPEZ LIZARRAGA EDWIN DESI � VALLE HERNANDEZ CIBER ALEJANDRO � URCISICHI HIGUERA CHRISTIAN

Culiacán Sinaloa a 12 de Mayo del 2011

INFORME FINAL DE DISEÑO Y PRODUCCIÓN DE EQUIPO PARA PROGRAMACIÓN DE CPLD

EN LAS PRÁCTICAS EN LAS MATERIAS DE ELECTRÓNICA DIGITAL I Y ELECTRÓNICA

DIGITAL II.

INTRODUCCION

Se sabe que la electrónica tiene dos vertientes principales: la electrónica digital y la electrónica

analógica. Quizá a la digital no se le de tanta importancia como a la analógica, es por ello que este

trabajo es cien por ciento electrónica digital con el cual se pretendía crear una interfaz entre los

CPLD y el usuario.

Un CPLD (Complez Programmable Logic Device) es un circuito integrado con una gran escala de

integración que permite implementar sistemas muy eficaces gracias a que utilizan menor espacio,

mejoran la fiabilidad de diseño y reducen costos. El CPLD se forma con múltiples bloques lógicos,

cada uno similar a un PLD

OBJETIVOS

1.- Diseñar y producir una interfaz económica para programar circuitos CPLD.

2.- Diseñar y producir un prototipo económico para realizar las pruebas a la programación……… en

el CPLD.

3.- Crear un manual en el que se muestre como instalar los drivers para el JTAG y como pasar el

programa al CPLD.

JUSTIFICACION

Los equipos disponibles para la programación de CPLD que se venden en el mercado tienen un alto

costo y no son accesibles para los estudiantes y además se tienen que importar.

Mediante este método se logra mayor economización de material además adquieres

conocimiento debido a que realizas paso por paso la elaboración y diseño de los circuitos tanto

para el JTAG como para la base del CPLD. Requiere de gran conocimiento para asegurar el correcto

funcionamiento y protección de los circuitos así como de la PC.

El prototipo que se encontró es sencillo y funciona para la programación de CPLDs utilizando la

interface JTAG estandarizada por la IEEE 1149.1.

Se pueden programar muchos dispositivos que usan este estándar (la mayor parte de los CPLDs de

Altera). Se usó un diseño que fuera compatible con el software MAX-PLUS II debido a que este es

gratis y viene incluido en el libro de texto que se utiliza en las materias.

MARCO TEORICO

JTAG

El JTAG es un dispositivo que nos permitirá reducir la tensión de salida del puerto paralelo (LPT)

desde los niveles lógicos TTL utilizados por éste:

0 digital = 0V

1 digital = 5V

La característica ISP utiliza una interfase del grupo de acción de pruebas conjuntas (JTAG), la cual

requiere que se dediquen cuatro terminales específicas a la interface de programación.

El PLD de destino puede programarse en el sistema a través de las terminales JTAG; para ello se

conectan al puerto paralelo de una PC con compuertas controladores, como se muestra en la

figura 1. Las señales JTAG se nombran TDI (datos de prueba de entrada), TDO (datos de prueba de

salida), TMS (selección de modo de prueba) y TCK (reloj de prueba). Al compilar el diseño,

debemos indicar si el dispositivo utilizará o no una interface JTAG.

CPLD

Un CPLD (Complex Programmable Logic Device) es un dispositivo electrónico.

Los CPLD extienden el concepto de un PLD (del acrónimo inglés Programmable Logic Device) a un

mayor nivel de integración ya que permite implementar sistemas más eficaces, ya que utilizan

menor espacio, mejoran la fiabilidad del diseño, y reducen costos. Un CPLD se forma con múltiples

bloques lógicos, cada uno similar a un PLD. Los bloques lógicos se comunican entre sí utilizando

una matriz programable de interconexiones, lo cual hace más eficiente el uso del silicio,

conduciendo a una mejor eficiencia a menor costo. A continuación se explican brevemente las

principales características de la arquitectura de un CPLD.

REGULADOR DE 3.3V LM3940

El LM3940 es un regulador de 1A diseñado para proveer 3.3v a partir de 5v. Es ideal para sistemas

que utilizan tanto 5v como 3.3v.

CIRCUITO INTEGRADO 74LS244

Estos buffers octales son diseñados específicamente para mejorar tanto el rendimiento como la

densidad de los drivers tri-estado de memoria, clocks y buses orientados a la transmisión y

recepción de datos. Son útiles para la protección del puerto paralelo de la PC.

FAMILIA DE PLDs MAX 3000A

Los dispositivos MAX 3000A son de bajo costo y alto rendimiento basados en la arquitectura MAX

de Altera. Son fabricados con tecnología avanzada CMOS, operan con 3.3v. Proveen entre 600

a10000 compuertas utilizables y contadores de velocidad superiores a 227.3 MHz. Son totalmente

compatibles con lógica TTL. Algunas ventajas de los CPLD de altera son: elimina la necesidad del

voltaje de programación de 12v disminuyendo los daños accidentales en las partes de bajo voltaje.

Facilita el manejo del dispositivo. Son de bajo costo. Son más versátiles.

CIRCUITO A REALIZAR

Figura 1. Interfase de JTAG entre el puerto paralelo de la PC y el CPLD (pag 887 del libro Sistema

Digitales Principios y aplicaciones de Ronald j. Tocci décima edición).

PROCEDIMIENTO:

1. El circuito anterior se tiene que elaborar en PCB en el software Multisim, Orcad o PCB

Wizard, o en cualquier otro programa editor de PCBs. Este se tiene que realizar en dos

partes diferentes; una de la interfaz JTAG y otra la base para insertar el CPLD. A

continuación se muestran los diagramas ya diseñados y terminados del PCB de la interfaz

JTAG y la base respectivamente:

PCB de la interfaz JTAG:

PCB de la base del CPLD:

2. Posteriormente pasamos a imprimir los diagramas anteriores en hojas especiales llamadas

hojas de transferencia PCB, estas se pueden conseguir en cualquier tienda de electrónica.

3. Luego planchamos las hojas con el circuito impreso sobre una tableta de cobre

previamente lijada.

4. Taladramos la tarjeta en los puntos mostrados en los diagramas anteriores.

5. Metemos en cloruro férrico las placas ya impresas y perforadas para limpiar el cobre

excedente.

6. Soldamos los componentes teniendo cuidado en la correcta colocación de los reguladores,

capacitores, etc.

La tableta ya terminada debe lucir como a continuación se muestra:

Figura 2. Conexión de la interfase JTAG y el CPLD.

Se hicieron dos placas de PCB. La primera placa tiene la interfase JTAG (ByteBlaster como le llaman

en Altera) y la segunda placa contiene al PLD y los reguladores de 5V y 3.3V. Esto se hace con el

objetivo de simplificar el diseño y a la vez utilizar la placa del PLD por separado.

En la placa de la interfase JTAG se dejaran las señales de alimentación (5V y tierra) y las señales

TDO, TDI, TMD y TCK conectadas a 3 terminals blocks de dos entradas. La alimentación de esta

placa y las señales antes mencionadas se conectarán a la segunda placa por medio de alambres

como se aprecia en la figura 2.

INSTALACIÓN DEL JTAG

*Nota*

-Este procedimiento es exclusivo para Windows XP.

-Antes de comenzar con los “pasos para la instalación de los drivers” se deben conectar entre sí las

placas del JTAG y del PLD, luego conectarlas a la fuente de voltaje y luego conectarlas al puerto

paralelo de la pc.

-Asegurarse que las pistas de las placas no tengan cortos circuito.

*Pasos para la instalación de los drivers *

Ir al Panel de Control

Seleccionar Agregar Hardware

Aparecerá la siguiente ventana…..click en Siguiente

Seleccione Sí, ya he conectado el hardware.

En la lista seleccione Agregar un nuevo dispositivo de hardware.

Seleccione Instalar el hardware seleccionándolo manualmente de una lista (avanzado).

En la lista seleccione Dispositivos de sonido, vídeo y juegos.

Seleccione Utilizar Disco…

Busque el archivo win2000.inf en el directorio \drivers\win2000 ubicado donde está instalado

MAX+PLUS II de la siguiente manera

Click en Examinar….

Ir a donde se instaló el programa y abrir la carpeta maxplus2, generalmente se instala en Disco

local (C).

Abrir la carpeta Drivers

Abrir la carpeta win2000

Seleccionar Win2000 y luego Abrir

Click en Aceptar

Si el mensaje de advertencia de instalación de software aparece dar click en Continuar

Seleccione Altera ByteBlaster y click en Siguiente

Click en Siguiente

Seleccione Continuar en la advertencia de instalación de hardware.

Click en Finalizar

Reinicie el equipo.

Completada la instalación del driver, ejecute el Max+plus II,

Hay que abrir el programa que se desea grabar en el CPLD

Debemos asignar el modelo de CPLD que se usará

En este caso es el EPM3064ALC44-10

Diríjase a Programmer

Aparecerá la ventana Hardware Setup, si no es así se puede abrir manualmente desde el menú

Options en la opción hardware Setup…, selecciónela y elija ByteBlaster(MV).

Click en OK

Click en Program

CONCLUSIONES

Al terminar el diseño y producción del equipo para prácticas se tiene claro cómo utilizar diversos paquetes de software tanto para el diseño como para la simulación de circuitos electrónicos.

También se entiende que la producción “masiva” de circuitos realizada sin equipo especializado es algo tediosa y nada sencilla. Muchos de los circuitos construidos necesitaron más tiempo debido a ciertos errores en diversas de las etapas de construcción.

Otro punto importante es el trabajo en equipo, ya que, al repartir las actividades se mejoraba tan el tiempo como el resultado del circuito electrónico.

BIBLIOGRAFIA

http://www.altera.com/support/software/drivers/dri-bb-xp.html

Sistemas Digitales: Principios y Aplicaciones. Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss.

Décima Edición. Prentice Hall.