Organización y arquitectura de computadores
-
Upload
richard-villa -
Category
Documents
-
view
26 -
download
0
Transcript of Organización y arquitectura de computadores
![Page 1: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/1.jpg)
Organización y arquitectura de computadores
Ing. Carlos A. Arenas C.
![Page 2: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/2.jpg)
• Atributos de un sistema que son visibles al programador
• Instrucciones, numero de bits, mecanismos E/S y técnicas de direccionamiento
Arquitectura
• Son las unidades funcionales y sus interconexiones
• Señales de control, interfaces computador periféricos, tecnología de memorias
Organización
![Page 3: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/3.jpg)
Ejemplo
Sumar
Sumar
Multiplicar
![Page 4: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/4.jpg)
Jerarquía
Un sistema jerárquico es un conjunto de subsistemas interrelacionados cada uno de los cuales, a su vez, se organiza en una estructura jerárquica hasta que se alcanza un nivel mas bajo del subsistema elemental.
De cada nivel al diseñador le importan la estructura y el funcionamiento
Estructura: El modo en que los componentes están interrelacionadosFuncionamiento: La operación de cada componente individual como parte de la estructura.
![Page 5: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/5.jpg)
Funcionamiento
Las funciones básicas que un computador puede llevar a cabo son:
• Procesamiento de datos• Almacenamiento de datos• Transferencia de datos• Control
![Page 6: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/6.jpg)
![Page 7: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/7.jpg)
Estructura
Los cuatro componentes estructurales principales son:
![Page 8: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/8.jpg)
CPU
MEM
CPU
E/S
BUS SIST
Registros ALU
Unidad de control
Bus interno
![Page 9: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/9.jpg)
Unidad de control
REG
UNI CONT
ALU
BUS INT
Lógica secuencial
Memoria de control
Reg y deco de la unidad
central
![Page 10: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/10.jpg)
La maquina de Von Neuman
La estructura general del computador IAS consta de:
• Una memoria principal que almacena tanto datos como instrucciones
• Una unidad lógico aritmética capaz de hacer operaciones con datos binarios
• Una unidad de control que interpreta las instrucciones en memoria y provoca su ejecución
• Un equipo de entrada salida dirigido por la unidad de control
![Page 11: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/11.jpg)
Memoria principal
ALU
Unidad de control de programa
Equipos de E/S
![Page 12: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/12.jpg)
Operación del IAS• La memoria del IAS consiste en 1000 posiciones de almacenamiento,
llamadas palabras de 40 dígitos cada una.
![Page 13: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/13.jpg)
![Page 14: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/14.jpg)
![Page 15: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/15.jpg)
![Page 16: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/16.jpg)
![Page 17: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/17.jpg)
![Page 18: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/18.jpg)
![Page 19: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/19.jpg)
Segunda generación
Se caracterizo por el uso del transistor en reemplazo de los tubos de vacío aumentando la velocidad, mayor capacidad de memoria y de menor tamaño.
Tamaño de la memoria: creció de 2K a 32K palabrasTiempo de acceso a memoria: Cayó de 30 us a 1.4 usNúmero de códigos de operación: Creció de 24 a 185
![Page 20: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/20.jpg)
Configuración del IBM 7094
![Page 21: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/21.jpg)
Tercera generación
Esta se caracteriza por la implementación de los circuitos integrados
![Page 22: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/22.jpg)
Ley de MooreEl número de transistores que se podían integrar en un solo chip se duplicaba cada año
• El precio de un chip ha permanecido prácticamente invariable a través de este periodo de rápido crecimiento en densidad.
• Ya que los elementos de la lógica y la memoria están más próximos en chips más densamente encapsulados, la longitud de las interconexiones eléctricas ha disminuido, incrementándose así la velocidad operativa.
• El computador es mas pequeño• Hay una reducción de las necesidades de potencia y refrigeración• Las interconexiones de CI son mucho mas fiables que las conexiones
soldadas.
![Page 23: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/23.jpg)
El sistema 360
Fue la primera familia de computadores que se planeo. Los distintos modelos eran compatibles en el sentido de que un programa escrito para un modelo, tenia que ser capaz de ser ejecutado por otro modelo de la serie.
Las características de una familia son:• Conjunto de instrucciones similar o identico.• Sistemas operativos similares o identicos.• Velocidad creciente• Número creciente de puertos de E/S• Tamaño de memoria creciente• Coste creciente
![Page 24: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/24.jpg)
Concepto de familia
Las diferencias se basan en tres factores:• Velocidad básica• Tamaño• Grado de simultaneidad
![Page 25: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/25.jpg)
DEC PDP-8
Este computador era lo bastante pequeño para ser colocado en lo alto de una mesa de laboratorio. (minicomputador).
Estos utilizaban la estructura de bus llamado Omnibus. Este consiste en 96 hilos conductores separados, usados para control, direccionamiento y datos.
![Page 26: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/26.jpg)
Memoria semiconductora
Las primeras memorias se hacían con anillos de material ferromagnético.
En 1970, Fairchild produjo la primera memoria semiconductora con relativa capacidad. Podía tener 256 bits de memoria.
![Page 27: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/27.jpg)
Microprocesadores
El 4004 de Intel contenía todos los componentes de la CPU en un solo chip. Podía sumar dos números de 4 bits y multiplicar solo con sumas sucesivas.
El 8008 fue el primer microprocesador de ocho bits.
El 8080 fue el primer microprocesador de uso general. 8 Bits, mas instrucciones, mas rápido y alta capacidad de direccionamiento.
![Page 28: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/28.jpg)
Microprocesadores
El 8086 fue un microprocesador de 16 bits.
El 80386 fue un microprocesador de 32 bits.
![Page 29: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/29.jpg)
Velocidad del procesador
Entre las técnicas incorporadas a los procesadores de hoy en día están:
Predicción de ramificación: El procesador se anticipa al software y predice que ramas o grupos de instrucciones se van a procesar después con mayor probabilidad. Si el procesador acierta la mayoría de veces, puede precaptar las instrucciones correctas y almacenarlas para mantener al procesador ocupado.
![Page 30: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/30.jpg)
Velocidad del procesador
Análisis del flujo de datos: El procesador analiza que instrucciones dependen de los resultados de otras instrucciones, o datos, para crear una organización optimizada de instrucciones.
Ejecución especulativa: Utilizando la predicción de ramificación y el análisis de flujo de datos, algunos procesadores ejecutan especulativamente instrucciones antes de que aparezcan en la ejecución del programa, manteniendo los resultados en posiciones temporales.
![Page 31: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/31.jpg)
Equilibrio de prestacionesHay varias maneras en que se puede atacar este problema.
• Incrementar el numero de bits que se recuperan de una sola vez haciendo las DRAM mas anchas en lugar de menos profundas utilizando buses de datos mas anchos.
• Cambiar la interfaz DRAM para hacerla mas eficiente. Incluyendo una cache u otro esquema de almacenamiento temporal.
• Reducir la frecuencia del acceso a memoria incorporando, entre el procesador y la memoria principal una caches mas complejas y eficientes.
• Incrementar el ancho de banda entre el procesador y la memoria usando buses de mas alta velocidad.
![Page 32: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/32.jpg)
Funcionamiento del computador
• La función básica de un computador es la ejecución de un programa.
• La ejecución del programa consiste en la repetición del proceso de captación de instrucción y ejecución de instrucción.
• El procesamiento que se requiere para una instrucción se llama CICLO DE INSTRUCCION
![Page 33: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/33.jpg)
Ciclo de instrucción básico
![Page 34: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/34.jpg)
Los ciclos de captación y ejecución
• El contador de programa PC sirve para seguir la pista de la instrucción que debe captarse a continuación.
• PC = PC + 1
![Page 35: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/35.jpg)
Interrupciones
• Programa: Generadas por alguna condición que se produce como resultado de una instrucción. Desbordamiento aritmético, división por cero, ejecución de instrucción inexistente, acceder a espacio de memoria fuera del permitido
• Temporización: Generadas por un temporizador interno al procesador.
![Page 36: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/36.jpg)
Interrupciones
• E/S: Generadas por un controlador de E/S, para indicar finalización sin problemas de una operación o para avisar ciertas condiciones de error.
• Fallo de hardware: Generadas por un fallo tal como la falta de potencia de alimentación o un error de paridad en la memoria.
![Page 37: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/37.jpg)
Ejemplo
Supóngase que el procesador esta transfiriendo datos a una impresora utilizando el esquema del ciclo de la instrucción básico. ¿Que tarea hace el procesador después de cada operación de escritura?
![Page 38: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/38.jpg)
Gestor de interrupciones
Es un programa diseñado para atender la interrupción presentada
![Page 39: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/39.jpg)
Habilitación de la interrupción
Para permitir el uso de interrupciones, se añade un CICLO DE INTERRUPCION al ciclo de instrucción.
![Page 40: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/40.jpg)
Funcionamiento de E/SDirect Memory Access (DMA)
![Page 41: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/41.jpg)
Estructuras de interconexión
![Page 42: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/42.jpg)
Memoria
![Page 43: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/43.jpg)
Modulo E/S
![Page 44: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/44.jpg)
Procesador
![Page 45: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/45.jpg)
Tipos de transferencias
• Memoria a procesador: El procesador lee una instrucción o un dato desde la memoria
• Procesador a memoria: El procesador escribe un dato en la memoria
• E/S a procesador: EL procesador lee datos de un dispositivo de E/S a través de un modulo de E/S
• Procesador a E/S: El procesador envía datos al dispositivo de E/S
• Memoria a E/S y viceversa: Intercambiar datos directamente con la memoria (DMA)
![Page 46: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/46.jpg)
Interconexión con buses
Un bus es un camino de comunicación entre dos o mas dispositivos. Al bus se conectan varios dispositivos, y cualquier señal transmitida por uno de esos dispositivos esta disponible para que los otros dispositivos conectados al bus puedan acceder a ella.
![Page 47: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/47.jpg)
Líneas de datos: Proporcionan un camino para transmitir datos entre los módulos del sistema.Anchura del bus de datos: entre 32 y cientos de líneas.Ejemplo: bus de 8 bits, instrucciones de 16 bits
![Page 48: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/48.jpg)
Líneas de dirección: Se utilizan para designar la fuente o el destino del dato situado en el bus de datos.Anchura del bus de direcciones: Determina la máxima capacidad de memoria disponible.
También sirven para direccionar los puertos de E/SEjemplo: En un bus de 8 bits, la dirección 01111111 e inferiores referencian a posiciones dentro de un modulo de memoria
![Page 49: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/49.jpg)
Líneas de control: Se utilizan para controlar el acceso y el uso de las líneas de datos y direcciones.
Señales de temporización: Indican la validez de los datos y direcciones.
Señales de ordenes: Especifican las operaciones a realizar.
![Page 50: Organización y arquitectura de computadores](https://reader034.fdocuments.es/reader034/viewer/2022052311/55721346497959fc0b91fb07/html5/thumbnails/50.jpg)
• Escritura de memoria• Lectura de memoria• Escritura de E/S• Lectura de E/S• Transferencia reconocida• Petición de bus• Cesión de bus• Petición de interrupción• Interrupción reconocida• Reloj• Inicio