Paper Labview FPGA

6
 1 Resumen     El presente artículo contiene el análisis e implementación de una c alculadora que realiza l as operaciones básicas, como son: suma resta multiplicación y división, representada mediante diagramas UML de casos y de secuencia además se realiza la implementación con la ayuda del programa LabView v2012 y FPGA Spartan 3E para desarrollar nuestra aplicación. Palabras clave     LabView2012 , FPGA 3E, Xilinx, Diagramas UML. I. INTRODUCCIÓN En el pasado, la tecnología de FPGA estaba disponible solamente para ingenieros con un profundo conocimiento del diseño de hardware digital. El surgimiento de herramientas de diseño de alto nivel, como NI Labview, cambia las reglas de  programaci ón de FPGAs, ofreciendo nuevas tecnologías que convierten los diagramas de bloques gráficos en circuitos de hardware digital. Todos los productos de hardware NI FPGA son construidos en base a una arquitectura de E/S reconfigurable, la cual tiene potentes procesadores de punto flotante, FPGAs reconfigurables y E/S modular. El hardware combinado con el software de diseño de sistemas Labview, simplifica el desarrollo y acorta el tiempo al mercado al diseñar aplicaciones avanzadas de control, monitoreo y  pruebas para di stintos tipos de pr oyectos. II. DESARROLLO DEL ARTÍCULO A. FLUJO DE COMPILACION DE LABVIEW CON FPGA Fig1.- Flujo de compilación de Labview con FPGA 1. RAZONES PRINCIPALES PARA USAR LABVIEW FPGA Fig2.- Ventajas en el uso de Labview 2. PROPIEDADES DE ;ABVIEW CON FPGA Fig3.- Propiedades Labview con FPGA GENERACION VHDL OPTIMIZACION SINTESIS Graphical System Design Reutilización de Código HDL y Bibliotecas de IP Rápido Desarrollo de Algoritmos José Benavides, Jorge Orejuela Desarrollo de una calculadora con las operaciones básicas mediante la utilización del software Labview y la tarjeta FPGA Spartan 3E de Xilinx Diseño de aplicaciones con FPGA de alto nivel reconfigurables Programacion con entorno grafico y real-time Ejecuta instrucciones de hasta 300Mhz y 25 ns de retardo Posee bloques de funciones configurables Posee grandes bibliotecas de IP Se permite realizar graficamente circuitos digitales dentro de un chip FPGA

Transcript of Paper Labview FPGA

Page 1: Paper Labview FPGA

7/23/2019 Paper Labview FPGA

http://slidepdf.com/reader/full/paper-labview-fpga 1/6

 

1

Resumen    —   El presente artículo contiene el análisis eimplementación de una calculadora que realiza las operacionesbásicas, como son: suma resta multiplicación y división,representada mediante diagramas UML de casos y desecuencia además se realiza la implementación con la ayudadel programa LabView v2012 y FPGA Spartan 3E paradesarrollar nuestra aplicación.

Palabras clave   — 

  LabView2012 , FPGA 3E, Xilinx,Diagramas UML.

I. INTRODUCCIÓN 

En el pasado, la tecnología de FPGA estaba disponible

solamente para ingenieros con un profundo conocimiento del

diseño de hardware digital. El surgimiento de herramientas de

diseño de alto nivel, como NI Labview, cambia las reglas de

 programación de FPGAs, ofreciendo nuevas tecnologías que

convierten los diagramas de bloques gráficos en circuitos de

hardware digital. Todos los productos de hardware NI FPGA

son construidos en base a una arquitectura de E/Sreconfigurable, la cual tiene potentes procesadores de punto

flotante, FPGAs reconfigurables y E/S modular. El hardware

combinado con el software de diseño de sistemas Labview,

simplifica el desarrollo y acorta el tiempo al mercado al

diseñar aplicaciones avanzadas de control, monitoreo y

 pruebas para distintos tipos de proyectos.

II. DESARROLLO DEL ARTÍCULO 

A. FLUJO DE COMPILACION DE LABVIEW CON FPGA

Fig1.- Flujo de compilación de Labview con FPGA

1.  RAZONES PRINCIPALES PARA USAR

LABVIEW FPGA

Fig2.- Ventajas en el uso de Labview

2. 

PROPIEDADES DE ;ABVIEW CON FPGA

Fig3.- Propiedades Labview con FPGA

GENERACION VHDL

OPTIMIZACION

SINTESIS

Graphical System Design

Reutilización de Código HDL yBibliotecas de IP

Rápido Desarrollo de Algoritmos

José Benavides, Jorge Orejuela

Desarrollo de una calculadora con las operaciones básicas

mediante la utilización del software Labview y la tarjeta

FPGA Spartan 3E de Xilinx

•Diseño de aplicaciones con FPGA de alto nivreconfigurables

•Programacion con entorno grafico y real-tim

•Ejecuta instrucciones de hasta 300Mhz y 25 de retardo

•Posee bloques de funciones configurables

•Posee grandes bibliotecas de IP•Se permite realizar graficamente circuitos

digitales dentro de un chip FPGA

Page 2: Paper Labview FPGA

7/23/2019 Paper Labview FPGA

http://slidepdf.com/reader/full/paper-labview-fpga 2/6

 

2

3.  BLOQUES DE PROGRAMACION Y LOGICO DE

LA FPGA

Fig4.- Implementación Diagrama de bloques y Lógicoen la FPGA

4.  DIAGRAMA DE BLOQUES

Fig5.- Diagrama de bloques

5.  ELEMENTOS FUNCIONALES PROGRAMABLES

Fig 6.- Elementos funcionales programables

6.  FPGA EN EL ENTORNO LABVIEW

Fig 7.- FPGA en el entorno Labview

Diseño grafico desistemas

Descripcion y distribucion

de Hardware

Diseño a nivel detransistor

Bloques deentrada/salida

BloquesLógicos

configurables

 Administradores digitales de

reloj

Bloques dememoria

RAM

Permite realizar gráficamentecircuitos digitales dentro de unchip FPGA.

Realizar algoritmos de control

Permite mejorar laoptimizacion y productividaddel diseño.

Page 3: Paper Labview FPGA

7/23/2019 Paper Labview FPGA

http://slidepdf.com/reader/full/paper-labview-fpga 3/6

 

3

B. DIAGRAMAS

1.  DIAGRAMA DE BLOQUES

Fig8- Plataforma de Labview embebida [1]

1.1. DIAGRAMA FPGA SPARTAN 3E 

Diagrama FPGA Spartan 3E[2]

1.2. LISTA DE COMPONENTES PROGRAMABLES

Funciones de la Paleta FPGA 

•Cuando se selecciona un proyecto con FPGA, LABVIEWmuestra solo las opciones disponibles para una FPGAespecífica, esto es, que solo muestra las funciones ysubpaletas que se pueden utilizar con ese dispositivo.

Paleta de Funciones LabVIEW FPGA

• Esta paleta ofrece todas las posibilidades de funciones que sepueden utilizar en el diagrama de bloques dentro del entorno deLabVIEW FPGA. donde al hacer click se escoje y ubica dentro delprograma.

Structures 

•para el control del flujo de datos .

 Array  

•para crear y manipular conjunto de datos delmismo tipo y de tamaño fijo.

Numeric 

• para realizar operaciones aritméticas de tipo entero con signo ysin signo.

Boolean 

• para realizar operaciones lógicas.

Comparison 

• para comparar valores booleanos. aritméticos, arrays y clusters.

Timing 

• para controlar el tiempo de ejecución de operaciones del FPGA.FPGA 1/0, para realizar operaciones de lectura/escritura yconfiguraciones de los puertos de la taijeta FPGA.

Memory & FIFO 

• , para acceder a la memoria del FPGA y la función FIFO (firstinput-first output) para transferir datos.

Synchronization 

• para sincronizar tareas de ejecución en paralelo y pasar datosentre tareas en paralelo.

• .

Page 4: Paper Labview FPGA

7/23/2019 Paper Labview FPGA

http://slidepdf.com/reader/full/paper-labview-fpga 4/6

 

4

2.  PROCESO DE INSTALACION (ASPECTOS IMPORTANTES):

Abrimos el instalador y ejecutamos el archivo setup.exe

Fig11.- seleccionamos evaluación y damos siguiente

Fig12.- Activamos el paquete a instalar

Fig 13.- Requerimiento de paquetes extras para FPGA

Fig 14.- Ventana de actualizaciones

Fig 15.-Ventana de aceptación de términos de licencia

3.  I NSTALACION DE LA FPGA SPARTAN 3 E [4]

Fig 16.- Ventana de instalación del complemento FPGA

Spartan

Fig 17.- Programa para crackear el Labview

Page 5: Paper Labview FPGA

7/23/2019 Paper Labview FPGA

http://slidepdf.com/reader/full/paper-labview-fpga 5/6

 

5

Fig 18.- Ventana del crack activado

Fig 19.- Ventana para programar la FPGA en labview

4.  APLICACIÓN

Fig 20.- Interfaz grafica de la calculadora en FPGA labview

Fig 21.- Calculadora progamada por bloques la FPGA enlabview

III.  CONCLUSIONES 

• Las expectativas de diseño inicial se ha cumplido al 100% ya

que se ha conseguido un sistema fácil de construir y asequible,

con esto nos indica que tenemos bajo consumo de potencia.

• La compatibilidad entre Labview y la tarjeta Spartan 3E se la

realiza mediante la instalación del controlador SPARTAN-3E

STARTED BOARD en la versión Labview 2012, ya que es la

única versión de software de Labview que permite la

compatibilidad entre estos.

• La aplicación realizada nos demuestra la versatilidad que

tiene la tarjeta Spartan 3E, debido que para la aplicación que

fue realizada, se la programo mediante bloques, algo diferentede lo que estamos acostumbrados como es el lenguaje HDL.

  Comprender el uso de los recursos es extremadamente útil

durante el desarrollo, especialmente al optimizar tamaño y

velocidad.

IV.  RECOMENDACIONES

  Realizar paso a paso el proceso de instalación del

 programa, desactivar el firewall de Windows en algunos

casos puede presentar errores, verificar la conexión entre

la tarjeta y LabView, que estén instalados todos los

drivers y de preferencia tener actualizado nuestra PC.

  Desactivar el inicio rápido de Windows ya que en

algunas versiones puede presentar problemas con la

conectividad de labview.

Page 6: Paper Labview FPGA

7/23/2019 Paper Labview FPGA

http://slidepdf.com/reader/full/paper-labview-fpga 6/6

 

6

  Se deben identificar correctamente los pines que se van a

utilizar, ya que al verificar la sintaxis o programar se

 pueden presentar errores y no podremos continuar.

  Para un mayor conociento y profundidad de aprendizaje

se puede visitar http://www.ni.com/webcast/240/es/ 

donde se explica el módulo de Labview con FPGA.

V.  REFERENCIAS

  [1] National Instruments labview FPGA Module,web video

http://lumen.ni.com/nicif/ESA/GB_WEBCASTFPGAINTRO/content.xhtml?du=http://ni.acrobat.com/p

86343456/

  [2] Escuela Politecnica Nacional, Proyecto pervioopbtencion del titulo, Rodrigo Lopez “Control de

 pendubot utilizando una FPGA”.

  [3] National Instruments, Modulo Labview FPGA

web:http://www.ni.com/labview/fpga/esa/  [4] Labview FPGA implementing a boolean

function, Vincent Claes web :

http://www.slideshare.net/fpgabe/labview-fpga

V.  BIOGRAFÍAS:  

José Luis Benavides Lescano  nació en

Quito, Pichincha, Ecuador, 21 denoviembre 1989. Se graduó en el Colegio

Marista en el año 2007 de bachiller físicomatemático, actualmente estudia ingeniería

Electrónica en Telecomunicaciones en laUniversidad de las Fuerzas Armadas ESPE. Actualmente

realiza pasantías en la Agencia de Regulación y Control de lasTelecomunicaciones ARCOTEL.

Jorge Gonzalo Orejuela Huilcapi,  nacióen Quito, Pichincha, el 08 de Septiembre

de 1989. Se graduò en el Instituto NacionalMejìa en el año 2007 de bachiller físico

matemático, actualmente estudia ingenieríaElectrónica en Telecomunicaciones en la

Universidad de las Fuerzas Armadas ESPE.Actualmente se encuentra realizando pasantías en una empresadedicada a dar soporte wireless Sistelvycom.