1

PONTIFICIA UNIVERSIDAD CATÓLICA DE VALPARAÍSO

ESCUELA DE INGENIERÍA ELÉCTRICA

DIGITALIZACIÓN DEL CONTROL ANÁLOGO REALIZADO A UN

ESTABILIZADOR DE TENSIÓN PARA CARGAS NO LINEALES TIPO FUENTE

DE TENSIÓN

JULIO CRISTÓBAL MARAGAÑO SCHMIDT

INFORME FINAL DEL PROYECTO

PRESENTADO EN CUMPLIMIENTO

DE LOS REQUISITOS PARA OPTAR

AL TÍTULO PROFESIONAL DE

INGENIERO CIVIL ELECTRÓNICO

Mayo 2009

2

DIGITALIZACIÓN DEL CONTROL ANÁLOGO REALIZADO A UN

ESTABILIZADOR DE TENSIÓN PARA CARGAS NO LINEALES

TIPO FUENTE DE TENSIÓN

INFORME FINAL

Presentado en cumplimiento de los requisitos

para optar al título profesional de

Ingeniero Civil Electrónico

Otorgado por la

Escuela de Ingeniería Eléctrica

de la

Pontificia Universidad Católica de Valparaíso

JULIO CRISTÓBAL MARAGAÑO SCHMIDT

Profesor Guía Sr. Domingo Ruiz Caballero.Profesor Correferente Sr. Leopoldo Rodríguez Rubke.

Mayo 2009

3

ACTA DE APROBACIÓN

La Comisión Calificadora designada por la Escuela de Ingeniería Eléctrica haaprobado el texto del Informe Final del Proyecto de Titulación desarrollado entreel segundo semestre de 2006 y el primer semestre de 2007, y denominado

DIGITALIZACIÓN DEL CONTROL ANÁLOGO REALIZADO A UN

ESTABILIZADOR DE TENSIÓN PARA CARGAS NO LINEALES

TIPO FUENTE DE TENSIÓN

Presentado por el Señor

JULIO CRISTÓBAL MARAGAÑO SCHMIDT

DOMINGO RUIZ CABALLERO

Profesor Guía

LEOPOLDO RODRÍGUEZ RUBKE

Segundo Revisor

RAIMUNDO VILLARROEL VALENCIA

Secretario Académico

Valparaíso, Mayo 2009

4

DEDICATORIA

5

DIGITALIZACIÓN DEL CONTROL ANÁLOGO REALIZADO A UN

ESTABILIZADOR DE TENSIÓN PARA CARGAS NO LINEALES

TIPO FUENTE DE TENSIÓN

Julio Cristóbal Maragaño Schmidt

Profesor Guía: Sr. Domingo Ruiz Caballero

RESUMEN

En este informe se describe el estudio y el proyecto de un control digital

realizado para un estabilizador de tensión para cargas no lineales tipo fuentes de

tensión. Este estabilizador, formado por un inversor alimentado en tensión, está

diseñado principalmente para cargas críticas no lineales, permitiendo la

reducción del contenido armónico que inyecta a la red y, a la vez, protegiéndola

de las perturbaciones existentes en la red eléctrica, aumentando así la eficiencia

del sistema y mejorando el factor de potencia. Para su control se plantea un

controlador PID discreto el cual permite mejorar la estabilidad reduciendo las

oscilaciones y logrando errores de régimen permanente nulos. Una ventaja que

tiene esta solución es la posibilidad de generar cambios en su programación,

modificando el software y el almacenamiento de datos. El dispositivo que tiene la

tarea de controlar el estabilizador es un controlador digital de señal

dsPIC30F4011, de la familia de control de motores de la marca Microchip.

Además, se exponen los resultados obtenidos mediante simulación y

experimentación.

6

ÍNDICE

Pág.INTRODUCCIÓN 1

CAPÍTULO 1ANÁLISIS DE LA TOPOLOGÍA UTILIZADA COMO ESTABILIZADOR DETENSIÓN.1.1 INTRODUCCIÓN 31.1.1 Carga crítica. 31.1.2 Carga no lineales. 31.1.3 Perturbaciones en el suministro eléctrico. 51.2 SISTEMAS DE ALIMENTACIÓN ININTERRUMPIBLE 61.2.1 Componentes de una UPS. 61.2.2 Topologías Estandarizadas de UPS. 71.2.3 Sistemas de Interacción con la línea. 71.3 TOPOLOGÍA EMPLEADA COMO ESTABILIZADOR 8

CAPÍTULO 2MODULACIÓN Y CONTROL ANÁLOGO DEL ESTABILIZADOR DETENSIÓN2.1 MODULACIÓN 112.1.1 Modulación PWM en dos niveles de tensión. 122.1.2 Modulación PWM en tres niveles de tensión. 132.2 PARÁMETROS IMPORTANTES DEL ESTABILIZADOR 142.3 ESTRATEGIA DE TRABAJO Y CONTROL DEL ESTABILIZADOR 162.3.1 Función de Transferencia de la Planta. 182.3.2 Controlador análogo. 192.4 CIRCUITO IMPLEMENTADO COMO ESTABILIZADOR DE

TENSIÓN.20

CAPÍTULO 3ESTUDIO DEL CONTROL DIGITAL DEL ESTABILIZADOR DE TENSIÓNY SIMULACIONES.3.1 ¿PORQUÉ DIGITALIZAR EN VEZ DE OPERAR

ANÁLOGAMENTE?22

3.2 EL CONTROLADOR DIGITAL DE SEÑAL dsPIC30F4011. 233.3 ESTUDIO DEL CONTROL DIGITAL PARA EL FILTRO ACTIVO

SERIE.25

3.3.1 Nociones del sistema de control discreto. 263.3.2 Modelación del filtro activo serie en tiempo discreto. 273.3.3 Compensador discreto para el control del filtro activo serie. 303.4 SIMULACIONES REALIZADAS Y RESULTADOS OBTENIDOS. 333.4.1 Simulaciones del circuito en PSIM 6.0. 333.4.2 Simulación del sistema ideal. 33

7

3.4.3 Simulación con parámetros reales. 373.4.4 Análisis armónico. 40

CAPITULO 4DISEÑO GENERAL DEL PROYECTO.4.1 INTRODUCCIÓN 444.2 DISEÑO CIRCUITAL POR ETAPAS. 444.2.1 Etapa de referencia. 454.2.2 Etapa del sensor. 454.2.3 Etapa de adaptación. 464.2.4 Etapa de filtrado. 474.2.5 Etapa de control. 494.2.6 Etapa de salida. 514.2.7 Etapa de potencia. 534.3 ESQUEMA DE TRABAJO Y CIRCUITO GENERAL DEL PROYECTO.

55

CAPITULO 5DISEÑO Y PROGRAMACIÓN DE LA ETAPA DE CONTROL DIGITAL.5.1 INTRODUCCIÓN 585.2 PROGRAMA IMPLEMENTADO EN EL DSPIC. 585.2.1 Etapa de conversión análoga digital. 595.2.2 Etapa de comparación de señales y control PID. 625.2.3 Etapa de Modulación PWM. 635.3 TIEMPO TOTAL DE TRABAJO UTILIZADO POR EL DSC. 65

CAPITULO 6ENSAYOS EXPERIMENTALES6.1 INTRODUCCIÓN 666.2 COMPONENTES DEL CIRCUITO GENERAL DEL PROYECTO. 666.3 RESULTADOS OBTENIDOS. 686.3.1 Ensayo con tensión de red sin perturbaciones (nominal). 686.3.2 Ensayo con tensión de red con sobre tensiones de un 20% 716.3.3 Ensayo con tensión de red menor en un 20% de la nominal. 736.3.4 Ensayo con tensión con corte de suministro de energía. 766.3.5 Estudio armónico del sistema. 786.4 CIRCUITO DE TRABAJO. 87

CONCLUSIONES GENERALES 90

REFERENCIAS BIBLIOGRÁFICAS 93

APÉNDICE APROGRAMA ASOCIADO A LA CONFIGURACIÓN DEL CONVERSOR

A-2

8

ANÁLOGO-DIGITAL

APÉNDICE BFRAGMENTO DE PROGRAMA REALIZADO PARA LA ADQUISICIÓN DEDATOS DESDE EL CONVERSOR ANÁLOGO DIGITAL

B-2

APÉNDICE CFRAGMENTO DE PROGRAMA REALIZADO PARA LA RUTINA PID

C-2

APÉNDICE DRUTINA DE CONFIGURACIÓN MÓDULO PWM Y ACTUALIZACIÓN DECICLO ÚTIL

D-2

APÉNDICE EPROGRAMA EN LENGUAJE C IMPLEMENTADO EN EL dsPIC30F4011PARA EL DESARROLLO DEL PROYECTO

E-2

9

GLOSARIO DE TÉRMINOS

UPS (Uninterruptible power supplies): Fuente ininterrumpida de

energía.

UPQC (Unified Power Quality Conditioner): Condicionador Unificado de

Calidad de Potencia.

Peaks: Máximos de señal, que puede ser tensión o corriente.

Drivers: Circuitos controladores de disparo para interruptores de

potencia.

FAS: Filtro Activo Serie.

Slew Rate: Es definida como la rapidez de cambio de la tensión de salida

en un amplificador operacional. Se suele expresar en [V/µs].

IGBT’s: Transistor Bipolar de Puerta Aislada, es un dispositivo electrónico

utilizado como interruptor de potencia.

MOSFETs (Metal Oxide Semiconductor Field Effect Transistor): Son

las siglas de Transistor de efecto de campo de Metal Oxido

Semiconductor, utilizado como interruptor de potencia.

THDI: Es el coeficiente de distorsión armónica total de una señal de

corriente.

DSC (Digital Signal controller): Es una sigla utilizada para los

controladores digital de señal como la familia dsPIC30F de 16 bits de la

marca MIcrochip.

dsPIC (Digital Signal Processing and Peripheral Interface Controller):

Microcontrolador avanzado de procesamiento digital, que combina las

ventajas de control de un microcontrolador de alto rendimiento de 16 bits

con la alta velocidad y el hardware de computación de un procesador de

señal digital, DSP.

PWM (Pulse width Modulation): Modulación por ancho de pulso. Es una

técnica en la que se modifica el ciclo de trabajo de una señal periódica

(por ejemplo sinusoidal o cuadrada) para transmitir información a través

10

de un canal de comunicaciones o controlar la cantidad de energía que se

entrega a una carga.

SMPS (Switched-mode power supply): Fuente de poder conmutada.

IEC (Internacional Electrotechnical Comission): Comisión

Electrotécnica Internacional. Prepara y publicar Normas Internacionales

para todas las tecnologías eléctricas, electrónicas y afines.

CENELEC: Comité Europeo de Estandarización Electrotécnica. Es

responsable de la estandarización europea en las áreas de ingeniería

eléctrica.

Convertidor Buck/Boost: Es un tipo de convertidor DC-DC que tiene una

magnitud de voltaje de salida que puede ser mayor o menor que la

tensión de entrada.

Dimmer: Dispositivo utilizado para regular el voltaje de una o varias

lámparas.

AVR (Automatic Voltage Regulation): Regulador Automático de Voltaje.

Es un tipo de UPS que utiliza una batería de respaldo y entrega en su

salida una tensión constante en cada momento a la carga.

PID: Son las siglas del tipo de control que combina las ganancias

proporcional, integral y derivativa en un sistema en lazo cerrado.

Arquitectura Harvard: Es una de las arquitecturas de computadores que

se caracteriza por disponer de dos memorias separadas; de datos y de

programa, en el cual la unidad central de procesamiento permite acceder

en forma independiente y simultánea a ambas.

ZOH (zero-order hold): Retenedor de orden cero. Es un modelo

matemático que permite reconstruir una señal discreta manteniendo el

valor de una muestra hasta que llega la siguiente.

Discretización: Es la acción de reproducir una señal continua tomando

muestras cada cierto tiempo de ella.

Ksps (kilo samples per second): kilo muestras por segundo.

11

LISTADO DE FIGURAS

Pág.Figura 1.1. Diagrama unilineal de carga no lineal tipo fuente de tensión. 4Figura 1.2. Modelo de la carga no lineal tipo fuente de tensión. 4Figura 1.3. Forma de onda de tensión y corriente en carga tipo fuente de tensión.

5

Figura 1.4. Sistema Interacción con la línea y sus modos de operación. 8Figura 1.5. Sistema UPS tipo UPQC. 9Figura 1.6. Topología propuesta del filtro activo serie. 10Figura 2.1. Inversor monofásico. 11Figura 2.2. Circuito Modulador PWM en dos niveles de tensión. 12Figura 2.3. Modulación PWM en dos niveles de tensión. 13Figura 2.4. Circuito Modulador PWM en tres niveles de tensión. 13Figura 2.5. Modulación PWM en tres niveles de tensión. 14Figura 2.6. Circuito de salida del filtro activo serie. 15Figura 2.7. Inyección directa de tensión de compensación a través de transformador con filtraje en el primario.

16

Figura 2.8. Estrategia de trabajo del estabilizador. 17Figura 2.9. Circuito de estudio y su estrategia de control. 17Figura 2.10. Diagrama de bloques del control empleado. 18Figura 2.11. Compensador PID utilizado para el control del filtro activo serie.

19

Figura 2.12. Circuito de potencia del estabilizador de tensión. 20Figura 2.13. Compensador PID y Circuito PWM. 21Figura 3.1. Diagrama de pines dsPIC30F4011. [6] 25Figura 3.2. Sistema generalizado del control digital a implementar. 26Figura 3.3. Diagrama de bloques de un sistema muestreado en lazo cerrado.

27

Figura 3.4. Tren de pulsos de una señal muestreada en un proceso. 28Figura 3.5. Acción del retenedor de orden cero. 28Figura 3.6. Diagrama de bloques en lazo cerrado del sistema discreto. 30Figura 3.7. Lugar de las raíces del sistema discreto en lazo cerrado 31Figura 3.8. Lugar de las raíces del sistema compensado con control digital. 32Figura 3.9. Circuito realizado en la simulación con control PID discreto. 35Figura 3.10. Comportamiento de la tensión de red y acción del filtro activo serie.

36

Figura 3.11. Tensión entregada a la carga y corriente de red. 37Figura 3.12. Corriente en la carga. 37Figura 3.13. Tensión de red y tensión generada por el FAS. 38Figura 3.14. Tensión aplicada a la carga y corriente de red 39Figura 3.15. Corriente en la carga 39Figura 3.16. Corriente promedio en la carga 40Figura 3.17. Espectro armónico de corriente (simulación ideal). 41Figura 3.18. Espectro armónico de la corriente de red (simulación real). 42

12

Figura 4.1. Etapa de referencia cuadrada. 45Figura 4.2. Sensor de efecto Hall. 46Figura 4.3. Etapa del sensor. 46Figura 4.4. Etapa de adaptación. 47Figura 4.5. Etapa de filtrado. 48Figura 4.6. Salida desde la etapa de adaptación de la señal de referencia. 49Figura 4.7. Diagrama circuital de la etapa de control. 50Figura 4.8. Salida complementaria generada PWM. 51Figura 4.9. Circuito de la etapa de salida. 52Figura 4.10. Circuito Filtro Activo Serie y de potencia. 53Figura 4.11. Esquema general de trabajo. 55Figura 4.12. Circuito utilizado para el proyecto (primera parte). 56Figura 4.13. Circuito utilizado para el proyecto (segunda parte). 57Figura 5.1. Esquema de trabajo del dsPIC. 59Figura 5.2. Tiempo total de conversión análoga digital. 61Figura 5.3. Ejemplo del muestreo simultáneo y muestreo secuencial. 61Figura 5.4. PWM modo centro alineado. 64Figura 5.5. Señal Moduladora y portadora en el módulo PWM. 64Figura 6.1. Figura 6.1. Tensión entregada a la carga (arriba) y corriente de red (abajo), caso con tensión de red sin perturbaciones.

69

Figura 6.2. Tensión de red y tensión generada por el FAS, caso con tensión de red sin perturbaciones.

70

Figura 6.3. Corriente en la carga. 71Figura 6.4. Tensión entregada a la carga (arriba) y corriente de red (abajo), caso con tensión de red con sobre tensiones de un 20%.

71

Figura 6.5. Tensión de red (arriba) y tensión generada por el FAS (abajo), caso con tensión de red con sobre tensiones de un 20%.

72

Figura 6.6. Corriente en la carga. 73Figura 6.7. Tensión en la carga (arriba) y corriente de red (abajo), caso con tensión de red menor en un 20% de la nominal.

74

Figura 6.8. Tensión de red (arriba) y tensión generada por el FAS (abajo), caso tensión de red menor en un 20% de la nominal.

75

Figura 6.9. Corriente en la carga. 75Figura 6.10. Tensión entregada a la carga (arriba) y corriente de red (abajo), caso con corte de suministro de energía.

76

Figura 6.11. Tensión generada por el Filtro Activo Serie (arriba) y tensión de red (abajo), caso con corte de suministro de energía.

77

Figura 6.12. Corriente en la carga. 78Figura 6.13. Desfase presente entre la tensión de red y corriente de red. 79Figura 6.14. Espectro armónico de la corriente de red. 79Figura 6.15. Armónica fundamental y sus múltiplos de orden impar. 80Figura 6.16. Espectro armónico de la corriente de red con sobre tensiones. 81Figura 6.17. Armónica fundamental y sus múltiplos de orden impar. 82Figura 6.18. Espectro armónico de la corriente de red. 83Figura 6.19. Armónica fundamental y sus múltiplos de orden impar. 84

13

Figura 6.20. Espectro armónico de la corriente en la red. 85Figura 6.21. Armónicas de mayor influencia en la red. 86Figura 6.22. Etapas de referencia, sensor, adaptación, filtrado, control digital y salida.

87

Figura 6.23. Etapa de potencia (circuito inversor y filtro pasa bajos). 88Figura 6.24. Etapa de potencia y carga no lineal. 88Figura 6.25. Circuito completo utilizado como estabilizador de tensión. 89

14

INTRODUCCIÓN

Los grandes avances de la electrónica han permitido mejorar una gran

variedad de sistemas eléctricos tanto en nuestra vida cotidiana como en diversas

áreas, requiriendo, en muchos casos, sistemas de protección que permitan

condicionar la calidad de servicio eléctrico a los requeridos por dichos procesos.

Es así como se han desarrollado los sistemas de energía ininterrumpida, UPS,

las que han permitido superar sólo un pequeño porcentaje de los problemas de

calidad de servicio que afectan a las llamadas “cargas críticas”. Por este motivo

es que las UPS han debido mejorar permitiendo no solamente encargarse de

proporcionar energía en los cortes de suministro, sino que además proporcionar

una óptima calidad de servicio a los requeridos por la carga. Es así como surgió

la UPS tipo UPQC, “Unified Power Quality Conditioner”, que se traduce como

“Condicionador Unificado de Calidad de Potencia”. El funcionamiento de los

UPQC se basa en un inversor utilizado como filtro activo paralelo para prevenir la

contaminación armónica desde la carga hacia la fuente y un inversor como filtro

activo serie, utilizado como estabilizador de tensión, para eliminar los disturbios

desde la fuente hacia la carga. Es este último el que se plantea en este proyecto

como estabilizador de tensión.

Para que el funcionamiento de este sistema sea eficaz, se necesita la

acción instantánea de los componentes que la constituyen. De esta forma se

requiere que el procesamiento de las señales y el control del sistema sean

óptimos. Gracias a los avances en la electrónica digital se han desarrollado

circuitos digitales programables, compactos, baratos y rápidos, que han

permitido ser usados en tareas cada vez más exigentes, como en aplicaciones

en tiempo real, causando un desplazamiento cada vez mayor desde el

procesamiento análogo hacia el procesamiento digital.

Es así como la familia de controladores digital de señal, los DSCs de la

marca Microchip tienen características de trabajo que se enfocan para fuentes

de poder de una fase o múltiples fases (SMPSs) y en otras aplicaciones de

conversión de energía, incorporando moduladores de ancho de pulso PWM de

15

alta velocidad con resoluciones en nanosegundos, y conversores análogos

digitales de alta velocidad, alcanzando frecuencias de muestreo de más de 500

ksps a 10 bits de resolución. Los dispositivos dsPIC satisfacen las condiciones

para diseñar los convertidores CA-CC, convertidores aislados CC-CC,

controladores embebidos de fuentes de poder, inversores de potencia y UPSs.

Es por este motivo que lo han llamado “Periférico inteligente de energía” a la

integración del PWM de los DSC’s más el convertidor análogo-digital de alta

velocidad que ellos poseen.

El DSC permite el control completo del proceso de conversión de energía

a través del software que se programa en el DSC y teniendo como salida sus

periféricos de alto rendimiento. Estas características permiten que el controlador

funcione independientemente, reduciendo al mínimo la cantidad de trabajo en la

CPU interna, midiendo el tiempo exacto de conversiones del conversor análogo-

digital y controlando la respuesta del PWM a las condiciones en algún

inconveniente.

En este informe se plantea el estudio y proyecto del control digital para un

estabilizador de tensión para cargas no lineales tipo fuentes de tensión, que

tienen como principal característica la de introducir a la red un gran contenido

armónico, el cual es reducido gracias a la acción del estabilizador de tensión,

mejorando el factor de potencia y, además, protegiendo a las cargas frente a los

disturbios de tensión presentes en la red. El control propuesto es desarrollado en

el DSC dsPIC30F4011 de Microchip, el cual tiene la tarea fundamental de

controlar la acción de los interruptores de potencia para generar la tensión

deseada en la carga.

16

CAPÍTULO 1

ANÁLISIS DE LA TOPOLOGÍA UTILIZADA COMO ESTABILIZADOR DETENSIÓN.

1.1 INTRODUCCIÓN

Para comenzar a estudiar los sistemas de energía ininterrumpida UPS y

las de tipo UPQC, es necesario abordar los conceptos que influyen en el

desarrollo de estos sistemas.

1.1.1 Carga crítica.

Una carga crítica se puede definir como un elemento que consume

energía eléctrica, que bajo ningún motivo puede dejar de funcionar o que por su

importancia específica merece la mayor calidad de energía posible.

1.1.2 Cargas no lineales.

Los grandes avances de la electrónica han permitido mejorar muchas

aplicaciones en nuestra vida cotidiana, pero a la vez han cambiado la

concepción de carga en las instalaciones actuales, calificándolas como cargas

no lineales.

Este tipo de cargas no muestra una impedancia constante durante un

ciclo en que se aplica una tensión sinusoidal, lo que implica una distorsión de la

forma de onda de la corriente respecto a la forma de onda sinusoidal.

La no linealidad de la carga no es lo mismo que la dependencia a la

frecuencia, ya que la distorsión en la forma de onda no es generada por esta

dependencia.

Algunos inconvenientes que causan estas cargas a la red de distribución

eléctrica, son:

La distorsión de voltaje dentro de instalaciones.

17

Las corrientes excedentes por el neutro.

Recalentamiento en transformadores.

Los grandes campos magnéticos que emanan desde transformadores.

La reducción en la capacidad de distribución.

Penalización por bajo factor de potencia.

El término “Carga no lineal”, se ocupa usualmente para describir las

fuentes de alimentación conmutadas, que se sitúan frecuentemente en

computadoras personales, aunque se han ampliado a otras aplicaciones como

hornos de microondas, impresoras láser, equipos médicos, televisores y la

iluminación electrónica. Otros tipos de cargas no lineales son los dimmers,

rectificadores de 6 pulsos o más, controladores de carga por fase y ángulo.

Las cargas no lineales tipo fuentes de tensión, son las causante de la

gran contaminación armónica en los sistemas de baja tensión. Su representación

unilineal, se muestra en la figura 1.1 y su respectivo modelo en la figura 1.2.

Figura 1.1. Diagrama unilineal de carga no lineal tipo fuente de tensión.

Figura 1.2. Modelo de la carga no lineal tipo fuente de tensión.

18

Figura 1.3. Forma de onda de tensión y corriente en carga tipo fuente de tensión.

La característica de esta carga es la deformación de la forma de onda de

la tensión, achatando sus cúspides producto de un formato pulsado de corriente,

como se presenta en la figura 1.3.

1.1.3 Perturbaciones en el suministro eléctrico.

El suministro eléctrico, por lo general, presenta perturbaciones de varias

gamas, siendo las que uno cree de mayor peligro para las cargas críticas, los

cortes de suministro eléctrico. Sin embargo este es solo un pequeño porcentaje

de los problemas derivados de la calidad de servicio ya que tiene solo un 5% de

ocurrencia, que para su solución, sólo se integra un sistema de energía

ininterrumpida (UPS). A pesar de que existe una solución para dicho problema,

las UPS’s convencionales no logran satisfacer el resto de los problemas que

existen en la red, como los inconvenientes en la variación en la amplitud de la

tensión de la red, que según estudios, representan casi el 85% de todos los

problemas que se presentan, los que afectan de manera significativa a las

cargas críticas, degradando el funcionamiento de sus sistemas. [1]

Así, surge la necesidad de mejorar el tipo de protección ante las

perturbaciones del suministro, originando las UPS tipo UPQC (Condicionador

Unificado de Calidad de Potencia), las que son capaces de suprimir las

perturbaciones en el suministro eléctrico como las originadas por distorsión

armónica, transientes, perturbaciones de tensión, ruido eléctrico entre otros.

19

1.2 SISTEMAS DE ALIMENTACIÓN ININTERRUMPIBLE.

Para estudiar la topología empleada como estabilizador de tensión, es

necesario empezar por explicar los tipos de UPS’s, ya que su estructura, en

esencia, se basa en la de estos sistemas.

1.2.1 Componentes de una UPS.

Las UPS’s poseen ciertos componentes fundamentales para su

funcionamiento, los principales son:

Baterías: Cuando existe un corte de suministro, las baterías permiten

alimentar la carga, manteniendo las características exigidas por la carga

por un período suficiente.

Aislamiento galvánico: Es necesario, en la gran mayoría de las

aplicaciones de UPS el aislamiento galvánico entre la entrada y la salida,

tanto para la seguridad del usuario como para la adaptación de niveles de

tensión y protección de la carga contra posibles disturbios en la red de

alimentación, esta aislación se puede realizar a través de transformadores

de alta y baja frecuencia.

Cargadores de baterías: El desarrollo de la tecnología de las baterías

selladas y recargables, posibilitó el trabajo de las UPS’s cercanos a la

carga. Utilizando baterías como fuente secundaria, se requiere la

existencia de un sistema cargador de baterías, que las mantenga en un

nivel de tensión adecuado y que las recupere después de un período de

esfuerzo.

Inversores: Dispositivo que consiste en un circuito que transforma una

señal continua en una señal alterna. Existen diversas variaciones

topológicas de inversores, originadas siempre de tres circuitos inversores

básicos: “Push-Pull”, puente medio y puente completo.

Llave de transferencia: Uno de los componentes más críticos en el

desarrollo de un sistema UPS es la llave de transferencia, principalmente

20

por el hecho de ser la responsable por la conmutación de corrientes

elevadas en situaciones de riesgo para la carga. En caso de falla de la

UPS la llave estática debe efectuar la inmediata conexión entre la red y la

carga, sin que el usuario sufra cualquier pérdida de información o de

continuidad en su aplicación.

1.2.2 Topologías Estandarizadas de UPS

Por la gran cantidad de cargas críticas de diversas características, se han

tenido que diversificar las topologías de UPS’s y los rangos de trabajo de

tensión de éstas, desde los volts-amperes (VA) hasta los mega volts-amperes

(MVA). Al mismo tiempo, la descripción elegida para calificar estos productos

era generalmente confusa y engañosa para los consumidores. Es por esto que

se establecieron estándares para su regulación. En particular la IEC

(International Electrotechnical Comission) estableció estándares para los

diferentes tipos de UPS y los métodos empleados para medir su rendimiento.

Los contenidos de estos estándares fueron adoptados por el CENELEC (Comité

Europeo de Estandarización). [1]

Los tres tipos de UPS estandarizadas son:

“Passive Standby” (Fijación pasiva).

“Line-interactive” (Interacción con la línea).

“Double conversion” (Conversión doble).

Para este proyecto, la topología empleada es la UPS con interacción con la

línea, la cual será descrita a continuación.

1.2.3 Sistemas de Interacción con la línea.

El inversor es conectado en paralelo y actúa para recuperar el suministro

de energía. En este caso se utiliza un cargador-descargador de las baterías el

cual debe ser reversible en corriente. Este dispositivo proporciona

acondicionamiento de tensión a la carga. Las topologías llamadas "Buck/Boost",

21

Figura 1.4. Sistema Interacción con la línea y sus modos de operación.

"AVR (automatic voltage regulation)" y "Delta Conversion" pertenecen a la

categoría de las UPS tipo Interacción con la línea, el cual es mostrado en la

figura 1.4 junto con sus modos de operación.

En el eventual corte de suministro actúa el “switch estático” que previene

una contra alimentación hacia el inversor e invierte el sentido de la corriente

proporcionando la energía almacenada a la carga.

El estándar indica que pudiese existir un modo “bypass” el cual conecta

directamente la fuente CA a la carga dejando fuera al inversor para posibles

mantenimientos.

1.3 TOPOLOGÍA EMPLEADA COMO ESTABILIZADOR.

La topología corresponde a un estabilizador de tensión cuya metodología

se extrae del funcionamiento de las UPS’s, que corresponde a un sistema de

interacción con la línea.

Este sistema por su configuración, no sólo es capaz de proporcionar

estabilización de tensión a la carga, sino también corregir efectos indeseados

producidos por la carga no lineal.

En la actualidad, los UPQC tienen diversas variaciones, las que consisten

en la interacción de dos inversores utilizados como filtros activos de potencia.

22

Figura 1.5. Sistema UPS tipo UPQC.

Estos filtros se denominan “Filtro activo en Paralelo” (FAP) y “Filtro activo

serie” (FAS). En la figura 1.5, se puede observar un diagrama genérico de una

UPQC. [1, 2]

Esencialmente un filtro activo es un inversor de tensión o corriente el cual

es controlado de forma de obtener una forma de onda de corriente en la red que

siga su propia tensión.

Por lo tanto, el filtro activo entrega a una carga no lineal la corriente

armónica pedida por ella.

Si es adecuadamente controlado, el filtro activo compensa no solo la

distorsión armónica de la corriente de carga, sino que además suministra la

potencia reactiva requerida por la misma. Así la red suministra apenas la

potencia activa.

El filtro activo paralelo se desempeña como filtro armónico y suprime toda

la inyección armónica que es generada por la carga no lineal y que va hacia la

23

fuente, producto de esto se obtiene un factor de potencia prácticamente unitario.

De esta manera, se comporta como fuente controlada de corriente.

El filtro activo serie (FAS) funciona como estabilizador de tensión y es el

encargado de suprimir las perturbaciones que van desde la fuente hacia la

carga. Como su nombre lo indica se conecta en serie entre la carga y la fuente.

El filtro activo serie actúa como fuente controlada de tensión.

Es a este último el que se le dará un mayor énfasis y su posterior enfoque

en la implementación como estabilizador de tensión.

La topología que se propone utiliza sólo un inversor de potencia

conectado en serie, que permite estabilizar la tensión hacia la carga, aunque

afecta su capacidad de filtrar el contenido armónico hacia la fuente. Sin

embargo, esto se soluciona ya que el sistema está restringido para funcionar

sólo con cargas no lineales tipo fuente de tensión, así se puede implementar una

nueva estrategia de control que permita de forma indirecta cambiar el formato

pulsado de la corriente, propio del tipo de carga, a un formato que eleva el factor

de potencia. Un diagrama esquemático se puede observar en la figura 1.6.

La tensión que se aplica a la carga es la adición de la tensión de red con

la tensión que genera en sus terminales el filtro activo serie. [1]

Figura 1.6. Topología propuesta del filtro activo serie

24

CAPÍTULO 2

MODULACIÓN Y CONTROL ANÁLOGO DEL ESTABILIZADOR DE TENSIÓN

2.1 MODULACIÓN.

El circuito de modulación se basa en el uso de un inversor alimentado en

tensión como el mostrado en la figura 2.1. [3]

Este inversor debe generar una tensión V tal que al ser sumada a la

tensión de la red, entregue una tensión determinada en los terminales de la

carga no lineal tipo fuente de tensión, sin perturbaciones. Para que resulte dicho

objetivo, los interruptores del inversor se deben accionar de tal forma que logren

en Vab la tensión deseada. Esta tensión debe ser generada por un control que la

logre modular en el formato de onda requerido.

Existen distintas formas de controlar la tensión de salida, pero en este

caso se ocupó la modulación PWM sinusoidal, ya que es la más eficiente de las

modulaciones en alta frecuencia. La modulación PWM se genera a través de la

comparación de dos señales, cuyo resultado produce pulsos de comando que

son de la misma altura pero que pueden ser de múltiples valores en su ancho, de

ahí su nombre modulación por ancho de pulsos.

Figura 2.1. Inversor monofásico

25

La tensión Vab que entrega del inversor no puede aplicarse directamente a

la carga, es por esto que se debe emplear un filtro de salida. Para minimizar los

valores y tamaños de los parámetros del filtro es conveniente trabajar en alta

frecuencia. [3]

2.1.1 Modulación PWM en dos niveles de tensión.

La modulación PWM a dos niveles de tensión, compara una señal

moduladora con una señal portadora, la que permite comandar los interruptores,

como se presenta en el circuito modulador de la figura 2.2. La señal moduladora

es la encargada de modelar la tensión de salida del inversor, en otras palabras,

permite que en la salida se tenga una forma de onda como la modulada. Para el

ejemplo mostrado en la figura 2.3, corresponde a una señal sinusoidal, sin

embargo esto no siempre es así, ya que esta señal puede tener otra forma de

onda.

Para la señal portadora por lo general se usan tensiones triangulares o

diente de sierra. Para el ejemplo de la figura 2.3, la señal portadora corresponde

a una señal triangular.

En la operación a dos niveles de tensión, Vab puede tomar los valores de

Vf y -Vf.

Figura 2.2. Circuito Modulador PWM en dos niveles de tensión.

26

Figura 2.3. Modulación PWM en dos niveles de tensión.

2.1.2 Modulación PWM en tres niveles de tensión.

La figura 2.4 presenta el circuito del modulador de tres niveles el cual

compara una señal moduladora, en este caso sinusoidal, con dos señales

portadoras, que corresponden a señales triangulares desfasadas en 180º. Esta

modulación, permite obtener en la salida tres niveles de tensión, para este caso

como se muestra en la figura 2.5, son Vf, cero o -Vf. [3]

Figura 2.4. Circuito Modulador PWM en tres niveles de tensión.

27

Figura 2.5. Modulación PWM en tres niveles de tensión.

De la comparación se generan los pulsos de comando para los

interruptores, los cuales pueden tener dos valores, además, el disparo del

interruptor S1 debe ser comandado complementariamente a S2 y el de S3 a S4.

Es necesario tener un tiempo muerto entre el bloqueo de un interruptor y la

entrada en conducción de otro para evitar un cortocircuito de brazo en el

inversor.

2.2 PARÁMETROS IMPORTANTES DEL ESTABILIZADOR

Dos parámetros de gran importancia en el diseño del estabilizador de

tensión es el filtro pasa bajos compuesto por el inductor de acoplamiento LC y el

condensador de salida CC, que permiten reflejar la tensión deseada que entrega

el inversor.

La tensión para compensar las armónicas de la red depende de la

corriente que circula a través del condensador CC y ésta a su vez del inductor de

acoplamiento LC, éste debe ser proyectado con mucha sutileza, porque debe ser

lo suficientemente grande como para limitar la ondulación de corriente inyectada,

28

Figura 2.6. Circuito de salida del filtro activo serie.

debida a la frecuencia de conmutación, y por otro lado pequeño para permitir

derivadas de corriente abruptas de manera de cumplir la compensación.

En la figura 2.6, se presenta el circuito de salida del FAS.

El objetivo es generar una tensión cuadrada en los terminales de la carga,

para esto es necesario introducir una tensión VC tal que sumada a la tensión de

entrada por la red, genere dicha tensión. Esta tensión deberá ser reflejada en el

condensador.

Los valores planteados en el proyecto análogo [1] para los parámetros del

filtro pasa bajos, son:

Para la inductancia:

Para el condensador:

Es necesario un aislamiento galvánico entre el circuito de potencia de

carga y el inversor para que se pueda reflejar la tensión que entrega éste. Es así

como se ha implementado para este caso la configuración que recibe el nombre

de “Inyección directa de tensión de compensación a través de transformador con

filtraje en el primario”. En él, el condensador se coloca en el primario del

transformador, por esto la inductancia de dispersión del transformador ya no es

complementaria a la inductancia Lc, así, el condensador Cc filtra la alta

frecuencia permitiendo así que el transformador pueda ser desarrollado con un

núcleo común y por consiguiente más económico. [1]

1.5CL m Hy (2-1)

1CC F (2-2)

29

Figura 2.7. Inyección directa de tensión de compensación a través de

transformador con filtraje en el primario.

La tensión VF para el proyecto análogo tiene un valor de 400 [V].

2.3 ESTRATEGIA DE TRABAJO Y CONTROL DEL ESTABILIZADOR

La carga no lineal tipo fuente de tensión, por su comportamiento, genera

en sus terminales una tensión cuadrada. Esto para el caso particular de la carga

tipo fuente de tensión configurada por el puente de diodos y condensador en

paralelo, con una resistencia de carga, una alimentación con formato cuadrado

tiende a mejorar los niveles de distorsión armónica de corriente ya que esta

tiende a dejar naturalmente el formato pulsado. Dicha estrategia se muestra en

la figura 2.8.

Por lo tanto el objetivo del sistema de estabilización radica en generar la

tensión V necesaria para alimentar el puente de diodos con una tensión

cuadrada, dicho objetivo se logra a través de incorporar en el sistema de control

una referencia de tipo cuadrada.

30

Figura 2.8. Estrategia de trabajo del estabilizador.

A través de esta estrategia se mejora la calidad del servicio ya que se

optimiza el factor de potencia producto de que se disminuye el factor de

distorsión provocado por los armónicos inducidos en la red por la carga.

El control implementado en el estabilizador, es un control análogo en lazo

cerrado por tensión con referencia cuadrada, dicho control posee una etapa

compensadora (Gc(s)), una moduladora (PWM) y la planta formada por el

inversor y la inductancia Lc y el condensador Cc. Este se muestra en la figura

2.9.

Figura 2.9. Circuito de estudio y su estrategia de control.

31

Figura 2.10. Diagrama de bloques del control empleado.

El diagrama de bloques del control utilizado, se muestra en la figura 2.10.

El sistema de control toma muestras de la tensión aplicada a la carga y

luego de aplicar una ganancia de realimentación dada por el bloque “K” se

compara con la tensión de referencia, que corresponde a la tensión cuadrada

generando un error, el cual entra a un bloque compensador denominado como

Gc(s) y luego al bloque modulador PWM el cual arroja los pulsos de disparo

correspondientes a la razón cíclica variable que ingresa a la planta.

2.3.1 Función de Transferencia de la Planta.

De la figura 2.6, se desprende que:

Recordando las relaciones de definición de la tensión en el inductor y la

tensión media Vab en función de la razón cíclica, resulta: [1]

( ) ( ) ( )CL F C

C

di t V D t V tdt L

(2-4)

Introduciendo ahora una variación de pequeña señal se tiene:

ˆ ˆ ˆ( ) ( ) ( )C CL L F C C

C

d i i V D d V Vdt L

(2-5)

Arreglando, se obtiene:

CL ab CV V V (2-3)

32

ˆ ˆ ˆCL F C

C

di V d Vdt L

(2-6)

Considerando que la variación de corriente en el inductor es la misma que

en el condensador, se tiene: [1]

ˆ ˆ

1 ( )

C C

C C

L C

C CC

i i

V i tC

(2-7)

Finalmente se obtiene la ecuación que describe la función de

transferencia control-salida del filtro activo serie.

*

2

ˆ ( ) ( )ˆ 1( )C F

pC C

V s VG sL C sd s

(2-8)

Considerando 2-1 y 2-2 y reemplazando en 2-8, se obtiene:

29105.11400)(

ssG p (2-9)

2.3.2 Controlador análogo.

El compensador utilizado en el control del sistema, corresponde a uno del

tipo PID, ya que este tipo de compensación es una combinación de los

controladores PD y PI. El circuito se muestra en la figura 2.11. [1]

Figura 2.11. Compensador PID utilizado para el control del filtro activo serie.

33

El cual tiene como función de transferencia en el dominio de Laplace:

)1210979.3(10225.15.971094.1)( 8

623

sssssG p (2-10)

Expresión que se tendrá en consideración para el control digital del sistema.

2.4 CIRCUITO IMPLEMENTADO COMO ESTABILIZADOR DE TENSIÓN.

El circuito proyectado del sistema de potencia del estabilizador de tensión,

se muestra en la figura 2.12.

Figura 2.12. Circuito de potencia del estabilizador de tensión proyecto análogo.

34

El circuito análogo de control y modulación PWM se muestra en la figura

2.13. [1]

Figura 2.13. Compensador PID y Circuito PWM.

35

CAPÍTULO 3

ESTUDIO DEL CONTROL DIGITAL DEL ESTABILIZADOR DE TENSIÓN YSIMULACIONES.

3.1 ¿PORQUÉ DIGITALIZAR EN VEZ DE OPERAR ANÁLOGAMENTE?

El procesado digital de señales proporciona un método alternativo para

procesar una señal analógica. Para realizar el procesado digitalmente, es

necesario un interfaz entre la señal análoga y el procesador digital. Este interfaz

se denomina conversor análogo-digital. La salida del conversor análogo-digital

es una señal adecuada como entrada al procesador digital. Tal conversor puede

estar integrado en el dispositivo como puede no estarlo.

La importancia de porqué se prefiere un procesado de señal digital, se

deriva de ciertas ventajas que se obtienen en el dominio discreto, que no se

tienen en el dominio análogo. Así, se pueden mencionar, la flexibilidad que

existe a la hora de reconfigurar las operaciones de procesado digital de señales

sin más que solo cambiar el programa. La reconfiguración de un sistema

análogo, implica el rediseñar el circuito asociado, para luego comprobarlo y

verificarlo si opera correctamente.

Otra ventaja que se obtiene a la hora de procesar señales digitales, es el

fácil almacenamiento de estas, para su posible estudio o su transporte. Además,

permite la implementación de algoritmos de procesamiento de señal más

avanzados.

En algunos casos, la implementación digital del sistema de procesado de

señales es más barato que su equivalente analógica, ya que los dispositivos

digitales son más baratos o por si estuviera el sistema expuesto a cambios,

estos son mucho más realizables en dispositivos digitales que en la lógica

análoga.

Sin embargo, no sólo existen ventajas en el mundo digital, ya que existen

algunas limitaciones en él. Una limitación práctica es la velocidad de operación

36

de los conversores análogos-digitales y de los procesadores digitales. Así, en

algunas aplicaciones, las señales analógicas existentes tienen grandes anchos

de banda, los que necesitan una gran velocidad de muestreo.

En este capítulo, se abordará los factores que influyen en la creación del

control digital del estabilizador de tensión, así como el controlador a cargo de las

tareas de discretización, control y generación de pulsos, el controlador digital de

señal dsPIC30F4011 de la marca Microchip.

3.5 EL CONTROLADOR DIGITAL DE SEÑAL dsPIC30F4011.

Se ha estudiado para la realización de este proyecto, las características

del controlador digital de señal dsPIC30F4011, que es un microcontrolador

avanzado de 16 bits, cuya característica principal es la integración de las

principales capacidades de un DSP en conjunto con las ventajas que ofrece un

microcontrolador de 16 bits, como el manejo óptimo de sus periféricos. [5, 6]

A continuación se darán las características generales del dsPIC30F4011.

Frecuencia de trabajo de hasta 120 [MHz], para el proyecto se ha

configurado el dsPIC para trabajar a una frecuencia de 117.93 [MHz] en

modo XT con un multiplicador de 16 PLL y un cristal de 7.372 [MHz],

obteniendo aproximadamente 29 MIPS (Millones de instrucciones por

segundo).

Arquitectura Harvard modificada con 84 instrucciones base.

48 Kbytes de espacio de memoria flash.

16000 palabras de instrucciones.

2 Kbytes de memoria no volátil EEROM.

Entrada para conexión de cristales de 4 a 10 [MHz], para activación de

PLL (4x, 8x, 16x).

30 fuentes de interrupciones.

Características como DSP.

37

Multiplicador de fracciones y enteros de 17 bits por 17 bits en un

solo ciclo de máquina.

Todas las instrucciones DSP se realizan en un solo ciclo de

máquina.

Características de periféricos.

5 contadores de 16 bits.

Función de entrada y captura de datos de 16 bit.

Función de salida de comparación y PWM de 16 bits.

2 módulos UART.

Módulo de control de motores PWM

6 canales de salida PWM.

Modo de salidas complementarias o independientes.

Modo centro alineada o borde alineado.

3 generadores de ciclo útil.

Control de tiempo muerto para modo complementario.

Control de salida manual.

Características del conversor análogo-digital.

Conversor análogo-digital con 4 entradas a amplificadores de

muestreo y retención.

Resolución de 10 bits.

Tiempo de muestreo de 154 [ns].

Buffer para almacenar el resultado de la conversión de 16 bits.

Velocidad de conversión de hasta 500 ksps (kilo muestras por

segundo).

9 canales de entrada.

Conversión disponible durante el estado de reposo.

38

Figura 3.1. Diagrama de pines dsPIC30F4011. [6]

El diagrama de pines del DSC se puede observar en la figura 3.1.

Las características generales de la configuración del DSC para el

proyecto, se presentan a continuación:

Frecuencia de trabajo de 117.9 [MHz] con un tiempo por instrucción de

33 [ns].

Conversor Análogo-digital de 10 bits, con frecuencia de muestreo de

28.775 [kHz], en modo muestreo simultáneo.

Modulación por ancho de pulso (PWM) con frecuencia de 28.775 [Khz].

Trabajo con variables en formato entero y en punto flotante.

Las configuraciones de los periféricos y del control, serán detalladas en el

capítulo V.

3.6 ESTUDIO DEL CONTROL DIGITAL PARA EL FILTRO ACTIVO SERIE.

Para la realización de un control digital, se debe tener en cuenta el

sistema en esencia a controlar. Este sistema se presentó en el capítulo anterior,

llegando a su representación en dominio de la frecuencia. Sin embargo, para

39

trabajar en el mundo digital, es necesario discretizar dicho sistema. Así, en los

párrafos siguientes se describirá el procedimiento para encontrar dicho control

digital.

3.6.1 Nociones del sistema de control discreto.

Para demostrar la idea de un sistema en tiempo discreto, se considera el

sistema de control digital mostrado en la figura 3.2. El DSC cumple la función de

controlador dentro del sistema, la interfaz de entrada del procesador es el

conversor análogo-digital (ADC), la cual está a cargo de transformar las señales

continuas a tiempo discreto. Obteniendo las señales discretizadas, el mismo

DSC logra generar un error restando la señal de referencia con la señal

realimentada por el sensor de efecto hall. El error ingresa al compensador

programado en el DSC y genera en su salida el ancho de pulso adecuado para

compensar la tensión que pide la planta, entregando pulsos de disparo a los

MOSFETs de potencia.

Teniendo la idea del control digital del sistema, se estudiará por métodos

analíticos, el control discreto para el proyecto.

Figura 3.2. Sistema generalizado del control digital a implementar.

40

3.6.2 Modelación del filtro activo serie en tiempo discreto.

Para modelar el filtro activo serie en tiempo discreto, es necesario saber

las características de trabajo del DSC, ya que éste permite encontrar los

parámetros de importancia para el trabajo en tiempo discreto.

Así, se considera la frecuencia de muestreo del DSC, la cual es la misma

que la frecuencia de accionamiento de los MOSFETs, 28.775 [kHz]. Esta

frecuencia permite tener un período de muestreo (Tm) igual a 34.75 [µs].

La función de transferencia modelada en el dominio de la frecuencia para

el filtro activo serie, se expuso en el capítulo anterior en la ecuación 2-8.

Tomando como referencia dicha función de transferencia, se realizaran las

transformaciones para llevarla a tiempo discreto.

Para mostrar como se lleva a cabo la discretización del sistema análogo,

se presenta en la figura 3.3 el lazo cerrado de una planta, en donde se expresa

que en cada T segundos, se actualiza la información del sistema. [4]

La idea es que en la planta no debe ingresar la información por pulsos,

eso quiere decir que los datos e(t), deben ser continuos, ya que los datos son

actualizados cada T segundos, como se muestra en la figura 3.4. Es por esto

que es necesario incorporar un retenedor para entregar los datos adecuados

para el proceso.

Figura 3.3. Diagrama de bloques de un sistema muestreado en lazo cerrado.

41

Figura 3.4. Tren de pulsos de una señal muestreada en un proceso.

Figura 3.5. Acción del retenedor de orden cero.

La acción del retenedor de orden cero, se muestra en la figura 3.5.

Como se aprecia, la salida del retenedor es una señal de pulsos

continuos, que es lo que se desea ingresar a la planta. [4]

De esta manera, se ha incorporado al sistema (en forma analítica), el

retenedor de orden cero (ZOH), el cual realiza la siguiente transformación del

dominio de Laplace a tiempo discreto:

Para el proyecto, se ha considerado Tm = 34.75 [µs], período de muestreo

del conversor análogo-digital del DSC.

Para la modelación de la planta, se considera la función de transferencia

de la planta análoga como la que se muestra a continuación:

Tmzs 1

(3-1)

42

Donde

)(sGh =Función de transferencia del retenedor de orden cero

)(sG p =Función de transferencia del filtro activo serie

La constante per, es el valor del período de la portadora generada en el

DSC, la cual resulta de la siguiente ecuación:

Los valores de las variables utilizadas para el proyecto digital, se

presentan a continuación:

Tensión continua de alimentación del puente inversor: VF= 90 [V].

Componentes del filtro pasa bajos: Lc= 1.5 [mH], Cc= 1 [µF].

Frecuencia de disparo de MOSFETs: FPWM= 28.775 [kHz].

Frecuencia de muestreo dsPIC: Tm= 34.75 [µs].

Período portadora módulo PWM: 512per .

Como anteriormente se ha mencionado, la tensión de alimentación del

puente inversor se ha disminuido con respecto a lo que se tenía en el proyecto

análogo del estabilizador de tensión [1], el cual tenía un valor de tensión de 400

[VDC] para alimentar el puente inversor de modo de trabajar con una tensión de

red máxima de 311 [V]. La razón por el cual se ha reducido la tensión en el

prototipo digital es por el hecho de que no se ha logrado obtener una tensión

continua con un valor semejante al proyectado en [1], esto no permitiría

compensar las tensiones de red adecuadamente. Es por esto que se propuso

persG

sGsG php

)()()( (3-2)

5122

1)-28775

4167373800

(

2

1)-FF

(PWM

CY

per(3-3)

43

trabajar con una tensión continua de 90 [V] para alimentar el inversor de tensión,

permitiendo compensar tensiones de red de menor amplitud.

De esta manera, ingresando los valores proyectados en la ecuación 2-8,

resulta la siguiente función de transferencia de la planta:

Dividiendo por per, se obtiene:

Tomando en cuenta que lo que se desea es discretizar la ecuación 3-2, se

realiza la transformación de la función de transferencia )(sG p , resultando:

Que será la función de transferencia de la planta utilizada en tiempo

discreto para el trabajo digital.

3.6.3 Compensador discreto para el control del filtro activo serie.

Para encontrar el compensador discreto necesario para el proyecto, se

plantea el siguiente diagrama de bloques, en el que se muestra todas las

variables en dominio z, sin incluir los parásitos del sistema. [4]

Figura 3.6. Diagrama de bloques en lazo cerrado del sistema discreto.

29105.1190)(

ssG p (3-4)

29105.11175781.0)(

ssG p (3-5)

1+z1.247-z0.06614+z0.06614)( 2zG p (3-6)

44

Figura 3.7. Lugar de las raíces del sistema discreto en lazo cerrado

Para hacer el estudio del control digital, se utiliza el método del lugar de

las raíces en dominio z, haciendo D(z)=1 y H(z)=1 en el diagrama de la figura

3.6, teniendo solamente la planta en lazo cerrado. Graficando en la figura 3.7 se

muestran los polos en lazo cerrado, los cuales indican si la planta en lazo

cerrado es o no estable.

Como se observa, la planta posee polos en lazo cerrado que están fuera

del círculo unitario, por lo que se concluye que el sistema es inestable.

Tomando en cuenta el gráfico del lugar de las raíces y considerando las

características del controlador análogo descrito en el capítulo anterior, se

posicionan los polos y los ceros del compensador D(z). Los polos serán puestos

en el eje real, con z= (1,0) y el otro en el origen, para obtener en estado

estacionario un error nulo. Los ceros fueron posicionados en z=(0.798, 0.523),

logrando la respuesta que se muestra en la figura 3.8, consiguiendo posicionar

todos los polos de lazo cerrado del sistema dentro del circulo unitario y por ende,

estabilizando el sistema.

45

Figura 3.8. Lugar de las raíces del sistema compensado con control digital.

La función de transferencia del controlador discreto resulta:

Esta función de transferencia es utilizada en la programación del

compensador en el dsPIC, sin embargo la forma en que se expresa no es como

se muestra en la ecuación 3-7, sino que se debe transformar en una ecuación de

diferencias.

La ecuación 3-7 puede ser escrita como:

Multiplicando las entradas y salidas en la ecuación 3-8, se obtiene:

1)-(zz0.91+z1.596z)(

2

zGC (3-7)

z-z0.91+z1.596z

)()()( 2

2

zezuzGC (3-8)

e(z)0.91+e(z)z1.596)(z)()(z 22 zezuzzu (3-9)

46

Multiplicando la ecuación 3-9 por -2z y despejando )(zu , se obtiene lo

siguiente:

El factor 1z equivale a un atraso en una muestra, esto quiere decir que si

el tiempo actual de una muestra es k, el atraso de una muestra es (k -1). De esta

manera resulta:

Que será la ecuación utilizada en el dsPIC como controlador digital.

3.4 SIMULACIONES REALIZADAS Y RESULTADOS OBTENIDOS.

3.4.1 Simulaciones del circuito en PSIM 6.0.

PSIM es un programa cuyas características permite simular el sistema de

una forma real, considerando un trabajo íntegro entre las etapas digitales y

análogas del circuito. Es así como se hicieron las simulaciones incluyendo

control digital y la planta real del sistema.

Antes de realizar la simulación, se hicieron mediciones de los parámetros

del sistema, encontrando ciertos parásitos en él, como resistencias en la fuente

de tensión, resistencia serie en la inductancia Lc y un parámetro de gran

importancia, la inductancia de la línea, la cual posee un valor no despreciable y

que afecta al comportamiento del sistema.

3.4.2 Simulación del sistema ideal.

Con la idea de presentar como se comporta el sistema idealmente, se

realizará la simulación ideal del sistema. Esta simulación no incluye los parásitos

presentes en la red ni en el filtro pasa bajos.

)(e(z)z0.91+e(z)1.596)()( 1-21 zuzzzezu (3-10)

)1(2)-e(k0.91+1)-e(k1.596)()( kukeku (3-11)

47

El circuito diseñado para esta simulación, se presenta en la figura 3.9, el

cual integra las partes análogas y digitales del sistema, así como el

comportamiento de la señal digital dentro del dsPIC incluyendo el control.

Además, se agregaron cuatro fuentes de alimentación, para entregar

distintas perturbaciones a la red, como sobre tensiones, corte de suministro y

tensiones menores en un 20% de la amplitud de la nominal. Esto se logra

sincronizando los valores de tensión en cada fuente de tensión.

Para la parte digital, se incorporó un discretizador de 10 bits, para simular

el conversor Análogo-digital del dsPIC, trabajando a una frecuencia de 28.775

[kHz], que es la misma frecuencia que la señal portadora triangular, con la que

se compara la salida modulada por el control PID.

Los valores de los componentes son los mismos que los proyectados, sin

embargo el valor de la inductancia de red (Lred) es despreciable, ya que se ha

tomado como simulación ideal.

Los valores de tensiones de red simuladas corresponden a los siguientes

casos:

Sin suministro eléctrico (VRED= 0 [V]).

Tensión Nominal (se ha tomado como nominal 90 [V], ya que con esta

tensión se realizaron los trabajos experimentales).

Tensión de red con tensiones menores a la nominal en un 20% (72 [V]).

Tensión de red con sobre tensiones en un 20% de la nominal (108 [V]).

La tensión de alimentación del inversor de tensión es de 90 [V] continuos.

Además, el control digital es el mismo que se obtuvo en la ecuación 3-7.

Los resultados de la simulación se presentan en la figura 3.10.

48

Figura 3.9. Circuito realizado en la simulación con control PID discreto.

49

Figura 3.10. Comportamiento de la tensión de red y acción del Filtro Activo serie.

Como se muestra en la figura 3.10, el FAS entrega la tensión que

corresponde dependiendo de la tensión que hay en la red. Cuando el valor de

tensión de la fuente es de 0 [V], el FAS suministra toda la tensión a la carga. En

los otros casos, varía la forma de onda de tensión para generar el voltaje que se

ha impuesto como referencia que es el que se debe entregar a la carga, el cual

se muestra en la figura 3.11 junto con la corriente que se circula por la red.

En la figura 3.12 se observa la corriente en la carga, apreciándose que no

es totalmente continua como se desea, por la presencia de picos de corriente

generados por la transiente de cada semiciclo en la tensión entregada a la carga

y por la distorsión generada.

50

Figura 3.11. Tensión entregada a la carga y corriente de red.

Figura 3.12. Corriente en la carga.

3.4.3 Simulación con parámetros reales.

A continuación se muestran los resultados obtenidos de las simulaciones

con parámetros reales, incluyendo un valor en la inductancia de red de 0.1 [mH].

Se realizará la simulación siguiendo el mismo procedimiento anterior,

mostrando el comportamiento de las señales dependiendo los valores de tensión

de red.

51

Figura 3.13. Tensión de red y tensión generada por el FAS.

En la figura 3.13 se puede observar la tensión en la red y la generada por

el FAS (VFAS), la cual suple la tensión requerida por la carga dependiendo de la

tensión que hay en la red, pero con una gran distorsión, producto de los

parásitos presentes en el sistema.

La tensión entregada a la carga se muestra en la figura 3.14 donde se

puede observar que existe una gran distorsión en la tensión entregada a la

carga, con grandes ondulaciones, de aproximadamente 25 [V] de amplitud,

manifestándose con mayor intensidad en la corriente de red.

52

Figura 3.14. Tensión aplicada a la carga y corriente de red

Si la corriente en la red hay una gran distorsión, en la corriente de carga

se refleja con mayor fuerza, como se presenta en la figura 3.15.

La corriente promedio en la carga se muestra en la figura 3.16, teniendo

un valor de 1.36 [A].

Figura 3.15. Corriente en la carga

53

Figura 3.16. Corriente promedio en la carga

3.4.4 Análisis armónico.[7]

A continuación, se hará un análisis del contenido armónico que la

corriente inyecta a la red.

Para esto se considera la ecuación de la distorsión armónica total de

corriente que se expresa como:

1

2

2

eff

nn

I I

ITHD

eff (3-12)

Encontrando el THDI, se puede lograr encontrar además el factor de

potencia del sistema, con la siguiente expresión:

22 11

)cos(

IV THDTHD

IVFP (3-13)

En la simulación, se observa que el ángulo de desfase entre la corriente y

la tensión es nulo, por lo que el coseno de este ángulo es 1. Además, la

distorsión armónica de la tensión, como es la misma tensión de red, es nula, por

lo que la ecuación anterior resulta:

211

1

ITHDFP (3-14)

Para el caso ideal se tiene el espectro armónico de corriente presentado

en la figura 3.17.

54

Figura 3.17. Espectro armónico de corriente (simulación ideal).

Del cual, se pueden encontrar las armónicas más importantes hasta la

frecuencia de 1.5 [kHz], las cuales se presentan en la tabla 3.1.

Tabla 3.1. Corrientes armónicas y valores eficaces.

Armónica de corriente. Valor eficaz [mA].

1º1202

3º453.96

5º221.32

7º199.40

9º146.79

11º119.50

13º86.47

15º81.31

17º69.713

19º77.78

21º57.749

23º61.405

25º56.23

55

De esta manera, utilizando la ecuación 3-12 y los datos de la tabla 3.1, se

calcula el THDI:

%32.500.5032ITHD

Para encontrar el factor de potencia del sistema, se considera la ecuación

3-13, obteniéndose:

%32.895032.011

12

FP

Para el caso del espectro armónico de la corriente de red en la simulación

real, se muestra en la figura 3.18.

Para el estudio de la distorsión armónica total en la corriente, se

consideran las armónicas presentes de mayor magnitud, hasta la frecuencia de

1.5 [kHz], las que se muestran en la tabla 3.2 con su valor efectivo.

Figura 3.18. Espectro armónico de la corriente de red (simulación real).

56

Tabla 3.2. Corrientes armónicas y valores eficaces.

Armónica de corriente. Valor eficaz [mA].

1º1333.6

3º503.53

5º249.9

7º234.05

9º186.67

11º164.05

13º190.707

15º238.58

17º205.34

19º200.04

21º181.9

23º217.8

25º182.5

27º325.27

28º582.4

29º302.85

De esta manera, ingresando estos valores a la ecuación 3.12, se obtiene:

%1.840.841ITHD

Para encontrar el factor de potencia del sistema, se considera la ecuación

3-13, obteniéndose:

%53.76841.011

12

FP

Que es bastante bajo con respecto al simulado idealmente.

En ambos casos, se obtiene un mejoramiento de factor de potencia con

respecto a la carga conectada directamente a la red sin FAS, la cual posee un

factor de potencia cercano a 0.55.

57

CAPITULO 4

DISEÑO GENERAL DEL PROYECTO

4.4 INTRODUCCIÓN

Para el desarrollo del control digital del sistema, el núcleo principal de éste

es un Controlador digital de Señal (DSC, “Digital Signal Controller”) de la familia

de control de motores de Microchip, el dsPIC30F4011, el cual presenta

características que se adaptan al control que se desea realizar.

Por ser un dispositivo digital, necesita de ciertas características para que

realice el trabajo entre el mundo análogo y digital, por lo que se ha diseñado el

proyecto por etapas según el tipo de señal a manipular.

A continuación se describirán las etapas del diseño del proyecto, las

características y configuraciones necesarias para llevarlo a cabo y las

especificaciones según los requisitos que presenta el sistema.

4.5 DISEÑO CIRCUITAL POR ETAPAS.

Las etapas del diseño general del proyecto, se presentan a continuación.

Etapa de referencia

Etapa del sensor

Etapa de adaptación

Etapa de filtrado.

Etapa de control

Etapa de potencia

Las que se detallaran en los siguientes párrafos.

58

4.5.1 Etapa de referencia.

Es la etapa en la que se genera la señal de referencia cuadrada, la cual,

se realiza tomando una muestra de la señal sinusoidal de la red y limitando sus

valores, obteniendo la señal deseada. El circuito utilizado se muestra en la figura

4.1.

El transformador es de 220 [V] a 6 [V], permitiendo generar una señal de

8.5 [V] Peak, tensión menor que la de alimentación del amplificador operacional.

4.5.2 Etapa del sensor.

Es la etapa encargada de sensar la tensión que es entregada a la carga,

realimentándose hacia el controlador, la cual es multiplicada por una ganancia

establecida por el sensor de efecto hall, permitiendo entregar a las etapas

siguientes, una tensión menor a la de aplicada en la etapa de potencia, pero con

las misma forma de onda.

El dispositivo que está a cargo de sensar la señal a realimentar, es el

LV25-P, que es un transductor de tensión de efecto Hall, que aísla

galvánicamente la parte de alta tensión con el circuito electrónico. El esquema

de este sensor se muestra en la figura 4.2.

Figura 4.1. Etapa de referencia cuadrada.

59

Figura 4.2. Sensor de efecto Hall.

Este sensor requiere que la corriente de entrada que circule por él no sea

mayor que 10 [mA], para que logre generar la señal deseada en su salida. Es por

esto que se conecta en su entrada una resistencia de 15 [k ], ya que la tensión

de entrada es de 90 [V] y pueden existir transientes o tensiones mayores que la

tensión que se estima. En la salida se conecta una resistencia Rm con un

potenciómetro variable, que permite regular la amplitud de la tensión de salida

desde el sensor. El esquema de conexión se muestra en la figura 4.3.

4.5.3 Etapa de adaptación.

Es la etapa que se encarga de adaptar la señal de referencia y la señal

realimentada a los valores permitidos por el DSC. Estos valores no deben ser

menores que -0.3 [V] ni mayores que 5.5 [V]. Esto se logra conectando antes de

la entrada al dsPIC, un amplificador operacional con una configuración como

sumador inversor, el cual proporciona dichos límites. Además se incorpora en

cada entrada un amplificador seguidor de tensión para no atenuar la tensión

entregada hacia las siguientes etapas.

Figura 4.3. Etapa del sensor.

60

Figura 4.4. Etapa de adaptación.

El circuito utilizado para esta etapa se muestra en la figura 4.4.

El amplificador operacional utilizado, es el LM833, amplificador dual de

bajo ruido, que posee un “Slew Rate” de 7 [V/µs] versus los 0.5 [V/µs] que tiene

este el amplificador operacional LM741, lo cual permite tener un seguimiento de

la señal de entrada mucho más fiel.

4.5.4 Etapa de filtrado.

Desde la salida de la etapa de adaptación, se conecta el circuito de

filtrado, el cual se compone de un filtro antialiasing que permite eliminar todas las

frecuencias que sobrepasan la frecuencia crítica, en este caso, la que

corresponde a la mitad de la frecuencia de muestreo elegida (14387.5 [Hz). Es

decir, todas las frecuencias que queden por encima de la frecuencia de muestreo

seleccionada son eliminadas. El circuito se muestra en la siguiente figura.

61

Figura 4.5. Etapa de filtrado.

Este filtro consta de un amplificador operacional LM833 como el utilizado

en la etapa anterior, con un arreglo de condensadores y resistencias, calculados

por las siguientes ecuaciones:

cfk (4-1)

Siendo k:

CaRak 1

(4-2)

62

El filtro fue extraído de [4] y los componentes fueron calculados utilizando

las ecuaciones 4-1 y 4-2.

A la salida del filtro antialiasing se conecta un amplificador operacional

OP07, el cual tiene como característica de ser de muy bajo ruido, y se utiliza

como inversor, ya que la salida del filtro antialiasing es inversora. Además se

conecta en la salida un diodo tipo zener 1N4733, que permite suprimir las

tensiones mayores a 5.1 [V], para proteger la entrada del conversor análogo-

digital. La salida de esta etapa se presenta en la figura 4.6, donde se pueden

observar que los valores de tensión son adecuados para el funcionamiento del

conversor análogo-digital del dsPIC.

4.5.5 Etapa de control.

Es la etapa más importante del proyecto, ya que es donde se ejecuta la

conversión y comparación de las señales, el control PID digital y la generación

del PWM. El controlador digital de señal que esta a cargo de esta etapa, es el

dsPIC30F4011, controlador que ejecuta sus instrucciones a una frecuencia de

117.93 [MHz], utilizando un cristal de frecuencia 7.372 [MHz] multiplicada por 16.

Figura 4.6. Salida desde la etapa de adaptación de la señal de referencia.

63

El diagrama circuital se muestra en la figura 4.7.

La salida desde esta etapa son pulsos que permiten realizar los disparos

de los MOSFETs de potencia. Estos pulsos son generados por el módulo PWM,

cuya tensión de salida es de 0 y 5 [V] para dar los niveles altos y bajos

respectivamente. Además se generan en modo complementario, para realizar los

disparos de ambos brazos inversores.

Las salidas desde el modulo PWM, se muestran en la figura 4.8, donde se

muestra la señal PWM generada.

Figura 4.7. Diagrama circuital de la etapa de control.

64

Figura 4.8. Salida complementaria generada PWM.

Las tensiones PWM desde el dsPIC tienen un valor máximo de 4.76 [V], lo

que hace necesario la conexión de un circuito que permita acondicionar esta

señal a los valores adecuados para el disparo de los interruptores de potencia.

Además, es necesaria la aislación de las señales de control con las señales de

potencia. Es por esto que se realizó la etapa de salida, que se presenta en el

siguiente apartado.

4.2.6 Etapa de salida.

Esta etapa corresponde a la salida PWM del dsPIC, la cual debe ser

conectada, por seguridad a un optoacoplador, el cual debe proporcionar el

aislamiento entre la etapa de control y de potencia. Este debe ser eficaz, para

lograr el seguimiento fiel de los pulsos de salida desde el controlador digital de

señal para entregarlos a los “drivers” los cuales permiten disparar los MOSFETS

que componen el puente inversor de tensión.

El optoacoplador elegido para esta tarea es el 6N137, optoacoplador con

salida lógica (la cual es mucho más rápida que la salida de los optoacopladores

65

tipo transistor), se alimenta con 5 [V], y el tiempo con que se demora entre el

estados alto y bajo, y viceversa es de 45 [ns], con un “Slew Rate” de 5 [kV/µs],

el cual permite obtener en la salida una señal que se ajusta a los pulsos

entregados por el DSC.

Los “drivers” que están a cargo del disparo de los interruptores de

potencia, son los IR2111.

En la figura 4.9 se presenta el circuito de esta etapa.

El driver utilizado en el proyecto análogo será el mismo que se utilizará

para el proyecto digital. Este driver corresponde al IR2111, que tiene las

características de, amplificar la señal, adaptar la tensión a los requeridos por el

interruptor, cambio de la referencia correspondiente a los interruptores que están

en la parte superior del brazo y generar los tiempos muertos.

Figura 4.9. Circuito de la etapa de salida.

66

Las salidas de los drivers son Vgs1, Vgs2, Vgt1, Vgt2, Vs1, Vs2, los

cuales son conectados en los MOSFETS del puente inversor en la etapa de

potencia que se describirá a continuación.

4.2.7 Etapa de potencia.

Esta etapa se presenta en la figura 4.10.

Como se observa en la figura 4.10, la etapa de potencia se ha modificado

con respecto al proyecto análogo inicial [1], en el uso del transformador de

aislación y en la adición de un autotransformador. El autotransformador es

utilizado para variar la tensión de la red, entregando tensiones de 90 [V], 108 [V],

Figura 4.10. Circuito Filtro Activo Serie y de potencia.

67

76 [V] y 0 [v], de modo de realizar los ensayos experimentales en baja tensión,

este hecho hace que se adicionen al circuito nuevos parásitos que afectarán en

gran medida a los resultados en dichos ensayos.

El transformador de aislación es conectado entre la red y el

autotransformador, debido a que se tiene un mejor desempeño al aislar, al

conectarlo en la salida del filtro activo serie como estaba en el proyecto de Lagos

[1] (paralelo al condensador), hace que los parásitos tengan mayor influencia por

tener tensiones de menor amplitud que la de la red, adicionando además la

distorsión provocada por el ruido en alta frecuencia y la interacción entre los

componentes del filtro activo serie y el bobinado del transformador.

Sin embargo, existen dos grandes desventajas en el momento de

conectar el transformador de aislación en la red:

El transformador debe procesar toda la energía desde la red, lo que

no ocurre al conectarlo paralelo a la salida del FAS que entrega

una parte de la energía hacia la carga.

No permite una autonomía del Filtro Activo Serie, por lo que cada

vez que se desee conectarlo a la red, necesariamente va a requerir

de un transformador de gran potencia para realizar el trabajo.

Si bien el transformador de aislación presenta los inconvenientes

expuestos anteriormente, la conexión presentada en la figura 4.10 es la escogida

para realizar los ensayos del control digital del prototipo de estabilizador de

tensión en la etapa de potencia.

Además, se debe mencionar que para la carga, el condensador utilizado

es menor que el proyectado en [1], siendo de 100 [µF]. Este condensador no

pudo ser de mayor capacidad por generar una gran distorsión en el momento de

interactuar con los parásitos presentes del sistema.

68

4.3 ESQUEMA DE TRABAJO Y CIRCUITO GENERAL DEL PROYECTO.

A continuación se presentará el esquema de trabajo del proyecto, el cual

consta de las etapas que se observan en la figura 4.11.

El circuito empleado como estabilizador de tensión con control digital y

sus etapas, se muestra en las figuras 4.12 y 4.13.

En la figura 4.12, se muestran las etapas de referencia, adaptación,

filtrado y control de las señales a procesar. En la figura 4.13, se presentan las

etapas de salida (adaptación de disparos para los MOSFETs), potencia y del

sensor (donde se obtienen las señales para realimentar y cerrar el lazo de

control).

Figura 4.11. Esquema general de trabajo.

69

Figura 4.12. Circuito utilizado para el proyecto (primera parte).

70

Figura 4.13. Circuito utilizado para el proyecto (segunda parte).

71

CAPITULO 5

DISEÑO Y PROGRAMACIÓN DE LA ETAPA DE CONTROL DIGITAL.

5.1 INTRODUCCIÓN

Teniendo presente lo visto anteriormente en los capítulos III y IV, se puede

diseñar la programación para el controlador digital de señal dsPIC30F4011, el

cual como anteriormente se ha mencionado realiza tres acciones que son

fundamentales para el proyecto, la adquisición y conversión de los datos por el

conversor análogo-digital, además, genera el error entre la referencia y la señal

sensada, realiza el control del sistema y genera los pulsos de disparo por

modulación de ancho de pulso. Estas características se detallarán junto con sus

configuraciones en los siguientes párrafos.

5.2 PROGRAMA IMPLEMENTADO EN EL DSPIC.

El programa realizado para la etapa de control, se subdivide en tres

etapas:

Etapa conversión análoga digital.

Etapa de comparación de señales y control PID

Etapa de Modulación PWM.

Un esquema del trabajo del dsPIC, se muestra en la figura 5.1.

A continuación, se describirá cada una de estas etapas y la configuración

de cada una de ellas.

72

Figura 5.1. Esquema de trabajo del dsPIC.

5.2.1 Etapa de conversión análoga digital.

En esta etapa, las señales análogas provenientes de la etapa de

adaptación, son convertidas en digitales, con una resolución de 10 bits a una

razón de conversión de hasta 500 ksps. Para el proyecto se configura el

conversor análogo-digital a una frecuencia de muestreo de 28.775 [kHz],

frecuencia que es igual al valor de la frecuencia PWM, ya que el ciclo útil de éste

se actualiza a esa frecuencia.

El muestreo de una tensión análoga es realizado por muestreadores y

retenedores, que se denominan amplificadores S/H (“Sample & Hold”). Los

amplificadores S/H, son también llamados canales S/H.

El conversor de 10-bit A/D tiene un total de cuatro canales S/H,

denominados CH0-CH3. Los S/H son conectados al pin de entrada análoga

mediante el multiplexor de entrada análoga. Este multiplexor es controlado por el

registro ADCHS. Estos son dos bits de control de multiplexor fijos en el registro

ADCHS que funcionan idénticamente. Estos bits de control permiten dos

diferentes configuraciones de multiplexores para ser programados, los que son

llamados MUX A y MUX B. [5]

73

El tiempo de muestreo es el tiempo que los pines de entrada análoga del

módulo A/D y los amplificadores S/H son conectados. El tiempo de muestreo

puede iniciarse manualmente por configuración del bit SAMP del registro

ADCON1 o comienza automáticamente por el hardware de conversión A/D. El

tiempo de muestreo es finalizado manualmente por limpieza del bit de control

SAMP en el software del usuario o automáticamente por una fuente de disparo

de conversión.

El tiempo de conversión es el tiempo requerido por el conversor análogo-

digital para convertir la tensión obtenida por el amplificador S/H en digital. El

conversor A/D es desconectado desde el pin de entrada análoga al finalizar el

tiempo de muestreo. El conversor A/D requiere 1 ciclo de reloj A/D (TAD) para

convertir cada bit del resultado además de un ciclo de reloj. Un total de 12 ciclos

TAD son requeridos para realizar la conversión completa. Cuando el tiempo de

conversión se completa, el resultado es cargado dentro de uno de 16 registros

de resultados (ADCBUF0-ADCBUFF), el S/H puede volverse a conectar a los

pines de entrada y la CPU puede generar una interrupción si está programada

para ello.

La suma del tiempo de muestreo y el tiempo de conversión A/D entrega el

tiempo total de conversión como se muestra en la figura 5.2. [5]

Las señales análogas entran al dsPIC por el puerto B en los pines RB0 y

RB2, los cuales se configuran para un muestreo simultaneo, ya que un muestreo

secuencial no proporciona los datos como se desea, ya que muestrea primero

una señal y luego la siguiente y no los dos a la vez, como se muestra en el

ejemplo en la figura 5.3.

74

Figura 5.2. Tiempo total de conversión análoga digital.

De esta manera, la configuración del módulo ADC se describe junto con el

programa asociado en el apéndice A.

Figura 5.3. Ejemplo del muestreo simultáneo y muestreo secuencial.

75

5.2.2 Etapa de comparación de señales y control PID

En esta parte del programa, se comparan las señales adquiridas en el

módulo conversor análogo-digital, para luego generar el error de entrada a la

rutina PID.

Los datos adquiridos desde el módulo ADC, son almacenados en un

buffer, que para este caso es configurado en 16 bits, el cual está apuntado por

un puntero que permite entregar los valores a las variables donde se almacenará

cada dato de entrada desde el buffer del ADC. Esto es explicado en el fragmento

de programa realizado en el apéndice B.

El puntero apunta al buffer 0 del ADC, el cual se incrementa hasta 1 para

poder guardar el valor de ese puntero en una variable, en este caso un arreglo

llamado ADCValue.

El valor de ADCValue puede llegar hasta los 1024 bytes, los cuales al ser

multiplicados por el valor correspondiente a la resolución en volts que tendrá la

conversión, entrega un valor relacionado a la tensión de entrada.

La resolución en volts de las señales de entrada es:

][48.31024

][76.0][32.4210 VmVVovalormínimovalormáximresolución bits

(5-1)

Para hacer la comparación, basta con restar las variables que almacenan

el buffer correspondiente a cada entrada ADC, esto es:

error[0]= an3- an1; //variable que almacena al error actual.

Este error ingresa a la rutina del control del dsPIC, la cual se basa en un

controlador PID discreto expresado en la ecuación 3-10.

El programa asociado a esta etapa se presenta en el apéndice C.

El ciclo útil está acotado entre 0 y 1023, es por esto que los valores que

entregue el controlador deben estar limitados dentro del rango mencionado para

76

el ciclo útil, ya que por lo contrario, produciría sobre modulación de la señal

portadora.

5.2.3 Etapa de Modulación PWM

La configuración del módulo PWM, se muestra en el apéndice D, junto con

su programa asociado y la rutina de interrupción PWM.

El módulo PWM en modo ascendente/descendente, permite que el PWM

sea centro alineado, como se muestra en la figura 5.4, permitiendo tener una

señal con menor componente armónica.

Este modo se configura con el bit PTMOD del registro PWMCON1.

La frecuencia PWM es proporcionada por el bit PTPER, el cual se calcula

por la siguiente ecuación:

5122

1)-28775

4167373800

(

2

1)-FF

(PWM

CY

perPTPER(5-2)

Utilizando un preescalado igual a 1:1, con una frecuencia de PWM igual a

28775 Hz, se obtiene un valor de PTPER igual a 512. El preescalado es

configurado con 2 bits, llamado PTCKPS, que permiten seleccionar el

preescalado del período de entrada del reloj, el cual tiene un valor de

PTCKPS=1.

El modo de salida es complementario, ya que se genera una salida

inversa para accionar ambos brazos inversores. Además, no se incorpora tiempo

muerto entre ellas, ya que el tiempo muerto lo genera internamente el driver

IR2111, siendo de 650 [ns].

77

Figura 5.4. PWM modo centro alineado.

En la etapa de modulación PWM, la salida desde el PID permite la

variación del ancho del pulso. Éste es actualizado mediante el registro PDC2, el

cual modifica el porcentaje del ciclo útil comparándose con PTMR, señal

triangular generada con frecuencia de 28.775 [kHz], implicando que el PWM

generado es a dos niveles de tensión. Al ingresar el valor de salida del PID al

registro PDC2, se le adiciona el valor digital de 512, desplazando los valores

adquiridos a niveles entre 0 y 1023, que son los valores mínimo y máximo de la

señal portadora, como se muestra en la figura 5.5.

Figura 5.5. Señal Moduladora y portadora en el módulo PWM.

78

5.3 TIEMPO TOTAL DE TRABAJO UTILIZADO POR EL DSC.

El tiempo utilizado para cada tarea desarrollada por el dsPIC, se muestra

en la tabla 5.1.

Tabla 5.1. Tiempo utilizado por las operaciones del dsPIC.Tarea ejecutada. Tiempo utilizado.

Conversión análoga a digital y comparaciónentre señales de entrada.

540 [ns]

Controlador PID. 75 [µs]Generación de ancho de pulso PWM. 12 [µs]

Tiempo total. 87.54 [µs]

79

CAPITULO 6

ENSAYOS EXPERIMENTALES.

6.1 INTRODUCCIÓN

Considerando lo expuesto en los capítulos anteriores, se procede a

presentar el trabajo experimental desarrollado en el laboratorio.

6.5 COMPONENTES DEL CIRCUITO GENERAL DEL PROYECTO.

Los componentes del circuito general del proyecto presentado en las

figuras 4.12 y 4.13 son presentados en las tablas siguientes, los cuales están

organizados por etapas. En ellas se muestra el valor proyectado, el valor

comercial y la cantidad de componentes utilizados.

Tabla 6.1 Circuito del sensor y generación de referencia.

Dispositivos Proyectado Mercado CantidadSensor de tensión Ideal LV25-P 1Resistencia Rin 15 [k ] 15 [k ] 15 [W] 1Resistencia Rm 29 [ ] 29 [ ] ¼ [W] 1

Potenciómetro deprecisión 5 [k ] 5 [k ] 1

Fuente VCC ±12 [V] ±12 [V] 1Transformador 220[V]/6[V] 220[V]/6[V] 1Diodos zener 1N4744A 1N4744A 2Amplificadoroperacional LM741C LM741C 1

Tabla 6.2 Circuito de adaptación.Dispositivos Proyectado Mercado CantidadAmplificador

operacional dual LM833 LM833 2

Resistencia 1[k ] 15 [k ] ¼ [W] 3Resistencia 3.3 [k ] 3.3 [k ] ] ¼ [W] 3Resistencia 2.2 [k ] 2.2 [k ] ] ¼ [W] 1

Potenciómetro deprecisión 1 [k ] 1 [k ] 1

Potenciómetro deprecisión 5 [k ] 5 [k ] 2

Fuente VCC ±12 [V] ±12 [V] 1

80

Tabla 6.3 Circuito filtro antialiasing.Dispositivos Proyectado Mercado CantidadAmplificador

operacional dual LM833 LM833 1

Resistencia 2.2 [k ] 2.2 [k ] ¼ [W] 8Condensador Cerámico 1 [nF] Cerámico 1 [nF] 4Amplificadoroperacional OP07 OP07 2

Resistencia 2.2 [k ] 2.2 [k ] ¼ [W] 6Diodo zener 1N4733A 1N4733A, 5.1 [V]. 2

Tabla 6.4 Circuito controlador de señal.Dispositivos Proyectado Mercado Cantidad

dsPIC30F4011 dsPIC30F4011 dsPIC30F4011 1Resistencia 1 [k ] 1 [k ] ¼ [W] 1

Condensador Cerámico 22 [pF] Cerámico 22 [pF] 2Cristal 7.3232 [MHZ] 7.3232 [MHZ] 1

Pulsador Pulsador Pulsador 1Condensador 0.1[uF] Cerámico 0.1[uF] 2Fuente VCC 5 [V] 5 [V] 1

Tabla 6.5 Circuito de salida y adaptación de disparos.

Dispositivos Proyectado Mercado CantidadOptoacoplador 6N137 6N137 2Fuente VCC 5 [VDC] 5 [VDC] 1Resistencia 390 [ ] 390 [ ] ¼ [W] 2Resistencia 1 [k ] 1 [k ] ¼ [W] 2

Condensador 0.1 uF Cerámico 0.1 uF 2Fuente de tensión 15 [VDC] 15 [VDC]. 1

Diodos UF4007 UF4007 2Drivers IR2111 IR2111 2

Condensador 0.1 uF Cerámico 0.1 uF 4

Tabla 6.6 Circuito de potencia.

Dispositivos Proyectado Mercado CantidadBobina 1.5m Lc=1.5m H 1

Trasformador L1=L2=100mH L1=L2=100mH 1Autotransformador

variable 220[V]/ 220[V] 220[V]/ 220[V] 1

Condensador 1 [uF] Electrolítico 1 [uF] 250 [V] 1MOSFET Ideal STB25NM50N-1 4

Zener UF4007 UF4007 8

81

Tabla 6.6. Circuito de potencia (continuación).

Resistencia 22 [ ] 22 [ ] 1/4 W 4Resistencia 58.3 [ ] 58.3 [ ] 400 [W] 1

Condensador 100[uF] Electrolítico 100[uF] 250 [V] 1

6.6 RESULTADOS OBTENIDOS.

A continuación se presentan los resultados obtenidos en el trabajo

experimental del proyecto. El prototipo se ha diseñado para una tensión menor a

la propuesta en el proyecto análogo como se ha mencionado en el capítulo IV.

La tensión de alimentación del puente inversor es de 90 [V] continuos, como

anteriormente se ha mencionado en el apartado 3.3.2, permitiendo trabajar con

una tensión de red de 90 [V] peak como nominal.

Como la idea es estabilizar tensión, los ensayos se realizaron con cuatro

valores de tensión:

Tensión de red Nominal (90 [V]).

Tensión de red con sobre tensiones en un 20% de la nominal (108 [V]).

Tensión de red con tensiones menores a la nominal en un 20% (72 [V]).

Sin suministro eléctrico (VRED= 0 [V]).

6.6.1 Ensayo con tensión de red sin perturbaciones (nominal).

Este ensayo se ha realizado utilizando la tensión de salida del

autotransformador como tensión de red, cuyo valor peak es de 90 [V].

La tensión aplicada al inversor es de 90 [V] continuos y el resultado

obtenido en este ensayo se presenta en la siguiente figura.

82

Figura 6.1. Tensión entregada a la carga (arriba) y corriente de red (abajo), caso

con tensión de red sin perturbaciones.

La tensión aplicada a la carga tiene una forma de onda cuadrada, con una

pendiente en el semiciclo positivo y negativo, que puede ser producto de la

respuesta del control a perturbaciones bruscas en cada cambio de semiciclo,

siguiendo a la referencia impuesta, pero con oscilaciones en alta frecuencia

provocadas por los parásitos presentes en la red. El valor de esta tensión

alcanza los 90 [V] que es la tensión que alimenta al inversor de tensión y la que

se desea entregar a la carga.

Además se puede apreciar que la corriente tiende a tomar la forma de

onda de la tensión impuesta en la carga, con las oscilaciones ya mencionadas

debidas a los parásitos presentes en el sistema, los cuales son provocados en

gran medida por el autotransformador de entrada, utilizado para variar la tensión

de la red según el caso a ensayar, y los efectos de su inductancia de dispersión

con el sistema, además de la resistencia interna de la inductancia Lc, entre otros.

83

Figura 6.2. Tensión de red y tensión generada por el FAS, caso con tensión de

red sin perturbaciones.

La tensión entregada a la carga, es la suma de la tensión de red con la

tensión generada por el filtro activo serie, los que se muestran en la figura

siguiente.

En la figura 6.2 se puede observar que la amplitud de la tensión de red,

tiene un valor de 90 [V]. La tensión generada por el FAS tiene una forma de onda

que en la mitad de cada semiciclo, tiene un valor que alcanza los 0 [V]

aproximadamente, esto es debido a que la tensión es nominal, para el caso

proyectado, ya que si la tensión es mayor o menor a ella, el FAS genera una

tensión que en cada mitad de semiciclo, aumenta su amplitud por debajo o sobre

el valor de 0 [V], dependiendo el caso.

En la figura 6.3 se logra apreciar la corriente que circula por la carga, la

cual tiene un valor de 1.6 [A] continuos, aunque posee una ondulación

aproximada de 0.6 [A] de amplitud debido a la pendiente que existe en la tensión

84

Figura 6.3. Corriente en la carga.

entregada a la carga, la cual, si fuese completamente cuadrada, se reduciría

considerablemente.

6.6.2 Ensayo con tensión de red con sobre tensiones de un 20%.

El ensayo con sobre tensiones es realizada con una tensión de 108 [V] de

amplitud, lo que corresponde a un 20% más de la tensión nominal.

Figura 6.4. Tensión entregada a la carga (arriba) y corriente de red (abajo), caso

con tensión de red con sobre tensiones de un 20%.

85

Como se observa, la forma de onda de la tensión de red presenta una

amplitud semejante al caso anterior, con oscilaciones al final de cada ciclo, la

que puede ser producto de la interacción entre el control y las ganancias de

tensión provenientes de la etapa del sensor. Esta oscilación afecta

considerablemente a la forma de onda de corriente, siendo de mayor amplitud

en ella, por efecto de los parásitos presentes en la red.

En la figura 6.5, se presentan la tensión de red y la generada por el filtro

activo serie.

Se observa que la tensión de red tiene un máximo aproximado de 110 [V],

que son 20 [V] más que la tensión nominal (90 [V]). La tensión generada por el

FAS tiene en cada mitad de semiciclo un valor aproximado de 20 [V], pero con

polaridad opuesta al valor máximo de la red que al ser sumada con ella entrega

la tensión que se observa en la figura 6.4, logrando estabilizar la tensión para la

carga.

Figura 6.5. Tensión de red (arriba) y tensión generada por el FAS (abajo), caso

con tensión de red con sobre tensiones de un 20%.

86

Figura 6.6. Corriente en la carga.

En la figura 6.5, se observa además, que existe un ruido de alta

frecuencia, producido por la conmutación de los interruptores de potencia, que

envuelve a las tensiones de red y del FAS.

La corriente en la carga se presenta en la figura 6.6.

Se observa que la corriente en la carga presenta ondulaciones que se

manifiestan con mayor amplitud en el final de cada período, producto de la

tensión aplicada a la carga.

6.6.3 Ensayo con tensión de red menor en un 20% de la nominal.

En este ensayo se regula la tensión del autotransformador para entregar

una tensión de amplitud menor en un 20% de la nominal. El valor de dicha

tensión es de 72 [V].

La tensión en la carga y la corriente de red se presenta en la figura 6.7.

87

Figura 6.7. Tensión en la carga (arriba) y corriente de red (abajo), caso con

tensión de red menor en un 20% de la nominal.

La tensión generada en la carga tiene una forma de onda como en los

casos anteriores, siguiendo a la referencia impuesta, pero con una gran

ondulación provocada por los parásitos presentes en la red, pero con menor

distorsión que en el caso con sobre tensiones. La corriente de red, presenta una

forma de onda semejante a la tensión en la carga, pero con una mayor

ondulación en la mitad de cada semiciclo.

A continuación en la figura 6.8 se presentan las formas de onda de la

tensión en la red y la tensión generada por el filtro activo serie.

88

Figura 6.8. Tensión de red (arriba) y tensión generada por el FAS (abajo), caso

tensión de red menor en un 20% de la nominal.

De la figura 6.8, se puede observar que el FAS genera una tensión que

afecta de manera opuesta al caso de la red con sobre tensiones; en la mitad de

cada semiciclo entrega una tensión con una amplitud que adiciona tensión a la

de la red, aumentando su amplitud y entregando la tensión deseada para la

carga.

La corriente que circula en la carga, se presenta en la figura 6.9.

Figura 6.9. Corriente en la carga.

89

La corriente en la carga presenta una ondulación cercana a 0.5 [A] de

amplitud, lo que demuestra que la corriente no es totalmente lineal como se

desea, producto de la tensión impuesta en la carga, la que presenta una forma

de onda cuadrada con pendiente.

6.6.4 Ensayo con corte de suministro de energía.

Este ensayo se ha realizado fijando la tensión de red en 0 [V]. Los

resultados se muestran en la figura 6.10.

En este ensayo, se puede apreciar que la tensión aplicada a la carga no

es totalmente cuadrada como se desea, producto de la acción del control, ya que

en cada semiciclo, la tensión varía bruscamente, haciendo que el error que se

genera entre la tensión sensada y la tensión de referencia sea mayor, implicando

que la acción del control entregue un sobrepaso en la transiente de cada

semicisemi

Figura 6.10. Tensión entregada a la carga (arriba) y corriente de red (abajo),

caso con corte de suministro de energía.

90

semiciclo predominando en la corriente de la red, siendo este de

aproximadamente 1.5 [A] con una duración cercana a los 400 [µs]. En este caso,

no existen ondulaciones en las señales de tensión ni en la corriente de red, pero

existe un ruido en alta frecuencia, producto del accionamiento de los

interruptores de potencia.

En la figura 6.11 se aprecia el comportamiento del filtro activo en el caso

en que el suministro eléctrico es prácticamente cero. La tensión generada por el

FAS es la tensión que se debe entregar a la carga, por lo que suple toda la

tensión pedida ella, manteniendo la misma amplitud que se observa en los casos

anteriores. En la señal de red existe ruido de alta frecuencia por la acción de los

MOSFETs de potencia.

La corriente en la carga se presenta en la figura 6.12.

Figura 6.11.Tensión generada por el Filtro Activo Serie (arriba) y tensión de

red (abajo), caso con corte de suministro de energía.

91

Figura 6.12. Corriente en la carga.

Se observa que la corriente en la carga es más lineal que en los casos

anteriores, pero con una pequeña ondulación de amplitud de 0.6 [A], debido al

cambio en cada semiciclo de la forma de onda de la tensión en la carga.

6.6.5 Estudio armónico del sistema.

En esta parte del estudio del trabajo experimental, se hará un análisis del

contenido armónico que la corriente inyecta a la red, según los casos planteados

anteriormente.

Para esto se consideran las ecuaciones 3-7, y 3-9 para encontrar la

distorsión armónica total de corriente y el factor de potencia, respectivamente.

Sin embargo, existe un desfase entre la corriente y la tensión de red,

independiente del ensayo realizado, el que se muestra con mayor detalle en la

figura 6.13.

El tiempo de retardo que hay entre ambas señales es de 760 [µs], lo que

equivale a tener un ángulo de desfase de 13.68º. Este ángulo es utilizado en la

ecuación 3-9, resultando:

21

9716.0

ITHDFP (6-1)

92

Figura 6.13. Desfase presente entre la tensión de red y corriente de red, caso

sobre tensiones.

6.6.5.1 Caso con tensión nominal.

Se asume que, para el proyecto, cuando la tensión de red es la tensión de

90 [V] se tiene una tensión nominal. El contenido armónico que introduce la

corriente en la red con esta tensión, se muestra en la figura 6.14, donde se

observa la presencia de armónicos en las frecuencias múltiplos de la

fundamental y en la frecuencia de conmutación.

Figura 6.14. Espectro armónico de la corriente de red.

93

Figura 6.15. Armónica fundamental y sus múltiplos de orden impar.

Con mayor detalle, en la figura 6.15, se presenta el contenido armónico en

las frecuencias de hasta 1.25 [kHz], las cuales son estudiadas para encontrar la

distorsión armónica total, e inclusive se adicionarán las armónicas de frecuencia

1.5 [kHz] y 28775 [Hz], para un mejor análisis.

Los armónicos en estas frecuencias y sus valores efectivos, se expresan

en la tabla 6.7, en la que se adicionarán las armónicas de frecuencias 1.5 [kHz] y

28775 [Hz], que presentan un importante contenido armónico.

Ingresando los valores de la tabla 6.7 en la ecuación 3-12, se obtiene:

%54.840,48544ITHD

Calculando el factor de potencia se obtiene:

%4.870.48544119716.0

2FP

94

Tabla 6.7. Corrientes armónicas y valores eficaces.

Armónica de corriente. Valor eficaz [mA].

1º 997

3º 325.27

5º 201.53

7º 134.35

9º 120.2

11º 88.39

13º 79.196

15º 56.57

30º (1.5 [kHz]) 134.35

28775 [Hz] 141.42

6.6.5.2 Caso sobre tensiones.

Este caso se refiere al ensayo realizado en el apartado 6.3.2, del cual se

obtiene el espectro armónico presentado en la figura 6.16, de donde se observa

que la presencia del armónico en la frecuencia de conmutación desaparece, por

lo que se estudiará el contenido armónico importante presente en bajas

frecuencias.

Figura 6.16. Espectro armónico de la corriente de red con sobre tensiones.

95

Figura 6.17. Armónica fundamental y sus múltiplos de orden impar.

En la figura 6.17 se muestra con mayor detalle los armónicos presentes

en la frecuencia que son múltiplos de la fundamental hasta los 1.25 [kHz].

Los armónicos presentes en estas frecuencias y sus valores efectivos, se

expresan en la tabla 6.8.

Tabla 6.8. Corrientes armónicas y valores eficaces.

Armónica de corriente. Valor eficaz [mA].

1º 10043º 325.35º 183.857º 141.429º 134.35

11º 106.0713º 91.9215º 98.99

Ingresando los valores de la tabla 6.8 en la ecuación 3-7, se obtiene:

%51.450.4551ITHD

96

Calculando el factor de potencia se obtiene:

%43.880.455111

9716.02

FP

6.6.5.3 Caso con tensiones menores a la nominal.

El contenido armónico para este caso se presenta en la figura 6.18, donde

se observa la presencia de armónicas en la frecuencia de conmutación y en 1.5

[kHz].

En la figura 6.19, se presenta con mayor detalle la presencia de los

armónicos más importantes a bajas frecuencias.

Figura 6.18. Espectro armónico de la corriente de red.

97

Figura 6.19. Armónica fundamental y sus múltiplos de orden impar.

Para realizar el estudio del contenido armónico, se tomarán en cuenta las

armónicas mostradas en la figura 6.19 adicionando la armónica presente en

1.5 [kHz] y en la frecuencia de conmutación, las que se detallan en la tabla 6.9.

Tabla 6.9. Corrientes armónicas y valores eficaces.

Armónica de corriente. Valor eficaz [mA].

1º 989.95

3º 332

5º 183.8

7º 127.3

9º 109.6

11º 77.78

13º 77.6

15º 74.24

30º (1.5 [kHz]) 113.1

28775 [Hz] 98.9

Ahora, ingresando estos valores a la ecuación 3-12, se obtiene:

46.6%0,4655ITHD

98

Para encontrar el factor de potencia del sistema, se considera la ecuación

3-13, obteniéndose:

%08.880.465511

9716.02

FP

6.6.5.4 Caso con corte de suministro eléctrico.

En este último caso, se analizará las corrientes armónicas inyectadas a la

red por medio del filtro activo serie, ya que es él quien entrega toda la tensión

que la carga requiere.

Se puede observar que en este caso, el armónico impuesto por la

frecuencia de conmutación desaparece.

A continuación se muestra en la figura 6.21 las armónicas de mayor

influencia en la red.

Figura 6.20. Espectro armónico de la corriente en la red.

99

Figura 6.21. Armónicas de mayor influencia en la red.

En la tabla 6.10 se tabulan los valores eficaces de las armónicas

presentes en la red.

Tabla 6.10. Corrientes armónicas y valores eficaces.

Armónica de corriente. Valor eficaz [mA].

1º 890.95

3º 304.055

5º 169.7

7º 134.35

9º 91.92

11º 74.24

13º 63.63

15º 53.23

17º 60.1

19º 38.39

21º 42.42

23º 63.63

25º 84.85

27º 56.56

100

Ingresando los valores de la tabla 6.9 en la ecuación 3-12, se obtiene:

47.8%0.478ITHD

Calculando el factor de potencia se obtiene:

%66.870.47811

9716.02

FP

6.7 CIRCUITO DE TRABAJO.

Presentado los ensayos realizados, a continuación se mostrará el circuito

realizado, el cual está dispuesto en dos partes; etapas en baja tensión y etapa

de potencia.

Figura 6.22. Etapas de referencia, sensor, adaptación, filtrado, control digital

y salida.

101

Figura 6.23. Etapa de potencia (circuito inversor y filtro pasa bajos).

Figura 6.24. Etapa de potencia y carga no lineal.

102

Figura 6.25. Circuito completo utilizado como estabilizador de tensión.

103

CONCLUSIONES GENERALES

Se puede inferir que el desarrollo de la electrónica ha logrado un fuerte

aumento de las cargas críticas, las que necesitan cada vez más de sistemas que

condicionen la calidad del servicio eléctrico para sus requerimientos. Estos

sistemas necesitan de componentes que actúen de manera instantánea, para un

funcionamiento eficaz. Es así como gracias a los avances en la electrónica

digital, se ha logrado migrar cada vez más del mundo análogo al discreto,

permitiendo el desarrollo de componentes que trabajan en tiempo real,

otorgando la facilidad de reconfigurar sistemas por software y la disminución de

componentes en su diseño.

Se ha propuesto en este proyecto la posibilidad de realizar un control

digital para un estabilizador de tensión, orientado principalmente para cargas no

lineales tipo fuentes de tensión, disminuyendo la cantidad de componentes y

aumentando la posibilidad de nuevas configuraciones en el sistema.

Gracias a la estrategia de control se entrega a la carga una tensión con

forma de onda prácticamente cuadrada, donde la corriente de red trata de

adoptar esta forma de onda y deja de ser pulsada, logrando mejorar el factor de

potencia de 0.55 a 0.88.

Con respecto al controlador digital de señal elegido para este proyecto, se

puede deducir que permite ejecutar varias etapas, que anteriormente se han

diseñado con circuitos análogos utilizando una gran cantidad de componentes,

como la comparación de señales, la generación de triangulares para PWM o el

mismo control PID, permitiendo reducir el diseño total del circuito de control a un

solo componente, pero que además necesita ciertas etapas para trabajar entre el

mundo análogo y digital, como las etapas de adaptación y de filtrado. Además el

control digital permite su reconfiguración sin realizar cambios de componentes,

sino que efectuando cambios en el software del mismo DSC.

104

En lo que a programación se refiere, el diseño completo del programa está

basado en lenguaje C, configurando las etapas necesarias para su desarrollo

directamente en los registros del dsPIC.

En lo práctico, las pruebas realizadas estaban afectadas por factores que

no se tenían en cuenta en el momento de diseñar el control digital para el

estabilizador de tensión, tales como inductancias de dispersión del

autotransformador, resistencia serie en la inductancia Lc del filtro pasa bajos

incluyendo los parásitos presentes en la red, ruido de alta frecuencia por acción

de los MOSFETs de potencia, retardo entre las señales de control, entre otros.

La acción de estos factores afecta de manera negativa a los resultados

obtenidos, ya que se esperaba un funcionamiento más óptimo del sistema, pero

que demuestra que esta filosofía de control del estabilizador de tensión entrega

los resultados esperados.

Se observó que los principales causantes de las oscilaciones fueron

inductancias parásitas del sistema. Estas inductancias son debidas

principalmente al transformador de aislación y autotransformador, utilizados para

poder trabajar con una baja tensión y para que ésta, a su vez, sea variable.

Siendo lo anteriormente mencionado, la desventaja más importante del presente

proyecto, es decir, el hecho de tener que trabajar con tensiones menores a las

originalmente proyectadas, hace que existan mayores oscilaciones producto de

la interacción entre los parásitos del sistema y del circuito.

Finalmente se puede concluir que el estabilizador tiene un buen

desempeño utilizando el control digital propuesto, compensando adecuadamente

ante perturbaciones en la red y en cortes de suministro de energía, siendo el

controlador de bajo precio y con gran capacidad de procesamiento. Sin embargo,

la corriente presenta en su comportamiento grandes perturbaciones, ya que el

estabilizador está diseñado para controlar la tensión en la carga y no se controla

directamente la corriente que circula por la red. Sin embargo, si se lograra

realizar un control de la corriente que circule por la red, el sistema entregaría un

105

mejor desempeño, pero en ese caso el proyecto tendría una filosofía de control

distinta a la planteada.

106

REFERENCIAS BIBLIOGRÁFICAS

[1] Lagos H., E. Andrés., (Ruiz C., Domingo, P.G.), “Proyecto de un

estabilizador de tensión para alimentación de cargas no lineales tipo

fuente de tensión y su extensión como UPQC”, Informe Final del Proyecto

de Titulación. Escuela de Ingeniería Eléctrica, Pontificia Universidad

Católica de Valparaíso, Diciembre 2006.

[2] Arancibia O., E. Gabriel, (Ruiz C., Domingo, P.G.), “Estudio de un nuevo

sistema ininterrumpible de energía (UPS) basado en dos inversores

alimentados en tensión configurados espalda con espalda”, Informe Final

del Proyecto de Titulación. Escuela de Ingeniería Eléctrica, Pontificia

Universidad Católica de Valparaíso, 2006.

[3] Ruiz C. Domingo, “Curso obligatorio de Electrónica de Potencia”,

Publicación interna, Pontificia Universidad Católica de Valparaíso, 2006.

[4] Ribeiro, E. R. “Filtros Ativos Série Para A Compensação De Harmônicas

De Tensão”, Tese submetida à Universida de Federal de Santa Catarina

como parte dos requisitos para a obtenção do grau de Doutor em

Engenharia Elétrica, pp. 129-151, Febrero 2003.

[5] Angulo Usategui J. M., Angulo Martinez I, García Zapirain B. y Vicente

Saez J., “Microcontroladores Avanzados dsPIC. Controladores Digitales

De Señales. Arquitectura, Programación y Aplicaciones”, McGraw-Hill,

2006.

[6] Microchip Technology Inc., “dsPIC30F4011/4012 Data Sheet, High

Performance Digital Signal Controllers”, U.S.A., 2005.

107

[7] Ruiz C. Domingo, “Curso obligatorio de Armónicas en baja tensión”,

Publicación interna, Pontificia Universidad Católica de Valparaíso.

108

APÉNDICE A

PROGRAMA ASOCIADO A LA CONFIGURACIÓN DEL CONVERSORANÁLOGO-DIGITAL

109

APÉNDICE A

PROGRAMA ASOCIADO A LA CONFIGURACIÓN DEL CONVERSORANÁLOGO-DIGITAL

//------------------------------Interrupción ADC---------------------------//

void __attribute__((__interrupt__(__save__(ACCAH,ACCAL,ACCBH,ACCBL)),auto_psv,

shadow)) _ADCInterrupt(void)

{

IFS0bits.ADIF=0;

}

//--------------------------------Configuración ADC-----------------------//

void adc1_init()

{

ADPCFG = 0xFFFA; Pines RB0, RB3 = análogos.

ADCON1bits.SSRC=7; // Contador interno para Tm.

ADCON1bits.ASAM=1; // Inicia muestreo en fin de conversión.

ADCON1bits.SIMSAM = 0x01;//Muestreo simultaneo.

ADCON1bits.FORM = 0x00; //Formato de adquisición entero sin signo.

ADCHS = 0x0002;

ADCON2bits.SMPI=1; // Interrupción cada 16 muestras.

ADCON2bits.CHPS=0x11;//muestreo simultaneo canal 0 y 1.

ADCON2bits.VCFG=0x00; //voltajes de referencia alto=VCC bajo=VSS.

ADCHS = 0x0002;

ADCSSL = 0;

ADCON3bits.SAMC=5; // Tm=5*Tadquisición.

ADCON3bits.ADCS=0x111111; Tad=31*Tcy=1.05 [us] >83.33 ns.

//----------------------- Configurar interrupción y comienzo ADC----------------//

IFS0bits.ADIF=0; // Borra bandera solicitud interrupción.

IEC0bits.ADIE=1; // Habilita interrupción ADC.

ADCON1bits.ADON=1; // Arrancar conversor ADC.

}

A-2

110

APÉNDICE B

FRAGMENTO DE PROGRAMA REALIZADO PARA LA ADQUISICIÓN DEDATOS DESDE EL CONVERSOR ANÁLOGO DIGITAL

111

APÉNDICE B

FRAGMENTO DE PROGRAMA REALIZADO PARA LA ADQUISICIÓN DEDATOS DESDE EL CONVERSOR ANÁLOGO-DIGITAL

adc1_init(); // Inicia conversor análogo-digital.

while(1){

ADC16Ptr = &ADCBUF0; // Comienza puntero ADCBUF.

while (IFS0bits.ADIF); // Mientras es realizada la conversión.

for (count = 0; count < 2 ; count++) // Almacena los valores del puntero ADCBUF

// en las variables.

{

ADCValue[count] = *ADC16Ptr++ ; // Incrementa puntero hasta 1.

}

an1=ADCValue[1]; // Almacena valor del puntero.

an3=ADCValue[0]; // Almacena valor del puntero.

B-2

112

APÉNDICE C

FRAGMENTO DE PROGRAMA REALIZADO PARA LA RUTINA PID

113

APÉNDICE C

FRAGMENTO DE PROGRAMA REALIZADO PARA LA RUTINA PID.

int error[3]={0,0,0}; //Error actual, uno y dos tiempos de muestreo anteriores

int u[2]={0,0}; // Salida actual, y salida anterior.

// ------------------------Algoritmo PID----------------------------------------------//

u[0]=error[0]-1.596*error[1]+0.91*error[2]+u[1]; // Ecuación de diferencias para el control PID

//------------Rutina de actualización------------------//

error[1]=error[0];

error[2]=error[1];

u[1]=u[0];

C-2

114

APÉNDICE D

RUTINA DE CONFIGURACIÓN MÓDULO PWM Y ACTUALIZACIÓN DECICLO ÚTIL

115

APÉNDICE D

RUTINA DE CONFIGURACIÓN MÓDULO PWM Y ACTUALIZACIÓN DECICLO ÚTIL

//-------------------Configuración Módulo PWM-----------------//void pwm_init()

{

PTPER=512;

PTCONbits.PTEN = 0; // PWM off.

PTCONbits.PTOPS = 0; // post escalador = 1:1.

PTCONbits.PTCKPS = 0; // clock pre escalador = 1:1.

PTCONbits.PTMOD = 2; // Modo centro alineado.

PWMCON1bits.PMOD2 = 0; // Salidas complementarias.

PWMCON1bits.PEN2H = 1; // Pin PWM.

PWMCON1bits.PEN2L = 1; // Pin PWM.

PDC2 = 0;

PTCONbits.PTEN = 1; // PWM activado.

}

//-------------------Actualización Ciclo útil-----------------//

// fduty es una variable en formato float que resulta de la salida PWM+512.

void DutyPWM(float fduty)

{

int duty; //Variable en formato entero.

if(fduty>1023) // Si es mayor a 1023, el valor se restringe para obtener 1023.

duty=1023;

else if(fduty<0) // Si es menor a 0, el valor se restringe para obtener 0.

duty=0;

else duty=fduty;

PDC2=duty; //Actualiza el ciclo útil con el valor de la variable duty.

}

D-2

116

APÉNDICE E

PROGRAMA EN LENGUAJE C IMPLEMENTADO EN EL dsPIC30F4011 PARAEL DESARROLLO DEL PROYECTO

117

APÉNDICE E

PROGRAMA EN LENGUAJE C IMPLEMENTADO EN EL dsPIC30F4011 PARAEL DESARROLLO DEL PROYECTO

#include<p30f4011.h>

#include<adc10.h>

int per=512;

//-----------------------------Variables globales---------------------------//

int error[3]={0,0,0}; //Error actual, uno y dos tiempos de muestreo anteriores

int u[2]={0,0}; // Salida actual, y salida anterior.

//------------------------------Interrupción ADC---------------------------//

void __attribute__((__interrupt__(__save__(ACCAH,ACCAL,ACCBH,ACCBL)),auto_psv,

shadow)) _ADCInterrupt(void)

{

IFS0bits.ADIF=0;

}

//--------------------------------Configuración ADC-----------------------//

void adc1_init()

{

ADPCFG = 0xFFFA; Pines RB0, RB3 = análogos.

ADCON1bits.SSRC=7; // Contador interno para Tm.

ADCON1bits.ASAM=1; // Inicia muestreo en fin de conversión.

ADCON1bits.SIMSAM = 0x01;//Muestreo simultaneo.

ADCON1bits.FORM = 0x00; //Formato de adquisición entero sin signo.

ADCHS = 0x0002;

ADCON2bits.SMPI=1; // Interrupción cada 16 muestras.

ADCON2bits.CHPS=0x11;//muestreo simultaneo canal 0 y 1.

ADCON2bits.VCFG=0x00; //voltajes de referencia alto=VCC bajo=VSS.

ADCHS = 0x0002;

ADCSSL = 0;

ADCON3bits.SAMC=5; // Tm=5*Tadquisición.

ADCON3bits.ADCS=0x111111; Tad=31*Tcy=1.05 [us] >83.33 ns.

//----------------------- Configurar interrupción y comienzo ADC----------------//

E-2

118

IFS0bits.ADIF=0; // Borra bandera solicitud interrupción.

IEC0bits.ADIE=1; // Habilita interrupción ADC.

ADCON1bits.ADON=1; // Arrancar conversor ADC.

}

//-------------------Configuración Módulo PWM-----------------//void pwm_init()

{

PTPER=512;

PTCONbits.PTEN = 0; // PWM off.

PTCONbits.PTOPS = 0; // post escalador = 1:1.

PTCONbits.PTCKPS = 0; // clock pre escalador = 1:1.

PTCONbits.PTMOD = 2; // Modo centro alineado.

PWMCON1bits.PMOD2 = 0; // Salidas complementarias.

PWMCON1bits.PEN2H = 1; // Pin PWM.

PWMCON1bits.PEN2L = 1; // Pin PWM.

PDC2 = 0;

PTCONbits.PTEN = 1; // PWM activado.

}

//-------------------Actualización Ciclo útil-----------------//

// fduty es una variable en formato float que resulta de la salida PWM+512.

void DutyPWM(float fduty)

{

int duty; //Variable en formato entero.

if(fduty>1023) // Si es mayor a 1023, el valor se restringe para obtener 1023.

duty=1023;

else if(fduty<0) // Si es menor a 0, el valor se restringe para obtener 0.

duty=0;

else duty=fduty;

PDC2=duty; //Actualiza el ciclo útil con el valor de la variable duty.

}

/*****************************************************************************/

E-3

119

//---------------------------------------Menu principal--------------------//

void main()

{

int an1,an3;

int ADCValue[2];

int *ADC16Ptr,count;

adc1_init(); // Inicia conversor análogo-digital.

pwm_init();// Inicia Módulo PWM.

while(1){

ADC16Ptr = &ADCBUF0; // Comienza puntero ADCBUF.

while (IFS0bits.ADIF); // Mientras es realizada la conversión.

for (count = 0; count < 2 ; count++) // Almacena los valores del puntero ADCBUF

// en las variables.

{

ADCValue[count] = *ADC16Ptr++ ; // Incrementa puntero hasta 1.

}

an1=ADCValue[1]; // Almacena valor del puntero.

an3=ADCValue[0]; // Almacena valor del puntero.

error[0]=an3-an1; // Resta de las entradas para generar el error.

// ------------------------Algoritmo PID----------------------------------------------//

u[0]=error[0]-1.596*error[1]+0.91*error[2]+u[1]; // Ecuación de diferencias para el control PID

//------------Rutina de actualización------------------//

error[1]=error[0];

error[2]=error[1];

u[1]=u[0];

DutyPWM(u[0]+512);//off(); //Carga el nuevo ciclo útil.

}

}

/*****************************Fin de código************************************/

E-4