Página 1 de 8

INSTITUTO TECNOLOGIO DE ESTUDIOS

SUPERIORES DE MONTERREY Campus Ciudad de México

Práctica 7

MULTIPLEXORES, DECODIFICADORES

Laboratorio de Automatismos Lógicos

15 de Octubre del 2014

Alumnos:

Efraín Méndez Flores A01336094

Orlando Granados Hernández A01225054

Profesora:

Isela G. Carrera

Página 2 de 8

OBJETIVO

Diseñar circuitos combinacionales multiterminales empleando compuertas universales.

DESARROLLO 1. Estudiar los circuitos combinacionales multiterminales conocidos como

codificadores/decodificadores, multiplexores/demultiplexores y conversores de código.

Decodificadores: es un dispositivo que acepta una entrada digital codificada en binario y

activa una salida. Este dispositivo tiene varias salidas, y se activará aquella que

establezca el código aplicado a la entrada.

Codificadores: Son los dispositivos MSI que realizan la operación inversa a la realizada

por los decodificadores.

Multiplexores (MUX): es un circuito combinacional que selecciona una entrada y la

transfiere a la salida. La selección de la entrada, o dato, se realiza según un conjunto de

valores de las variables de control.

Demultiplexores: La función que debe realizar es la inversa de la que realiza el MUX

2. Diseñe un multiplexor de 4 a 1 empleando compuertas universales.

Para este paso se ocupó la tabla de verdad y algebra Booleana ya que solo había dos

entradas. La salida Y es una entrada, por lo que se incluye en un “AND” con su respectiva

combinación de S0 y S1.

Tabla 1. Tabla de verdad del Multiplexor.

S1 S0 Y

0 0 I0

0 1 I1

1 0 I2

1 1 I3

Figura 1. Circuito lógico del Multiplexor.

Página 3 de 8

3. Diseñe un decodificador de 2 a 4 con salidas activas en cero, y una entrada de control E de

manera tal que cuando valga cero habilite el trabajo del decodificador. Utilice compuertas

universales.

Basándose en la tabla de verdad, al saber que era activo, las salidas se comportarían como

activo en alto pero negada; entonces para la simplificación, se trabajó con los ceros como si

se trataran de 1 para al final negar la expresión obtenida y no complicarse con tablas de

Karnaugh.

Tabla 2. Tabla de verdad del decodificador.

Entradas Salidas

E A B S0 S1 S2 S3

1 X X 1 1 1 1

0 0 0 0 1 1 1

0 0 1 1 0 1 1

0 1 0 1 1 0 1

0 1 1 1 1 1 0

Figura 2. Circuito lógico del Decodificador.

4. Diseñe un codificador prioritario de 4 a 2 y una salida CA (codificador activo), que vale uno para indicar que ninguna de las entradas del codificador está activa. A continuación se muestra la tabla de la verdad del circuito.

Para este ejercicio se ocuparon las tablas de Karnaugh, para cada salida, pero al tener “dont care” en varias entradas, se optó por asignarle un 1 sin importar cual fuera siempre y cuando cumpliera con la parte especificada.

Página 4 de 8

Tabla 3. Tabla de verdad del codificador prioritario.

Entradas Salidas

E3 (+) E2 E1 E0 (-) CA S1 S0 1 x x x 0 1 1 0 1 x x 0 1 0 0 0 1 x 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0

𝑪𝑨 𝑬𝟑 𝑬𝟐 𝑬𝟏 𝑬𝟎

Mapa 1. Mapa de Karnaugh para S1 del codificador prioritario.

00 01 11 10

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 1 1 1 1

𝑺𝟏 𝑬𝟐 𝑬𝟑

Mapa 2. Mapa de Karnaugh para S0 del codificador prioritario.

00 01 11 10

00 0 0 1 1

01 0 0 0 0

11 1 1 1 1

10 1 1 1 1

𝑺𝟎 𝑬𝟐 𝑬𝟏 𝑬𝟑

Figura 3. Circuito lógico del codificador prioritario.

Página 5 de 8

5. Diseñar un conversor de código BCD a display de 7 segmentos (activos con cero), y la posibilidad de apagar todos los segmentos con la opción 1111. Emplee compuertas universales y construya la tabla de la verdad del conversor. Se realizó la tabla de verdad con las entradas que representarían un número en forma binaria y la salida del display de 7 segmentos con la representación decimal del número. Al ser 10 números y una condición, para cada led del display se ocuparon 11 casos de los 16 que forman las entradas, utilizando “dont care” en aquellas que no formaban un numero en el display.

Tabla 4. Tabla de Verdad del conversor BCD a 7 segmentos.

# W X Y Z A B C D E F G

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 1 0 1 1 1 1 1

7 0 1 1 1 1 1 1 0 0 0 0

8 1 0 0 0 1 1 1 1 1 1 1

9 1 0 0 1 1 1 1 0 0 1 1

Off 1 1 1 1 0 0 0 0 0 0 0

Mapa 3. Mapa de Karnaugh para A del conversor BCD.

00 01 11 10

00 A1 0 1 1

01 0 1 1 1

11 X X 0 X

10 1 1 X X

Mapa 4. Mapa de Karnaugh para B del conversor BCD.

00 01 11 10

00 B1 1 1 1

01 1 0 1 0

11 X X 0 X

10 1 1 X X

Página 6 de 8

Mapa 5. Mapa de Karnaugh para C del conversor BCD.

00 01 11 10

00 C1 1 1 0

01 1 1 1 1

11 X X 0 X

10 1 1 X X

Mapa 6. Mapa de Karnaugh para D del conversor BCD.

Mapa 7. Mapa de Karnaugh para E del conversor BCD.

00 01 11 10

00 E1 0 0 1

01 0 0 0 1

11 X X 0 X

10 1 0 X X

00 01 11 10

00 D1 0 1 1

01 0 1 0 1

11 X X 0 X

10 1 0 X X

Página 7 de 8

Mapa 8. Mapa de Karnaugh para F del conversor BCD.

Mapa 9. Mapa de Karnaugh para G del conversor BCD.

IMPLEMENTACIÓN

Equipo de Material:

CI de compuertas universales y básicas : 74LS04(not), 74LS08(and) y 74LS32 (or)

Display 7 segmentos catodo común.

Cables para protoboard

Protoboard

Pinza de corte y punta

Fuente de voltaje de 5v/1A de CD (1)

Leds y Resistencias(150Ω)

Para la implementación de los ejercicios se obtuvieron los siguientes circuitos.

00 01 11 10

00 F1 0 0 0

01 1 1 0 1

11 X X 0 X

10 1 1 X X

00 01 11 10

00 G0 0 1 1

01 1 1 0 1

11 X X 0 X

10 1 1 X X

Página 8 de 8

Ejercicio 2:

Imagen 1.

Ejercicio 4

Imagen 4.

Ejercicio 3

Imagen 2.

Ejercicio 5

Imagen 5.

CONCLUSIONES

Los codificadores, decodificadores y multiplexores, son circuitos que en su interior están

formados por compuertas universales y que solo se necesita una tabla de verdad para

poder hacerlas dependiendo de lo que se requiera. Un buen análisis puede simplificar la

elaboración de un elemento como este de lo contrario puede hacerse un circuito muy

grande.

BIBLIOGRAFIA

Rafael Lopez Humada. (2008). Circuitos combinacionales MSI. Recuperado el 13 de Octubre del 2014, de UHU Sitio web: http://www.uhu.es/rafael.lopezahumada/Cursos_anteriores/fund97_98/combinacionales.pdf