UNIVERSIDAD DE CUENCA

Escuela De Electrónica y TelecomunicacionesLaboratorio De Electrónica DigitalNombre: Jairo ArmijosFecha: 2012-05-10

Informe Práctica # 7

Tema: APLICACIÓN CIRCUITOS LÓGICOS MSI – MARCADOR ELECTRÓNICO

1. Objetivo General

Diseñar e implementar soluciones electrónicas digitales, de acuerdo a requerimientos o condiciones de funcionamiento

2. Objetivos Específicos

Emplear circuitos lógicos MSI, para el diseño de sistemas electrónicos digitalesEmplear correctamente las hojas características de los circuitos integrados empleados.Adquirir destreza en el diseño e implementación de sistemas digitales.

3. Materiales

2 dipscwicth 4 displays de anodo común 4 decodificadores 7447 2 multiplexores 74157 cuádruples de dos ingresos 1 comparador 7485 1 schmitt trigger NAND 74132 1 condensador de 470uF Resistencias: 8/1KΩ – 4/330Ω - 1/470Ω

4. Desarrollo de la Practica

Diseñar e implementar un marcador electrónico de acuerdo a los siguientes requerimientos:

– El marcador cuenta con una sección para ingresar dos números binarios, codificados en BCD, de un dígito cada uno.

– Se cuenta con una sección de visualización resultante cuyo funcionamiento es el siguiente: En el display de la izquierda siempre se visualiza el número mayor ingresado, lógicamente en el display de la derecha se visualiza el número menor.

– Si los números ingresados son iguales, en la sección de visualización se presentan los dígitos y los display deben encenderse y apagarse (intermitencia).

a) Diagrama de bloques para el sistema digital

b) Diseño del sistema digital (circuito)

74LS47N

ABCD

OA

ODOEOF

OCOB

OG~LT~RBI~BI/RBO

74LS47N

ABCD

OA

ODOEOF

OCOB

OG~LT

~RBI~BI/RBO

ABCD

OA

ODOEOF

OCOB

OG~LT

~RBI~BI/RBO

74LS47N

ABCD

OA

ODOEOF

OCOB

OG~LT~RBI~BI/RBO

U574157N

1Y4

2Y7

3Y9

4Y12

1A2

1B3

2A5

2B6

3A11

3B10

4A14

4B13

~A

/B1

~G

15

U674157N

1Y4

2Y7

3Y9

4Y12

1A2

1B3

2A5

2B6

3A11

3B10

4A14

4B13

~A

/B1

~G

15

7485N

A2

B2

A1

B1

OA

GTB

A0

B0

A3

B3

OA

EQB

OA

LTB

AEQ

BA

LTB

AG

TB

U8A

74132N

R1kΩ

R3

330Ω

J1

VCC5V

0

A B C D E F G

CA

567891011

12

VCC

A B C D E F G

CA

1314151617

1819

J2

R21kΩ

VCC5V

0

R9

330Ω

24 VCC

26202122231234

2728

2930

A B C D E F G

CA

3132

3334

3536

37

R10330Ω

38

25

39

4041

A B C D E F G

CA

42

4344

4546

4748

49

R11

330Ω

R12470Ω

C1470uF

51

50

53

52

0

0 0

c) Descripción de funcionamiento del circuito solución implementado

Primero se Decodifica los datos ingresados (numero A y B) para su visualización en dos displays de ánodo común, mediante el empleo de dos decodificadores BCD a siete segmentos (7447).

Posterior a esto procede a comparar el código binario de los dos números ingresados mediante el uso del comparador 7485, el cual posee tres salidas A>B,A<B, A=B, el cual devuelve un uno lógico a la salida que corresponda según sea el caso.

Una vez comparados, los números son enrutados de tal manera que en la salida; el display de la izquierda siempre se visualizara el número mayor ingresado, lógicamente en el display de la

Ingreso de Datos

Codificados (Numeros A

y B)

Vizualizacion de Datos

Ingresados (Decodificacio

n)

Comparacion de Datos (A y

B)

Enrutamiento de datos

Decodoficacion de Datos

Salida de Datos

(Vizualizacion)

derecha se visualizara el número menor. Esto lo realizan dos multiplexores 74157 (cuádruple de dos ingresos), en donde la entrada de selección para el primero será A>B, mientras que para el segundo A<B. Las entradas de los multiplexores (códigos binarios ingresados) están conectados de tal manera que cumpla los requerimientos antes mencionados. Las salidas de los dos multiplexores están conectadas nuevamente a un decodificador 7447, el cual permitirá que se visualicen los números en los displays de salida (mayor a la izquierda y menor a la derecha)

Cuando los números son iguales, la salida A=B del comparador proporcionara un uno lógico al Schmitt trigger 74132, de tal manera que este producirá una señal aestable a su salida; la cual estará conectada al ánodo común de los dos diplays de salida. Produciéndose así el encendido y apagado alternante del numero en los dos displays de salida. Mientras A sea distinto de B, el Schmitt trigger proporcionara a su salida un uno lógico, de tal manera que para los otros casos el encendido de los displays (ánodo común) no se vera afectado.

5. Conclusiones y Recomendaciones

…………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………