7/27/2019 Preparatorio 10

1/4

PREPARATORIO DE:

Sistemas Digitales

Realizado por:

Xavier A. Guanos. GRUPO:

Semestre: Agosto Diciembre 2013

Prctica#: Tema : APLICACIONES DE CONTADORES BINARIOS

Fecha de Entrega:___________ _____Sancin:

10

ao mes

daf.

Recibido por:

ESCUELA POLITCNICA NACIONALFACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

LABORATORIO DE SISTEMAS DIGITALES

7/27/2019 Preparatorio 10

2/4

OBJETIVOAplicar los conocimientos sobre contadores binarios, construyendo un reloj digital, incluido un sistema de igualacin.

TRABAJO PREPARATORIO1. En base al diagrama mostrado en la Fig. 1, disear un reloj digital de 24 horas, 60 minutos y 60 segundos

que indique desde la 0 hasta las 23 en el caso de las horas, desde 0 hasta 59 en el caso de los minutos y

desde 0 hasta 59 en el caso de los segundos. Para esto utilice los CIs. 7490, 7492 y 74192 y las compuertaslgicas que se requiera.

A la salida de los contadores mdulo: 24 y los dos de 60 incluir los displays para mostrar las horas, los

minutos y segundos. As mismo se debe incluir un sistema que permita la igualacin individual de horas y

minutos. Justifique su diseo.

7/27/2019 Preparatorio 10

3/4

7/27/2019 Preparatorio 10

4/4

2. Consulte a cerca de los circuitos eliminadores de rebotes bsicos. Analice la utilidad de los mismos en

este circuito e implemntelo en su diseo.

Funcionamiento

Cuando se implementa un conmutador con el propsito de alimentar un circuito, ya sea con un nivel bajo 0v o un nive

alto 5v es muy difcil lograr que esta seal de entrada sea perfecta, debido a que el conmutador produce rebotes. Para

eliminar estos rebotes se puede utilizar un sistema de eliminacin FF RS. Este sistema se basa en un flip-flop RS, cuando

se acciona el mecanismo y se activa la seal SET la salida pasa a "1". Aunque haya rebotes en la entrada SET, la salida se

mantiene a "1". AI poner el mecanismo en la posicin de reposo se genera la seal RESET, la salida pasa a "O" y as se

mantiene aunque haya nuevos rebotes en RESET. As siempre se obtiene a la salida del flip-flop pulso limpio, sin rebotes

Cuando se implementa un conmutador con el propsito de alimentar un circuito, ya sea con un nivel bajo "0 V." o un nivel

alto "5 V. Es muy difcil lograr que esta seal de entrada sea perfecta. Esto debido a que el conmutador es un elemento

mecnico, que a la hora de cerrar produce rebotes. Estos rebotes seran similares a los de una pelota que se deja caer y al

final se detiene. En un conmutador este fenmeno no es evidente pero si ocurre.

Diagrama del circuito eliminador de rebotes

Uso en el circuito diseadoDentro del circuito diseado se puede utilizar los circuitos eliminadores de rebotes para los pulsadores que se utiliza

para la igualacin de las horas y los minutos.

BIBLIOGRAFIA http://www.unicrom.com/dig_FF_RS_nand.asp http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050401.htm Apuntes de clases Ing. Velarde.

http://www.unicrom.com/dig_FF_RS_nand.asphttp://www.unicrom.com/dig_FF_RS_nand.asphttp://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050401.htmhttp://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050401.htmhttp://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/050401.htmhttp://www.unicrom.com/dig_FF_RS_nand.asp