Realizado por:

Alumno(s): César Meléndrez Grupo:

Periodo: Oct - Mar

Mar – Ago

Práctica Nº: 9 Tema: CONTADORES

Fecha de realización: 2012/ 11/ 08

ESCUELA POLITÉCNICA NACIONALLABORATORIO DE SISTEMAS DIGITALES

PREPARATORIO

(Espacio Reservado)

Fecha entrega: / / f.__________________________

Sanción:___________________________________________________

X

Recibido por:

GR-11

CONTADORES

OBJETIVO:

Familiarizar al estudiante con el diseño de circuitos contadores

TRABAJO PREPARATORIO:1. 1 Utilizando flip-flops J-K, diseñe un contador asincrónico descendente modulo 20

que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

J4

Q15

CLK

1

K16

Q14

S2 R 3

U1:

A

7476

1

J9

Q11

CLK

6

K12

Q10

S7 R 8

U1:

B

7476

J4

Q15

CLK

1

K16

Q14

S2 R 3

U2:

A

7476

J9

Q11

CLK

6

K12

Q10

S7 R 8

U2:

B

7476

J4

Q15

CLK

1

K16

Q14

S2 R 3

U3:

A

7476

1 23

U4:

A

74LS

08

4 56

U4:

B

74LS

08

1 23

U5:

A

74LS

86

1 23

U6:

A

74LS

00

1A2

1Y4

1B3

2A5

2Y7

2B6

3A11

3Y9

3B10

4A14

4Y12

4B13

A/B

1

E15

U7

74LS

157

1A2

1Y4

1B3

2A5

2Y7

2B6

3A11

3Y9

3B10

4A14

4Y12

4B13

A/B

1

E15

U8

74LS

157

? ? ? ? ?

1

9108

U4:

C

74LS

08

00000

1

23

U1:A

74LS32

1

23

U2:A

74LS08

4

56

U1:B

74LS32

4

56

U2:B

74LS08

A05

A13

A214

A312

B06

B12

B215

B311

C07 C4 9

S0 4

S1 1

S2 13

S3 10

U4

74LS283

9

108

U1:C

74LS32

12

1311

U1:D

74LS32

1

23

U3:A

74LS32

1

23

U5:A

74LS86

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

U6

74LS47

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

U7

74LS47

1A2 1Y 4

1B3

2A5 2Y 7

2B6

3A11 3Y 9

3B10

4A14 4Y 12

4B13

A/B1

E15

U8

74LS157

1

2. Utilizando flip-flops J-K diseñe un contador asincrónico ascendente modulo 24 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

J4 Q 15

CLK1

K16 Q 14

S2

R3

U1:A

74LS76

J9 Q 11

CLK6

K12 Q 10

S7

R8

U1:B

74LS76

J4 Q 15

CLK1

K16 Q 14

S2

R3

U2:A

74LS76

J9 Q 11

CLK6

K12 Q 10

S7

R8

U2:B

74LS76

1

1

23

U3:A

74LS001

23

U4:A

74LS08

1

J4 Q 15

CLK1

K16 Q 14

S2

R3

U9:A

74LS76

?

?

?

?

?

3. Diseñar un contador asincrónico ascendente modulo 68 utilizando el contador 7490 y 7492 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

4. Utilizando flip-flops JK diseñe un contador asincrónico descendente modulo 22 que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

J4 Q 15

CLK1

K16 Q 14

S2

R3

U1:A

7476

1

J9 Q 11

CLK6

K12 Q 10

S7

R8

U1:B

7476

J4 Q 15

CLK1

K16 Q 14

S2

R3

U2:A

7476

J9 Q 11

CLK6

K12 Q 10

S7

R8

U2:B

7476

J4 Q 15

CLK1

K16 Q 14

S2

R3

U3:A

7476

?

?

?

?

?

9

108

U4:C

74LS08

0

1

23

U4:A

74LS08

4

56

U4:B

74LS08

4

56

U5:B

74LS32

12

1311

U4:D

74LS08

1

23

U6:A

74LS08

4

56

U6:B

74LS08

9

108

U5:C

74LS32

9

108

U6:C

74LS08

12

1311

U6:D

74LS08

12

1311

U5:D

74LS32

1

23

U7:A

74LS32

4

56

U7:B

74LS32

1

1

5. Realice un circuito digital que permita dividir una señal cuadrada de 25 KHz para obtener una señal de 5 KHz.

6. Diseñar un contador sincrónico ascendente y descendente modulo 08, utilizando flip flop JK que pueda ser visualizado en displays de ánodo común, y el circuito de borrado manual que me permita empezar en 0 en cualquier momento.

A02

A123

A221

A319

B01

B122

B220

B318

CN7

S06

S15

S24

S33

M8

F0 9

F1 10

F2 11

F3 13

A=B 14

CN+4 16

G 17

P 15

U1

74LS181

J 4Q15

CLK 1

K 16Q14

S2

R3

U2:A

74LS76

J 9Q11

CLK 6

K 12Q10

S7

R8

U2:B

74LS76

J 4Q15

CLK 1

K 16Q14

S2

R3

U3:A

74LS76

J 9Q11

CLK 6

K 12Q10

S7

R8

U3:B

74LS76

CLOCK CLOCK CLOCK CLOCK

Q0Q1Q2Q3

D1

D0

D3

D2

D0D1D2D3

Q0Q1Q2Q3

12

1312

U8:A

74LS11

XQ3Q1

Q1'Q2'Q3'

X

345

6

U8:B

74LS11

91011

8

U8:C

74LS11

Q0'

Q1'Q2'Q3'

LOGIC0

0 X

S1

1

23

U12:A

74LS08

X

LOGIC0

B'

X

CLOCK0

1

X

B

B

Q0'

B

MX

S2S1

B B'S2

MLOGIC0

B

B'

12

U4:A

74LS04

34

U4:B

74LS04

56

U4:C

74LS04

1312

U4:D

74LS04

11 10

U4:E

74LS04

9 8

U4:F

74LS04

1

23

U5:A

74LS32

4

56

U5:B

74LS32

UP/DOWN

J 4Q15

CLK 1

K 16Q14

S2

R3

U6:A

74LS76

CLOCK

Q0

D0

Q0' 12

U7:A

74LS04

VCC

BIBLIOGRAFÍA http://www.esi.uclm.es/www/isanchez/teco/pr6.doc SISTEMAS DIGITALES, Novillo Carlos. Libro Manual TEXAS INSTRUMENTS, “Pocket Data Book”. Fast and LS TTL data, manual TTL de “MOTOROLA”