Proyecto 3 (TTL)

5/17/2018 Proyecto 3 (TTL) - slidepdf.com

http://slidepdf.com/reader/full/proyecto-3-ttl 1/4

TECNOLOGÍA TTL

El significado de esta sigla es: Transistor-Transistor Logic o "Lógica Transistor a Transistor". Es una de las tecnologías de construcción de circuitos

electrónicos digitales, en la que los elementos de entrada de la red lógica sontransistores, así como los elementos de salida del dispositivo.

Las características de la tecnología utilizada, en la familia TTL, condiciona losparámetros que se describen en sus hojas de características según elfabricante:

• Los niveles lógicos de entrada y de salida para los dispositivos TTL, sedefinen de la siguiente manera:

• La velocidad de transmisión entre los estados lógicos es su mejor baza,ciertamente esta característica le hacer aumentar su consumo siendo sumayor enemigo. Motivo por el cual han aparecido diferentes versionesde TTL como FAST, SL, S, etc y últimamente los TTL: HC, HCT yHCTLS. En algunos casos puede alcanzar poco más de los 250Mhz.

El transistor de unión bipolar (BJT) es el elemento activo de conmutaciónutilizado en todos los circuitos TTL. La operación básica de conmutación es lasiguiente: cuando la base está aproximadamente a 0.7V por encima del emisor,el transistor conduce y entra en saturación. Cuando la base está a menos de0.7V por encima del emisor, el transistor no conduce y actúa como uninterruptor abierto entre el colector y el emisor. Resumiendo, un nivel ALTO enla base pone en conducción y satura al transistor, por lo que actúa como uninterruptor cerrado. Un nivel bajo en la base bloquea al transistor, el cual secomporta como un interruptor abierto. A continuación se presentan algunoscircuitos en tecnología TTL para funciones lógicas.

Circuito en tecnología TTL para un Inversor

1 lógico(ALTO)

1 lógico(ALTO)

Nopermitido No

permitido

0 lógico (BAJO)

0 lógico (BAJO)

5V

2V

0.8V

0V

VIH

VIL

Entrada Salida

5V

2.4V

0.4V

0V

V IH(MAX)

VIH(MIN)

VOH(MIN)

V OH(MAX)

VIL(MAX)

VOL(MAX)



En la figura se muestra el circuito TTL estándar para un inversor. Q 1 es eltransistor de acoplamiento de entrada y D1 es el diodo de fijación del nivel deentrada (diodo clamp). El transistor Q2 es el divisor de fase y la combinación deQ3 y Q4 forma el circuito de salida, a menudo denominado disposición tótem-pole.

Cuando la entrada es un nivel alto, la unión base-emisor de Q1 se polariza eninversa y la unión base-colector se polariza en directa. Como resultado Q2

excita a Q3, y su tensión de colector, que es la de salida, es aproximada alpotencial de tierra. Por tanto, se obtiene una salida a nivel bajo para unaentrada a nivel alto.Cuando la entrada está a nivel bajo, la unión base-emisor de Q1 se polariza endirecta y la unión base-colector se polariza en inversa. Un nivel bajoproporciona un camino a tierra para la corriente. En la base de Q2 no haycorriente, por lo que no conduce. El colector de Q2 está a nivel alto, lo que pone

en conducción a Q4. El transistor Q4 saturado proporciona un camino de bajaresistencia desde Vcc hasta la salida, por tanto, un nivel bajo en la entrada dalugar a un nivel alto en la salida. Q3 se mantiene bloqueado.El diodo D1 del circuito TTL evita que los posibles picos negativos de tensión enla entrada puedan dañar a Q1. El diodo D2 asegura que Q4 quede bloqueadocuando Q2 conduce. En estas condiciones, la tensión de colector de Q2 es iguala la tensión base-emisor de Q3, más la tensión colector-emisor de Q2. Elfuncionamiento del circuito para los dos estados se representa a continuación:

R1

4kΩ

R2

1.6kΩ

Q1

D1

Q2

Q4

Q3

D2

Salida

R4

R3

130Ω

1kΩ

Entrada

ALTO (H)

D1

R1

+5V

BAJO (L)

D2

Q3

ON0.7VR

4

R2 R3

Q4

OFF

Q11.4V

0.7V

Q2

2.1V



Circuito en tecnología TTL de una Puerta NAND

En la figura se muestra una puerta NAND TTL estándar de 2 entradas.

Básicamente, es igual al circuito inversor, excepto en que Q1 tiene un emisor de entrada adicional. En la tecnología TTL se utilizan transistores con múltiplesemisores para los dispositivos de entrada. Estos transistores de múltiplesemisores pueden compararse con una disposición de diodos.

Un nivel bajo en la entrada A o en la entrada B polariza en directa al respectivodiodo y en inversa a D3 (unión base-colector de Q1). Esto hace que Q2 noconduzca y da lugar a un nivel alto de salida, de la misma forma que se hadescrito para el inversor TTL. Por supuesto un nivel bajo en ambas entradasproducirá este mismo resultado.

Un nivel alto en ambas entradas polariza en inversa a ambos diodos y endirecta al diodo D3 (unión base-colector de Q1). Esto hace que Q2 entre enconducción y da lugar a un nivel bajo de salida, del mismo modo que se hadescrito para el inversor TTL.La puerta NAND TTL, es un sumidero de corriente que absorbe corriente de lacarga cuando el estado de salida es un nivel bajo y suministra una corrientedespreciable a la carga cuando el estado de salida es alto. La mayor parte dela lógica TTL utilizada actualmente es de tipo TTL Schottky, que proporciona unmuy rápido tiempo de conmutación mediante la incorporación de diodosSchottky, que evitan que los transistores entren en saturación, disminuyendo eltiempo que tarda el transistor en entrar y salir de conducción.

ALTO (H)D

1

R1

+5V

BAJO (L) D2

Q3

ON

0V

R4

R2

R3

Q4

OFF

Q1Ic=0 OFF

Q2

0.7V

SALIDAD

2

R1

+Vcc

ENTRAD A

D3

Q3R4

R2

R3

Q4

Q1 Q2ENTRAD B

4KΩ 1.6KΩ 130Ω

1KΩ

D1

B

C

D3

D1

D2

E1

E2



Otros tipos de TTL Schottky son la lógica TTL Schottky de bajo consumo (LS),la lógica Schottky avanzada (AS), Schottky de bajo consumo avanzada (ALS) yla serie rápida que se designa mediante la letra F.

Ruido

El ruido es el elemento más común que puede hacer que nuestro circuito nofuncione habiendo sido diseñado perfectamente. El ruido puede ser inherenteal propio circuito (como consecuencia de proximidad entre pistas ocapacidades internas) o también como consecuencia de ruido exterior (elpropio de un ambiente industrial). Si trabajamos muy cerca de los límitesimpuestos por VIH y VIL puede que el ruido impida el correcto funcionamientodel circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:

VMH (margen de ruido a nivel alto) = VOH mín - VIH mínVML (margen de ruido a nivel bajo) = VIL máx - VOL máx

VOH y VOL son los niveles de tensión del uno y el cero respectivamente parala salida de la puerta lógica.

Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL máx = 0'8V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML= 0'8 - 0'4 = 0'4 V

Proyecto 3 (TTL)

Documents

Transcript of Proyecto 3 (TTL)