Proyecto Fin de Carrera Amplificadores_Operacionales

14:04:0014:04:00

PROJECTE FI DE CARRERA

TTUL:

Prototipo electrnico para la valoracin de amplificadores operacionales.

AUTOR: Francisco Ismael Vique lvarez TITULACI: Ingeniera Tcnica de Telecomunicaciones, Sistemas Electrnicos DIRECTOR: Jos Antonio Soria Prez DEPARTAMENT: Ingeniera Electrnica (EEL) DATA: 8 de Julio 2008

14:04:0014:04:00

TTUL: Prototipo electrnico para la valoracin de amplificadores operacionales

COGNOMS: Vique lvarez

NOM: Francisco Ismael

TITULACI: Ingeniera Tcnica de Telecomunicaciones ESPECIALITAT: Sistemas Electrnicos PLA: 95

DIRECTOR: Jos Antonio Soria Prez DEPARTAMENT: Ingeniera Electrnica (EEL)

QUALIFICACI DEL PFC

TRIBUNAL PRESIDENT SECRETARI VOCAL

DATA DE LECTURA:

Aquest Projecte t en compte aspectes mediambientals:

S

No

14:04:0014:04:00

PROJECTE FI DE CARRERA RESUM (mxim 50 lnies)

Este proyecto final de carrera consiste en la realizacin de un prototipo electrnico basado en un sistema microcontrolado, capaz de verificar el funcionamiento o no de amplificadores operacionales, como el UA741. Este proyecto, tambin, tiene como objetivo la determinacin de uno de los parmetro ms caractersticos, dentro de los Amp. Op.; el Ancho de banda unitario (UGBW). Para alcanzar dichos objetivos, el sistema diseado gestiona el funcionamiento de un generador de seal tipo DDS, el cual incrementa la frecuencia de la seal de test generada hasta encontrar el valor a -3 dB. La determinacin de este valor y la verificacin de su funcionamiento, se realiza a travs de la comparacin sucesiva, de la seal generada por el operacional a verificar, el cual estar ubicado bajo unas condiciones de test (D.U.T.). En la Memoria PFC, se desarrolla toda la problmatica referente a la verificacin de componentes, desde la exposicin de las averas en los componentes ms habituales, concretndose en los Amp. Op., hasta las tcnicas utilizadas para su deteccin. A continuacin se presentar el prototipo diseado con sus esquemas elctricos. Mediante los diagramas de flujo se mostrar el funcionamiento del software programado en el microcontrolador el cual realiza la tarea de verificacin y determinacin del UGBW. Al final se mostrar un manual de funcionamiento del sistema confeccionado acando con una tabla de resultados obtenida tras varios ensayos con diferentes Amp. Op.

Paraules clau (mxim 10): Verificacin componentes Generador DDS de Amplificador Operacional dsPIC Microcontrolador

ndice general1. Introduccin1.1. 1.2. 1.3. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Motivacin del proyecto

11 2 3

Objetivos del proyecto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2. La vericacin de componentes: Mtodos y Tcnicas2.1. 2.2. Introduccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Tipos de vericaciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.1. 2.2.2. 2.2.3. 2.3. Test lgico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Test paramtrico (DC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Test paramtrico (AC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

55 6 6 6 7 7 8 8 8 10 11 11 11 13 15 16 16 19 20 22 24 27 27 28

Componentes electrnicos 2.3.1.

Componentes pasivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.3.1.1. 2.3.1.2. Resistencias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Condensadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.2. 2.3.3.

Semiconductores

Amplicadores operacionales 2.3.3.1. 2.3.3.2. 2.3.3.3. 2.3.3.4. Introduccin

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Principios bsicos

Caractersticas de rendimiento

Averas en amplicadores operacionales. . . . . . . . . . . . . . .

2.4.

Tecnologas involucradas en la vericacin de componentes . . . . . . . . . . . . . 2.4.1. 2.4.2. 2.4.3. 2.4.4. 2.4.5. Conversin A/D Conversin D/A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Sintetizadores Directos de Seal (D.D.S.) Comunicacin SPI

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Comunicacin UART (RS-232-C) . . . . . . . . . . . . . . . . . . . . . . .

2.5.

Microcontroladores, procesadores de seal y DSC . . . . . . . . . . . . . . . . . . 2.5.1. 2.5.2. El procesamiento digital de seales . . . . . . . . . . . . . . . . . . . . . . DSP: Procesadores digitales de seal . . . . . . . . . . . . . . . . . . . . .

i

NDICE GENERAL

2.5.3. 2.5.4. 2.6.

Microcontroladores y DSP . . . . . . . . . . . . . . . . . . . . . . . . . . . Controladores digitales de seal (DSC) y dsPIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

29 29 31

Conclusiones

3. Vericador Automtico de Amplicadores Operacionales3.1. 3.2. 3.3. Introduccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Diagrama de bloques del sistema Esquemas electrnicos 3.3.1. . . . . . . . . . . . . . . . . . . . . . . . . . . .

3333 34 35 35 36 38 39 41 42 43 47 47 52 56 60 60 63 65 66 69 78

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Prototipo electrnico (D.U.T.) 3.3.1.1. 3.3.1.2. 3.3.1.3.

Generador de seal (D.D.S.) Etapa de amplicacin (A.O.)

Interfaz de conexin con Explorer 16 . . . . . . . . . . . . . . . .

3.3.2. 3.4.

Placa de evaluacin Explorer 16 de Microchip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DISEO DEL PROGRAMA 3.4.1. 3.4.2.

Arquitectura del dsPIC33FJ256GP710 . . . . . . . . . . . . . . . . . . . . Perifricos entrada/salida utilizados para el vericador . . . . . . . . . . . 3.4.2.1. 3.4.2.2. 3.4.2.3. Conversor Analgico Digital de 10 bits (CAD) . . . . . . . . . .

Mdulo de comunicacin (SPI) . . . . . . . . . . . . . . . . . .Comunicacin UART . . . . . . . . . . . . . . . . . . . . . . . .

3.4.3.

Sintetizador Digital Directo (D.D.S.) . . . . . . . . . . . . . . . . . . . . . 3.4.3.1. Arquitectura del AD9833 . . . . . . . . . . . . . . . . . . . . . .

3.4.4.

Diagramas de ujo del programa 3.4.4.1. 3.4.4.2. 3.4.4.3.

. . . . . . . . . . . . . . . . . . . . . . .

Conguracin motor DSP . . . . . . . . . . . . . . . . . . . . . . Librera main_menu.c (conguracin del sistema) . . . . . . . .

Librera ancho_banda.c . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5.

Conclusiones

4. Puesta en marcha y resultados4.1. 4.2. 4.3. 4.4. Fabricacin del prototipo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Caractersticas del prototipo diseado

7979 80 82 88

Manual de funcionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Resultados obtenidos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5. Conclusiones nales y futuras vas de desarrollo A. Codigo programaA.1. Main_menu.c . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A.2. Ancho_banda.c . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A.3. Ancho_banda.h . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A.4. Pantalla.c . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

89 9394 102 111 112 117

A.5. Delay.c y delay.h

ii

NDICE GENERAL

B. Esquemas PCB

119

iii

NDICE GENERAL

iv

ndice de guras1.1. Vericadores de circuitos integrados. (a) Componentes digitales. (b) Componentes analgicos. 1.2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2

Vericadores analgicos. (a) Semiconductores. (b) Componentes pasivos. . . . . .

2.1. 2.2. 2.3. 2.4. 2.5. 2.6. 2.7. 2.8. 2.9.

Smbolo elctrico de un A.O.

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

12 12 12 14 14 15 15 17 19

Caracterstica tpica de transferencia[5].

Bloques funcionales de un A.O. . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efecto de la velocidad de respuesta. . . . . . . . . . . . . . . . . . . . . . . . . . . Ganancia en funcin de la frecuencia. . . . . . . . . . . . . . . . . . . . . . . . . . Ejemplo de acondicionador para obtener la funcin de transferencia. . . . . . . .

Circuito para calcular el Slew Rate. . . . . . . . . . . . . . . . . . . . . . . . . . . Proceso de conversin A/D. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Proceso de conversin D/A. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.10. Estructura general: (a) D/A paralelo. (b) D/A de resistencias ponderadas. (c) D/A con red de resistencias en escalera[15]. . . . . . . . . . . . . . . . . . . . . . 20 21 21 22 22 23 23 24 25 26 27 27 28 30 30

2.11. Bloques funcionales de un DDS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.12. Rueda digital de fase. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.13. Flujo de seal en el DDS.

2.14. Conexin SPI bsica. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.15. Transmisin SPI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.16. Conexin del Maestro/Esclavo del SPI [11]. . . . . . . . . . . . . . . . . . . . . .

2.17. Temporizacin SPI en modo Maestro [22]. . . . . . . . . . . . . . . . . . . . . . . 2.18. Conector DB-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.19. Denicin de los voltajes que representan los niveles lgicos en el RS-232-C. . . . 2.20. Trama de datos RS-232. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.21. Dispositivos analgicos para el tratamiento de las seales. 2.22. Procesamiento digital de seal.

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.23. DSC: MCU + DSP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.24. Arquitectura bsica de la CPU de los dsPIC [3]. . . . . . . . . . . . . . . . . . . .

3.1.

Conexin PC - Explorer 16 - Prototipo . . . . . . . . . . . . . . . . . . . . . . . .

33

v

NDICE DE FIGURAS

3.2. 3.3. 3.4. 3.5. 3.6. 3.7. 3.8. 3.9.

Diagrama de bloques del sistema

. . . . . . . . . . . . . . . . . . . . . . . . . . .

34 36 36 37 38 38 39 40 41 44 44 45 46 47 48 49 53 54 57 57 58 59 60 61 63 65 67 67 68 69 71 72 73 74 75 76

Diagrama de bloques de la placa electrnica. . . . . . . . . . . . . . . . . . . . . . Terminales de conexin del AD9833BRMZ . . . . . . . . . . . . . . . . . . . . .

Esquema elctrico: Generador de seal . . . . . . . . . . . . . . . . . . . . . . . . Esquema Amplicador No-Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . Etapa de amplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . PICtail Plus Explorer 16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Esquema elctrico: Interfaz de conexin con Explorer 16 . . . . . . . . . . . . . .

3.10. Placa de evaluacin Explorer 16 de Microchip . . . . . . . . . . . . . . . . . . . . 3.11. Diagrama de Bloques general de la familia dsPIC33 . . . . . . . . . . . . . . . .

3.12. Esquema simplicado de memoria dsPIC33F . . . . . . . . . . . . . . . . . . . . . 3.13. Banco de registros de trabajo (W) 3.14. Estructura interna del motor DSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.15. Estructura general del espacio de memoria RAM para datos. . . . . . . . . . . . . 3.16. Diagrama por bloques del mdulo conversor analgico digital de 10 bits. 3.17. Registros de control: (a) ADCON1, (b) ADCON2 y (c) ADCON3 . . . . .

. . . . . . . .

3.18. Diagrama de bloques del mdulo SPI . . . . . . . . . . . . . . . . . . . . . . . . . 3.19. Registros: (a) SPISTAT y (b) SPICON . . . . . . . . . . . . . . . . . . . . . . . . 3.20. Diagrama de bloques del mdulo UART 3.21. Registro de control del mdulo UART . . . . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.22. Diagrama de bloques de la seccin de transmisin del UART. 3.23. Diagrama de bloques de la seccin de recepcin del UART. 3.24. Diagrama de bloques de AD9833

. . . . . . . . . . . . . . . . . . . . . . . . . . .

3.25. Registro de control del AD9833 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.26. Inicializacin DDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.27. Diagrama de ujo del men principal . . . . . . . . . . . . . . . . . . . . . . . . . 3.28. Diagrama de ujo de la conguracin del sistema . . . . . . . . . . . . . . . . . . 3.29. Diagrama de ujo CONF_SPI ( ) . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.30. Diagrama de ujo CONF_ADC ( ) . . . . . . . . . . . . . . . . . . . . . . . . .

3.31. Diagrama de ujo de ancho_banda.c . . . . . . . . . . . . . . . . . . . . . . . . . 3.32. Diagrama de ujo del funcin INICIAR_VERIFICADOR ( ) . . . . . . . . . . .

3.33. Diagrama de ujo de las fases de restablecimiento de variables . . . . . . . . . . . 3.34. Diagrama de ujo ENVIAR_FREQ ( ) . . . . . . . . . . . . . . . . . . . . . . . . 3.35. Diagrama de ujo ADQUIRIR_DATOS ( ). . . . . . . . . . . . . . . . . . . . . . 3.36. Diagrama de ujo PROCESADO_1 y PROCESADO_2 . . . . . . . . . . . . . . 3.37. Diagrama de ujo VERIFICACION ( ) . . . . . . . . . . . . . . . . . . . . . . . .

4.1.

Foto placa cara Top

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

80

vi

NDICE DE FIGURAS

4.2. 4.3. 4.4. 4.5. 4.6. 4.7. 4.8. 4.9.

Foto placa cara Bottom

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

80 81 81 82 82 83 83 83 84 84 85 85 86 87 87 87 88

placa con numeritos identicando los elementos importantes . . . . . . . . . . . . Disposicin de pines del D.U.T. . . . . . . . . . . . . . . . . . . . . . . . . . . . . Conexin del prototipo con el Explorer 16. . . . . . . . . . . . . . . . . . . . . . . Conexin de alimentacin externa. Descripcin de la conexin. . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Seleccin de puerto COM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Pantalla conguracin del puerto COM. . . . . . . . . . . . . . . . . . . . . . . .

4.10. Presentacin del programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.11. Habilitacin de mdulos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.12. Men Principal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.13. Comienzo del Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.14. Pantallas de resultado

4.15. Men conguracin del sistema 4.16. Conguracin SPI

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.17. Conguracin ADC (Frecuencia de muestreo)

4.18. Conguracin ADC (Seleccin de canal analgico)

B.1. Esquema elctrico del D.U.T.

. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

121 122 123 124 125 126

B.2. Esquema elctrico de la etapa de conexin. . . . . . . . . . . . . . . . . . . . . . . B.3. Esquema elctrico del generador de seal. . . . . . . . . . . . . . . . . . . . . . .

B.4. PCB: componentes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B.5. PCB: cara top. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

B.6. PCB: cara bottom. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

vii

NDICE DE FIGURAS

viii

ndice de tablas2.1. 2.2. 2.3. 2.4. Causas de averas en resistencias. . . . . . . . . . . . . . . . . . . . . . . . . . . . Causas de averas en condensadores. . . . . . . . . . . . . . . . . . . . . . . . . . 8 10 25 31

Asignacin de pines de conectores DB-9 y DB-25. . . . . . . . . . . . . . . . . . . Diferencias destacables entre las familias dsPIC30F y dsPIC33F. . . . . . . . . .

3.1. 3.2. 3.3. 3.4. 3.5.

Descripcin de los pines del AD9833BRMZ

. . . . . . . . . . . . . . . . . . . . .

37 50 50 50 54

Conguracin bits VCFG. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Conguracin bits SAMC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Conguracin bits ADCS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ejemplo de preescalado de frecuencia para una frecuencia de trabajo de 40 MHz.

4.1. 4.2.

Resultados con diferentes A.O.

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

88 88

Resultados de un mismo A.O. a diferentes frecuencias de muestreo. . . . . . . . .

B.1. Componentes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

127

ix

NDICE DE TABLAS

x

Captulo 1

Introduccin1.1. Estado del arteLa vericacin de componentes (Ing. testing ) es la aplicacin de todas las tcnicas de la ingeniera electrnica con el n de comprobar el funcionamiento de un elemento o sistema electrnico y asegurar una determinada calidad al componente fabricado. Esta especialidad, surgi en la industria de fabricacin de componentes, como un proceso nal dentro de la cadena de produccin. Con el tiempo y debido al gran avance de la ingeniera microelectrnica y al gran incremento en la integracin de componentes en un mismo chip , este proceso, se ha convertido en la etapa ms importante [2, 19]. El objetivo fundamental de la vericacin electrnica de componentes, es el de comprobar la

1

abilidad del elemento fabricado. La abilidad se dene como la habilidad que presenta uncomponente para realizar la funcin para la cual se ha diseado (sin fallar), bajo unas condiciones y un periodo de tiempo predenido. Se conoce como D.U.T. (Ing. Device Under Test) al lugar donde se coloca el componente a vericar en el cual se dan todas las condiciones necesarias para su comprobacin. Es por ello, que dentro del D.U.T., tambin, se encuentran todos los acondicionadores de seal necesarios [2, 1]. Otros objetivos, no menos importantes, son los encargados de determinar los parmetros (especicaciones) que determinen su funcionamiento. stos pueden ser los margenes estticos y dinmicos o el tiempo de vida del componente. Para ello es preciso poseer un amplio conocimiento a nivel elctrico del sistema a vericar. No obstante, se requiere tambin, un buen conocimiento de las tcnicas y mtodos disponibles para llevar a cabo la vericacin. Tcnicas como: los dispositivos programable (MCU, DSP, DSC, etc.), conversores entre el mundo analgico y el digital (A/D y D/A) y sistemas de comunicacin (UART, SPI, I2C, etc.). Hoy en da, la vericacin de componentes electrnicos est presente en dos campos bien diferenciados en el mercado y la industria.

Comercial.

Dentro de este campo, se encuentran equipos a la venta, diseados espec-

camente para la vericacin. Son los denominados A.T.E. (Automatic Test Equipment), equipos controlados por ordenador o microcontrolados, utilizados para la vericacin rpida del funcionamiento de un componente o un sistema completo. En la Figura 1.1 se muestran dos tipos de vericadores para circuitos integrados, tanto digitales como analgicos[21].

Hoy en da, se utiliza una tecnologa de ensamblado, en la cual se integran ms de 1 milln de transistores en un mismo chip [ULSI (Ultra Large Scale Integration), WSI, SOC, 3D-IC]1

1

1.2. Motivacin del proyectoDentro de los vericadores analgicos se pueden encontrar equipos dedicados a la vericacin de semiconductores (Figura 1.2a) y de elementos pasivos como resistencias, condensadores, etc. (Figura 1.2b) [20].

Industrial.

En este campo, esta tcnica, cobra mayor importancia si cabe ya que sim-

plemente el mal funcionamiento de un componente no vericado, puede ocasionar grandes perdidas econmicas y problemas legales. Esto es debido a que si un componente falla dentro de un sistema, ste puede originar la sustitucin del sistema completo y por lo tanto un gasto mayor que la sustitucin del componente en s. Tambin, la no vericacin de un componente fabricado puede desarrollar un fallo en un equipo electrnico pudiendo acarrear problemas graves, de los cuales la empresa productora debera responder. Por lo tanto, dentro de la industria, hay puestos de trabajo dedicados nica y exclusivamente a la inspeccin de los elementos fabricados, representando as, un coste adicional del precio nal del componente.

(a)

(b)

Figura 1.1: Vericadores de circuitos integrados. (a) Componentes digitales. (b) Componentes analgicos.

(a)

(b)

Figura 1.2: Vericadores analgicos. (a) Semiconductores. (b) Componentes pasivos.

1.2. Motivacin del proyectoHasta hoy en da, comercialmente, solo se encuentran disponibles instrumentos capaces de determinar si un componente vericado falla, incluso determinando con exactitud el motivo de este. 2

1. IntroduccinPero a lo que concierne a la especicacin de caractersticas de un componente, es ms difcil encontrar dispositivos que permitan la determinacin de uno o varios parmetros del elemento fabricado. Los dispositivos comercializados en la actualidad carecen de conexiones a otros dispositivos como por ejemplo un PC. En la industria, cada vez ms, se estn incorporando secciones especcas (I+D) para la determinacin de la calidad de un producto que se pone a la venta. Por lo tanto, es necesario que de aqu a un futuro, se impulse el desarrollo de equipos con dispositivos programables, capaces de no solo comprobar el funcionamiento, sino tambin capaces de comprobar que cumplen con las especicaciones para las que el componente ha sido diseado (Rangos de tensin y corriente, ancho de banda, etc). Este PFC surgi como una necesidad del departamento, ya que necesita disponer de una herramienta prctica para comprobar el correcto funcionamiento de ciertos componentes que se utilizan en las diferentes asignaturas y que, al ser devuelto por los estudiantes, se requiere saber en que estado se encuentra para volver a ser utilizados.

1.3. Objetivos del proyectoTeniendo en cuenta las necesidades comentadas en la seccin anterior, se ha optado por la realizacin de un proyecto, en el cual se pueda realizar un sistema electrnico, capaz de vericar el funcionamiento de un amplicador operacional, de propsito general convencional y la determinacin del ancho de banda. Por lo tanto, este proyecto tiene como objetivos:

1. Implementar un prototipo electrnico basado en un dispositivo programable, capaz de comprobar el funcionamiento de un amplicador operacional. A su vez, este prototipo, ha de ser capaz de determinar el parmetro conocido como Ancho de Banda a Ganancia Unitario (UGBW o ft). 2. Desarrollar un software o libreras, de carcter modular, que permita dicha vericacin y determinacin, con el objetivo de que pueda ser reutilizado, mejorado, reprogramado fcilmente o incluso, que el software sea fcilmente exportable a otras plataformas basadas en la misma tecnologa dsPIC.. 3. Validar el funcionamiento del dispositivo en base a los resultados obtenidos con diferentes operacionales de diferentes marcas.

Para conseguir estos objetivos marcados, el siguiente proyecto se ha dividido en varios captulos, de los cuale, al principio se encuentra una introduccin al mundo de la vericacin de componentes electrnicos (Captulo

2),

presentandose seguidamente, algunas tecnologas que combinadas ade-

cuadamente, pueden ser de gran utilidad en la vericacin de componentes y concluyendo con una breve introduccin a los diferentes tipos de dispositivos programables. En el Captulo

3

se presentar el prototipo desarrollado, mostrando primero los diagramas de

bloques y los esquemas electrnicos del prototipo (hardware ) realizado. En la segunda parte se detallar la aplicacin (software ) diseada, incluyendo una exhaustiva descripcin de la funcin principal que desempea la vericacin del amplicador operacional. Concluyendo, en el Captulo 4 se pondr en marcha el prototipo, describiendo la manera de utilizarlo y demostrando su funcionamiento a travs de una tabla de resultados con diferentes marcas de amplicadores operacionales (Seccin 4.4).

3

Captulo 2

La vericacin de componentes: Mtodos y Tcnicas2.1. IntroduccinEn el captulo anterior se ha realizado una breve introduccin al mundo de la vericacin de componentes, en donde se comentaba que estaban involucradas todas las tcnicas de la ingeniera electrnica. En este captulo se pretende realizar una descripcin de algunas de ests tcnicas. La vericacin de componentes surge como una medida que pretende asegurar que el elemento a vericar cumple con las funciones por las cuales ha sido diseado; siempre, en un entorno en el que se somete al componente a la peor situacin posible[2, 1]. En una ingeniera de test se ha de conocer perfectamente como el componente ha de comportarse en el equipo automtico de test (A.T.E.) y as poder someterlo a entornos elctricos en los que se encontrar en un futuro. La vericacin es un complejo y laborioso procedimiento, el cual se ha de realizar en un corto espacio de tiempo. El otro gran objetivo de la vericacin de componentes es conocer el coste efectivo que tiene un elemento diseado. El negocio de la vericacin est en asegurarse que el coste es el ms bajo posible, aunque esta ingeniera representa un 40 % del coste total del componente. Las grandes empresas equilibran el tiempo de produccin con el de vericacin para obtener el mximo coste efectivo. Dentro del test de componentes encontramos 4 propsitos principales por los cuales se realiza esta labor:

Caracterizacin.

El objetivo es vericar que el diseo es correcto y especicar las car-

actersticas del componente. Esto signica que se han de hacer medidas empricas de caractersticas en AC y en DC, para as catalogar al componente segn su tecnologa. Durante este proceso, el tiempo de vericacin no es importante ya que el objetivo es obtener los datos ms exactos posibles. Esta parte provoca que esta fase sea la ms extensa. Una vez el diseo se ha vericado, los datos de caracterizacin sern utilizados como especicaciones nales del componente.

Produccin.

El n de la vericacin dentro de la produccin, es asegurar que el producto

mantiene las especicaciones obtenidas en la fase de caracterizacin y dictaminar si su funcionalidad es correcta, minimizando al mximo el tiempo empleado para el test y as maximizando el coste efectivo. Un programa de test en produccin simplemente conrma o no que el componente funciona bien dentro de las especicaciones encontradas en la fase anterior. Muchos de los parmetros obtenidos en la caracterizacin no son vericados en este proceso, ya que estos muestran el entorno de trabajo y durante el test de produccin se respeta dicho entorno. 5

2.2. Tipos de vericacionesVida del componente.La idea es asegurar que el componente funcionar correctamente

durante un nmero de aos determinado. Se realizan correcciones en el tiempo de vida, segn si el componente trabaja dentro del marco de temperaturas o a temperaturas elevadas. El test consiste en introducir el componente en un horno durante un largo tiempo, a una temperatura especca y despus vericarlo.

Inspeccin de entrada.

Los productores de sistemas electrnicos tambin necesitan

saber que todos los elementos que componen su sistema funcionan correctamente y de acuerdo a sus especicaciones. Ellos elaboran sus propios programas de test para la vericacin de los componentes que suelen comprar. La razn principal del desarrollo de esta inspeccin de entrada es econmica, ya que es mucho ms caro vericar placas completas o sistemas.

2.2. Tipos de vericacionesHoy en da se pueden diferenciar 3 tipos bsicos de vericaciones: test funcional, parmetros de corriente continua y parmetros de corriente alterna. En las vericaciones funcionales se asegura que el componente opera como se supone que lo ha de hacer. Verica que es correcta la tabla de la verdad como en memorias o elementos lgicos. Las vericaciones de parmetros de corriente continua conrma que el componente trabajar correctamente en un entorno especco, midiendo el consumo de corriente y su ecacia a niveles de tensin adecuados. En lo que se reere a la vericacin de los parmetro de corriente alterna, stos estn concebidos ms para problemas con los tiempos, por ejemplo el tiempo de propagacin, retrasos o medidas de velocidad.

2.2.1. Test lgicoEl objetivo es crear un patrn de test en forma de tabla de la verdad, la cual pueda ser aplicada al componente y as comprobar su funcionamiento correcto. El propsito es que lo cumpla en todos los casos posible que contenga el elemento lgico. El mtodo terico empleado es la deteccin

de fallo mediante la comparacin con la tabla de verdad. La lgebra booleana y las rutinasCAD (Computer Aided Design) son usadas para generar una tabla de verdad que asegure una deteccin de porcentaje de fallo. Este porcentaje se le llama cobertura de fallo. P ara asegurarnos una cobertura del 99 % en un componente VLSI (Very Large Scale Integration) necesitaramos unas tablas de la verdad astronmicamente enormes y varios das para podrselas aplicar al componente ya que sta comprueba todas las posibles combinaciones de fallos que puede obtener.

2.2.2. Test paramtrico (DC)Este tipo de vericacin consiste en la determinacin de caractersticas elctricas basadas en la ley de Ohm. Por ejemplo, las fugas son halladas forzando una tensin en la entrada la cual causa corriente debida al potencial que atraviesa por la resistencia. Se determina la corriente de salida, que se traduce en un potencial de salida que comparado con el potencial de entrada se obtiene el consumo del sistema o componente en cuestin. Se debe tener claro el concepto de la diferencia entre test en la fase de produccin y test en la fase de caracterizacin ya que cambia la manera de conducir la vericacin. Durante la fase de caracterizacin, las medidas son hechas para aprender ms sobre el componente. Las medidas suelen ser vericaciones repetitivas, con el n de encontrar un lmite de trabajo. Obviamente, en esta fase, los tests son ms duraderos y no conlleva un coste efectivo. Durante la produccin, nada ms se realizan tests de algunos de los parmetro encontrados durante la fase de caracterizacin para la comprobacin del funcionamiento del componente. 6

2. La vericacin de componentes: Mtodos y Tcnicas

2.2.3. Test paramtrico (AC)La vericacin de parmetros en corriente alterna es un nombre genrico que se le da a los tipos de test que determinan tiempos. Las medidas ms comunes son los retrasos de propagacin , tiempos de espera-decisin y frecuencias. Si se tiene clara las diferencias entre la fase de caracterizacin y de produccin, se reduce el tiempo de vericacin. Las diferencias ms importantes son:

1

1. Una medida en AC consistir en muchos tests para determinar el parmetro apropiado. 2. Muchos parmetros en AC pueden ser comprobados durante las vericaciones en produccin, pero en la fase de caracterizacin se requiere una medida por cada parmetro. 3. Muchas de las medidas hechas en la fase de caracterizacin son solo medidas de diseo, por lo tanto, no son necesarias para la fase de produccin ya que no aseguran el funcionamiento correcto del componente.

El tiempo tambin se puede ahorrar sabiendo como son los resultados registrados y guardados. Durante la caracterizacin el valor medido debe ser guardado en una variable y entonces presentado mediante un perifrico. Esto conlleva un tiempo extra y es innecesario en la vericacin en produccin. Hay que tener en cuenta que la sola impresin de una linea puede tardar varios cientos de milisegundos. El registro de varios parmetros podran durar la mayora del tiempo de test. As que el registro de los datos se har nicamente cuando sea necesario. El aparato vericador recopilar toda la informacin y la exportar a la parte de validacin la cual le pintar un punto de tinta (la tinta se pondr en los chips malos). Se mapear en una oblea los chips malos y buenos, informacin utilizada en el proceso de corte de la oblea. Las variables estadsticas se van incrementando durante la fase de produccin para determinar el rendimiento y las debilidades del proceso. Los programas de produccin paran despus de encontrar el primer fallo. En resumen, se puede decir que el tiempo de test para encontrar componentes malos debe incluirse en el total del tiempo de test por componente bueno, eso nos indica que el rendimiento y el tiempo estn relacionados.

2.3. Componentes electrnicosHoy en da los componentes electrnicos disponibles son muy numerosos y encontramos de varios tipos. Debido a esta sentencia, es imposible tener un conocimiento perfecto de todos ellos. Es importante que los tipos ms comunes de componentes sean conocidos y as poder determinar las causas de averas ms comunes. Una buena compresin de los elementos de un circuito o sistema es una parta esencial en las tcnicas de diagnstico de defectos. Otro aspecto destacable es que muchas de las averas son producidas por un uso inadecuado del componente. Se llega a estimar que sobre el 40 % de los fallos de los aparatos son producto de un mal uso [1]. Para evitar este suceso, se ha de asegurar que el componente se utiliza correctamente: dentro de unos margenes de tensin, intensidad, potencia, frecuencia, etc... El factor causante de la avera es una informacin muy importante de cara a clasicar y diferenciar las averas ocasionadas por una mala utilizacin o por defecto de fabricacin[18, 2]. A continuacin, se expondrn clasicados, los tipos de componentes ms comunes que podemos encontrar en cualquier sistema electrnico, determinando los defectos y fallos ms probables de cada uno, centrndonos en los amplicadores operacionales por ser el objetivo de este proyecto.

se dice del tiempo que discurre entre que se le introduce un cambio de estado en la entrada de un componente o sistema y se maniesta dicho cambio a su salida.7

1

2.3. Componentes electrnicos

2.3.1. Componentes pasivos2.3.1.1. ResistenciasEl porcentaje y tipo de avera de una resistencia depender de varios factores. Estos son: el tipo de material con se han construido, el sistema de fabricacin empleado, de su valor hmico y de las condiciones operativas y ambientales[1]. Debido a que todas las resistencias disipan calor durante su ciclo de trabajo, se ha de bajar este grado de disipacin para que la estabilidad del circuito aumente y con ello, el porcentaje de avera disminuya. Se le denomina temperatura del punto caliente, al mximo de la temperatura generada en el centro del cuerpo de la resistencia; causada por la suma de la temperatura ambiente ms el calor generado por la disipacin de potencia. Por norma general, las resistencias tienen asociado un porcentaje muy bajo de avera. Sin embargo, se producen fallos debidos a que, con el tiempo, se ocasionan cambios qumicos o de otro tipo en la composicin del componente. Estos cambios son producidos por factores tales como: el calor, la tensin aplicada y la humedad. En la Tabla 2.1 se exponen posibles causas de averas en resistencias clasicadas por tipo de fabricacin. Tipo de resistencia Avera Posible causa Movimiento de las partculas por Valor alto Compuestas de carbn Puede ser debido a un calentamiento Circuito abierto excesivo, por montaje defectuoso o rotura de conductores por exiones repetidas. Desintegracin de la pelcula por Circuito abierto Resistencias de pelcula depositada (carbn, metal xido, pelcula de metal) Ruido alto Contactos defectuosos de los conectores terminales. Normalmente por los esfuerzos mecnicos causados por montaje defectuoso en circuito. Fractura del alambre. Cristalizacin Resistencias bobinadas Circuito abierto progresiva del alambre por sus impurezas. Corrosin del alambre por absorcin de humedad. Resistencias variables (Potencimetros) Ruido alto Debido a un contacto intermitente en sus terminales. temperatura o tensiones elevadas. inuencia del calor, tensin o humedad.

Tabla 2.1: Causas de averas en resistencias.

2.3.1.2. CondensadoresLos condensadores, al igual que las resistencias, presentan un bajo porcentaje de averas, sobretodo cuando estos trabajan por debajo de sus valores nominales. Si se trabaja dentro de los mrgenes de tensin establecidos y a baja temperatura ambiente, los condensadores pueden extender su vida til, llegando incluso a doblar su duracin si la reduccin en temperatura es del orden de 10 C [1]. 8

2. La vericacin de componentes: Mtodos y TcnicasLos condensadores son lminas de metal o electrodos separados por un dielctrico, debido a esto, las averas producidas pueden ser de varios tipos:

Catastrcas:

Cortocircuito:

perforacin del dielctrico (excepto en los tipos metalizados).

Circuito abierto:

fallo en la conexin del terminal.

Degradacin:

Cada gradual de la resistencia aislante o aumento de la corriente de fuga en los de tipo electrolticos.

Aumento de la resistencia equivalente serie, es decir, incremento en el factor de disipacin (tan

).

Las causas de averas ms comunes que se pueden encontrar son las siguiente:

1.

Defectos de fabricacin.

Daos metlicos causados por las proyecciones de acabado

en los condensadores metlicos, que llevan a sobre calentamientos y circuitos abiertos.

2.

Mal uso. Los condensadores sujetos a esfuerzos superiores a sus posibilidades, por ejemplo:sobrepasar el rizado de corriente nominal de los electrolticos.

3.

Condiciones ambientales.

Choques mecnicos y vibraciones. Temperaturas altas y ba-

jas. Choques trmicos. Humedades.

En la Tabla 2.2 se encuentran reejadas algunas posibles averas dependiendo del tipo de condensador: 9

2.3. Componentes electrnicosTipo de condensador Avera Causa posible Daos en el sellado. Choque mecnico Cortocircuito Hoja de papel Circuito abierto Daos durante el montaje o choque mecnico o trmico. Ruptura del dielctrico por choques o Cortocircuito Cermicos Circuito abierto Fluctuaciones en el valor de la capacidad vibraciones. Ruptura de la conexiones. Electrodo de plata no adherido por completo a la cermica. Daos durante el acabado por Pelcula de plstico Circuito abierto pulverizacin al fabricarlo o montaje defectuoso. Prdidas de dielctrico. Fuga o cortocircuito Aluminio electroltico Cada en el valor de la capacitancia Temperatura elevada. Prdida de electrlito por fugas en la envoltura debidas a la presin, o choque trmico o mecnico. Circuito abierto Corto circuito Mica Circuito abierto Plata no adherida a la mica. Rotura de conexiones internas. Fuga de plata debida a humedad alta. o trmico o variaciones en la presin.

Tabla 2.2: Causas de averas en condensadores.

2.3.2. SemiconductoresLos componentes semiconductores pueden ser de dos tipos:

1.

Bipolares. En este tipo de semiconductores, su funcionamiento depende ms que del ujo,del tipo de portador de cargas a travs de la polarizacin directa e inversa de las uniones

pn.Los componentes bipolares ms comunes que podemos encontrar son: Transistores, diodos, tiristores, ICs 2.

2 lgicos tales como TTL, ECL y ICs lineales.

Unipolares.

Estos utilizan solamente los portadores de cargas mayoritarios para formar

la corriente que uye y este paso de corriente, se controla mediante un campo electrosttico entre puerta y fuente o entre puerta y substrato.

Estos dos tipos de semiconductores tienen en comn su fragilidad al sometimiento de sobrecargas ya que los procesos de fabricacin de ambos son muy similares. Cabe destacar, que la mayora de los fallos son generados por una mala utilizacin, por mala manipulacin durante el montaje o por exceder de los valores mximos de tensin, corriente o potencia[1].

2

IC: circuitos integrados10

2. La vericacin de componentes: Mtodos y TcnicasLas interferencias elctricas son otras de las causas de averas prematuras de los semiconductores. Las descargas de tensin que se producen en los conductores de la red elctrica pueden causar fcilmente cortocircuitos en las uniones. Pero las averas ms frecuentes son las producidas por apertura o cortocircuito en alguna junta. Es decir, una unin bipolar puede quedar cortocircuitada o abierta entre base y emisor, o entre colector y base. Con los IC digitales, normalmente slo se puede identicar qu puerta ha fallado, con lo cual, se ha de hacer un informe ms detallado, para as, poder reducir futuras averas.

2.3.3. Amplicadores operacionales2.3.3.1. IntroduccinEl trmino de amplicador operacional (operational amplier o A.O.) fue asignado alrededor de 1940 para designar una clase de amplicadores que permiten realizar una serie de operaciones tales como suma, resta, multiplicacin, integracin, diferenciacin, etc. La aparicin y desarrollo de la tecnologa integrada, que permita fabricar sobre un nico substrato monoltico de silicio gran cantidad de dispositivos, dio lugar al surgimiento de amplicadores operacionales integrados que desembocaron en un revolucin dentro de las aplicaciones analgicas. El primer A.O. fue desarrollado por R.J. Widlar en Fairchild. En 1968 se introdujo el famoso A.O. 741 que desbanc a sus rivales de la poca con una tcnica de compensacin interna muy relevante y de inters incluso en nuestros das[16]. Los amplicadores basados en tecnologa CMOS han surgido como parte de circuitos VLSI

3

de mayor complejidad, aunque sus caractersticas elctricas no pueden competir con los de la tecnologa bipolar[1]. Su campo de aplicacin es ms restrictivo pero su estructura sencilla y su relativa baja rea de ocupacin les hacen idneos en aplicaciones donde no se necesitan altas prestaciones como son los circuitos de capacidades conmutadas . Combinando las ventajas de los dispositivos CMOS y bipolares surge la tecnologa BI-CMOS la cual permite el diseo de excelentes A.O..

4

2.3.3.2. Principios bsicosUn amplicador operacional es bsicamente un amplicador diferencial de corriente continua con ganancia muy elevada. En la Figura 2.1 se observa los dos terminales de entrada, de los que uno est sealado con + y se denomina entrada sin inversin y el otro sealado con -, entrada con inversin. La ganancia de tensin en lazo abierto Avol normalmente es de 100 dB (en proporcin de tensiones 100.000), lo que signica que una pequea diferencia en la entrada (Vd=V - V ), provoca un gran cambio en la salida. Por ejemplo, si la entrada inversora se mantiene a un nivel de tensin 0 y la no inversora tiene un nivel de tensin de +0,1 mV, la salida ser positiva y de un valor de +10 V. El amplicador responde a la diferencia entre las dos tensiones de entrada y si esta diferencia es cero, la salida estar muy prxima, tambin, a cero. Es por esta razn que el A.O. debe de tener una va de entrada positiva y otra negativa para poder tener una salida prcticamente nula del mismo alrededor de cero.

+

3 4

Very Large Scale Integration, termino utilizado en la integracin en escala muy grande de sistemas de circuitos. switched-capacitor11


Figura 2.1: Smbolo elctrico de un A.O.

Una caracterstica tpica de transferencia es la sealada en la Figura 2.2. Esta curva muestra, que si (V - V ) es positivo, la salida se hace positiva. La salida quedar saturada si esta tensin diferencial Vd excede de 0,1 mV. De forma inversa sucede si Vd es negativo. La caracterstica ha sido diseada pasando por el valor 0m punto por el cual V = V , es decir, Vd=0. En la prctica aparece siempre alguna descompensacin y se debe aadir un potencimetro para ajustarla o anularla.

+

+

Figura 2.2: Caracterstica tpica de transferencia[5].

Un amplicador operacional estndar, est formado por cuatro bloques bien diferenciados conectados en cascada: amplicador diferencial de entrada, etapa amplicadora, adaptador y desplazamiento de nivel y etapa de salida. Estos bloques estn polarizados con fuentes de corrientes, circuitos estabilizadores, adaptadores y desplazadores de nivel. La Figura 2.3 muestra a nivel de bloque la conguracin de un A.O..

Figura 2.3: Bloques funcionales de un A.O.

Las derivas (Ing:DRIFT) se denen como todo cambio en la seal de salida cuando la entrada esta cortocircuitada o mantenida a cero. Los cambios de temperatura (hasta -2mV/C) y los cambios de la fuente de alimentacin son dos de las mayores causas de la existencia de estas derivas. Para minimizar estos cambios y por consiguiente estas derivas, se utiliza una etapa de entrada diferencial en la cual los dos transistores estn acoplados conjuntamente. La gran ventaja 12

2. La vericacin de componentes: Mtodos y Tcnicasde la disposicin diferencial es que si se aplican seales de igual polaridad en las dos entradas, cada una de ellas cancela la seal de salida de la otra con lo que la seal de salida es muy pequea. Estas seales se denominan de modo comn que relacionada con la ganancia diferencial dan como resultado uno de los parmetros que dene la calidad del A.O. Este parmetro es el llamado CMRR . Un A.O. est diseado para ser un amplicador de alta ganancia y con un gran ancho de banda. Esta operacin tiende a ser inestable (oscila) debido a retro alimentacin positiva. Para asegura una operacin estable, los A.O. se construyen con circuitera de compensacin interna que tambin causa que la ganancia muy alta de lazo abierto disminuya con el incremento de frecuencia. A esta reduccin de ganancia se le conoce como atenuacin progresiva. En la mayora de los amplicadores, la atenuacin progresiva se presenta con un porcentaje de 20 dB por dcada (-20 dB/dcada) o 6 dB por octava (-6 dB/octava).

5

2.3.3.3. Caractersticas de rendimiento1.

Ganancia de tensin en lazo abierto Avol .bajas sin aplicacin de realimentacin.

Es la ganancia diferencial para frecuencias

2.

Resistencia de entrada Rin .

La resistencia vista directamente desde el interior de los

terminales de entrada en la condicin de lazo abierto. Para los ICs bipolares, los valores tpicos son de 1 M mientras que las etapas de entrada de un FET pueden ser mayores de 10exp

12 .Un A.O. ideal tiene voltaje oset de entrada

3.

Compensacin del offset de entrada.

cero y no tiene prdidas de corriente. Sin embargo, debido al desajuste de los transistores y a las resistencias de entrada del circuito monoltico, el A.O. tpico tiene un bajo, pero denido, voltaje de oset, alrededor de 1mV.

4.

CMRR (proporcin del rechazo del modo comn).

En la Ecuacin 2.1 se muestra

la relacin de rechazo en modo comn (CMRR), la cual se dene como la razn de la ganancia de seal diferencial a ganancia de seal en modo comn y se expresa en decibelios (dB).

CM RR(dB) =

Ganancia dif erencial Ad = 20 log10 | | Ganancia de modo comn Ac

(2.1)

Dependiendo del tipo de dispositivo, las relaciones de rechazo pueden estar en un rango entre 90 dB y 120 dB. Generalmente, los AOs bipolares tienen relaciones de rechazo ms altas que los amplicadores con entrada FET.

5.

Proporcin de rechazo de variaciones en la tensin de alimentacin.aptitud del amplicador para rechazar variaciones en la tensin de alimentacin.

Es la

6.

Velocidad de respuesta (slew rate).

La velocidad de respuesta se puede denir como

la tasa mxima de cambio de la tensin de salida en la unidad de tiempo, para una tensin escaln aplicada a la entrada como la mostrada en la Figura 2.4.

5

Common mode rejection ratio13


Figura 2.4: Efecto de la velocidad de respuesta.

La velocidad de respuesta normalmente se mide con el amplicador conectado en conguracin de ganancia unitaria. Tanto la velocidad de respuesta como el producto ancho de banda por la ganancia son medidas de la velocidad del AO. En la Figura 2.4 se puede ver el valor de la pendiente de la recta generada en la salida, cuando el amplicador se excita con un pulso. Por lo tanto, la medida de la velocidad de respuesta estar dada por la Ecuacin 2.2.

SR = |7.

Vo | Vt

(2.2)

Ancho de banda a plena potencia.

El ancho de banda de potencia de un AO es el

margen de frecuencia para el cual el AO puede producir una seal de salida senoidal sin distorsiones, con una amplitud pico igual al mximo garantizado de la tensin de salida. Se calcular a continuacin una expresin para calcular el ancho de banda de potencia en funcin del SR y de la amplitud del pico de la seal de salida. 8.

Ganancia por ancho de banda.

Debido a la circuitera de compensacin interna in-

cluida en un A.O., la ganancia de voltaje cae conforme se incrementa la frecuencia. Las especicaciones del A.O. proporcionan una descripcin de la ganancia en funcin del ancho de banda. La Figura 2.5 proporciona una grca de la ganancia en funcin de la frecuencia para un operacional tpico. Si se baja la frecuencia hasta 0, la ganancia se convierte en el valor listado por la especicacin AVD (ganancia diferencial de voltaje) del fabricante y por lo general tiene un valor muy grande. Conforme aumenta la frecuencia de la seal de entrada, la ganancia en lazo abierto cae hasta que nalmente llega al valor de 1 (unitaria).

Figura 2.5: Ganancia en funcin de la frecuencia.

14

2. La vericacin de componentes: Mtodos y TcnicasLa frecuencia en este valor de ganancia la especica en fabricante como el ancho de banda de ganancia unitaria, B1. Aunque este valor es una frecuencia en la que la ganancia llega a 1, y puede considerarse un ancho de banda, puesto que la banda de frecuencia desde 0 Hz hasta la frecuencia de ganancia unitaria es tambin un ancho de banda. Por tanto, se podra hacer referencia al punto donde la ganancia se reduce a 1, como la frecuencia de ganancia unitaria (f1) o el ancho de banda de ganancia unitaria (B1). 9.

Oscilacin de la tensin de salida.referida a cero que puede ser obtenida.

Corresponde al pico de la oscilacin de salida

2.3.3.4. Averas en amplicadores operacionales.Normalmente los fallos ms comunes a los que se exponen los amplicadores operacionales, son cortocircuitos o circuitos abiertos ocasionados en el interior del componente. la mayor parte de las precauciones establecidas para los componentes de un IC digital se han de aplicar a los circuitos lineales tales como los A.O.

Figura 2.6: Ejemplo de acondicionador para obtener la funcin de transferencia.

En la Figura 2.6 se presenta el esquema elctrico de un A.O. utilizado como amplicador error en un circuito de regulacin de tensin con el objetivo de obtener su caracterstica de transferencia. Se ha de utilizar una seal en forma de diente de sierra, de unos 20 Hz de frecuencia y un valor de pico a pico de 1 V. Si se visualiza la seal diente de sierra por el canal x de un osciloscopio y la seal resultante de la salida del A.O. por el canal y obtendremos la curva caracterstica del amplicador.

Figura 2.7: Circuito para calcular el Slew Rate.

El circuito mostrado en la Figura 2.7 presenta la conguracin ptima para realizar el clculo del parmetro slew rate. Para calcular este valor se necesita introducir en la entrada no inversora 15

2.4. Tecnologas involucradas en la vericacin de componentesdel A.O. una seal escaln, como la representada en la Figura 2.4. Visualizando en un canal del osciloscopio, sta seal cuadrada, y en el otro canal, la seal resultante a la salida del operacional, se puede observar como la seal de salida no consigue seguir completamente la seal cuadrada, si no que se produce una pequea rampa (slew rate).

2.4. Tecnologas involucradas en la vericacin de componentesSe acaba de exponer los componentes ms comunes en electrnica y algunos de sus parmetros, tiles para la vericacin de su funcionamiento. Concretamente en los amplicadores operacionales, se han visto parmetros como el ancho de banda, la tensin de salida y el slew rate, que son caractersticas representativas de su funcionamiento. Para poder evaluar la calidad de este dispositivo (A.O.) de manera automtica, se requiere el uso de tecnologas alternativas. Seguidamente se denirn algunas de ellas.

2.4.1. Conversin A/DUn convertidor analgico-digital (CAD) es un dispositivo que ofrece una salida digital a partir de una seal analgica de entrada con el propsito de facilitar su procesamiento (codicacin, compresin, etc.) y hacer que la seal digital resultante sea ms inmune al ruido y otras interferencias a las que son ms sensibles las seales analgicas. Una seal analgica es aquella que puede tomar una innidad de valores (frecuencia y amplitud) dentro de un lmite superior e inferior. En cambio, una seal digital es aqulla cuyas dimensiones (tiempo y amplitud) no son continuas sino discretas, lo que signica que la seal necesariamente ha de tomar unos determinados valores jos predeterminados en momentos tambin discretos. Estos valores jos se codica al sistema binario, lo que signica que la seal va a quedar convertida en una combinacin de ceros y unos.

Ventajas de la seal digital:1. Ante la atenuacin, la seal digital puede ser amplicada y al mismo tiempo reconstruida gracias a los sistema de regeneracin de seales. 2. Cuenta con sistemas de deteccin y correccin de errores que se utilizan cuando la seal llega al receptor. 3. Facilidad para el procesamiento de la seal. Cualquier operacin es fcilmente realizable a travs de cualquier software de edicin o procesamiento de seal. 4. La seal digital permite la multigeneracin innita sin prdidas de calidad.

Inconvenientes de la seal digital1. La seal digital requiere mayor ancho de banda para ser transmitida que la analgica. 2. Se necesita una conversin analgica-digital previa y una decodicacin posterior, en el momento de la recepcin. 3. La transmisin de seales digital requiere una sincronizacin precisa entre los tiempos del reloj de transmisor, con respecto a los del receptor. Un desfase cambia la seal recibida con respecto a la que fue transmitida. 16


Figura 2.8: Proceso de conversin A/D.

En la Figura 2.8 se muestra el diagrama de bloques de la conversin en donde se aprecia el proceso necesario para la conversin digital de una seal analgica[15, 10]. Este proceso consta de cuatro fases:

1.

Muestreo:

El muestreo (en ingls, sampling) consiste en tomar muestras peridicas de la

amplitud de onda. La velocidad con que se toman estas muestras, es lo que se conoce como frecuencia de muestreo. 2.

Retencin

(En ingls, Hold): Las muestras tomadas han de ser retenidas (retencin)

por un circuito de retencin (Hold), el tiempo suciente para permitir evaluar su nivel (cuanticacin). Desde el punto de vista matemtico este proceso no se contempla ya que se trata de un recurso tcnico debido a limitaciones prcticas y carece, por tanto, de modelo matemtico. 3.

Cuantificacin:

En el proceso de cuanticacin se mide el nivel de voltaje de cada una

de las muestras. Consiste en asignar un margen de valor de una seal analizada a un nico nivel de salida. Incluso en su versin ideal, aade, como resultado, una seal indeseada a la seal de entrada: el ruido de cuanticacin. 4.

Codificacin:

La codicacin consiste en traducir los valores obtenidos durante la cuan-

ticacin al cdigo binario.

Durante las fases de muestreo y la retencin, la seal (x(n) ) aun es analgica puesto que an puede tomar cualquier valor. No obstante, a partir de la cuanticacin, cuando la seal ya toma valores nitos, la seal ya es digital (xq (n)). Las especicaciones de los CAD se pueden dividir entre las relativas a su entrada, las relativas a su salida, y las que describen la relacin entrada-salida, aparte de las especicaciones generales como subsistema (consumo, alimentacin, etc.)

Caractersticas de entrada.

De la entrada, interesa el nmero de canales (normal-

mente uno), el tipo de seal (tensin o corriente), su margen de valores: mximo y mnimo y su polaridad (unipolar o bipolar con signo). Adems de la entrada de seal, hay que considerar la posible entrada de la tensin de referencia que se emplea para la cuanticacin denominada fondo de escala (FS) (Ecuacin 2.3). Segn el modelo, esta tensin de referencia puede ser interna o externa.

+ F.S. = Vref Vref

(2.3)

Caractersticas de salida. De la salida, interesa en primer lugar, el nmero de bits quedetermina la resolucin del CAD. ste valor (LSB ) se dene como la magnitud del menor cambio que se debe producir en la entrada analgica para tener un cambio perceptible en su salida, es decir, el cambio de valor de un bit. 17

2.4. Tecnologas involucradas en la vericacin de componentesFS 2n

LSB =

(2.4)

Como se observa en la Ecuacin 2.4 la resolucin de un CAD est relaciona segn su fondo de escala (FS) y el nmero de bits de resolucin (n). Si por ejemplo, se dispusiera de un CAD de 10 bits de resolucin con un fondo de escala de 10 voltios, la resolucin en voltios sera:

LSB =

10 10 V. = = 9, 761 mV /bit. 10 2 1024

Otros datos de inters son el cdigo de salida (binario natura, binario con complemento a dos, binario decalado, BCD, etc.), el formato (serie o paralelo), la velocidad de salida (Ing. bit rate), los niveles de tensin elctrica de salida, etc. Caractersticas de la relacin entrada-salida. De la relacin entrada-salida interesan, sobre todo, los parmetros relativos a la exactitud y a la velocidad de conversin:

La exactitud viene especicada mediante el error total, que es el valor mximo de la suma de todos los errores, incluido el de cuanticacin. Estos errores pueden ser:

Error de cero:

es el valor analgico de la diferencia entre la curva de transfer-

encia real y la ideal.

Error de ganancia:encia real y la ideal.

es la diferencia entre la pendiente de la curva de transfer-

Error de no linealidad: Linealidad diferencial:

es la mxima diferencia entre la curva de transfer-

encia real y la ideal cuando los errores de cero y ganancia son nulos. es la diferencia entre cualquier intervalo de cuanti-

cacin real y su valor analgico ideal. La velocidad de conversin de un CAD (Ing. conversin rate), es el nmero de conversiones, repetidas, que puede hacer por unidad de tiempo, con una resolucin y linealidad determinadas, y para una entrada igual al valor de fondo de escala. El tiempo de conversin (conversin time), es el tiempo que tarda el CAD en hacer una conversin, en las mismas condiciones que antes. Cuanto mayor es la velocidad de conversin, menor es la resolucin obtenida.

La variedad de circuitos empleados para la conversin A/D es muy extensa. A continuacin se presenta los tipos ms frecuentes:

Convertidor A/D paralelo. Son los denominados convertidores ash. Este mtodo de conversin es el ms rpido disponible comercialmente. Su principal inconveniente es que necesita 2

n1 comparadores. Tambin hay que considerar la gran capacidad que presentan a la

seal de entrada todos los comparadores en paralelo; ello obliga a atacar al convertidor con un amplicador de gran ancho de banda. Convertidores de aproximaciones sucesivas. Este algoritmo ofrece un buen compromiso entre velocidad y complejidad, y es el ms frecuente cuando no se trata de obtener una exactitud muy elevada. El mtodo consiste en ir comparando la tensin de entrada con una tensin analgica generada internamente con un Conversor digital-analgico (CDA). Otros convertidores conocidos son: los sigma-delta, los tipo servo y los convertidores de rampa: simple, doble y triple.

18


2.4.2. Conversin D/AEl convertidor digital-analgico o DAC (Digital to Analog Converter) es un circuito integrado electrnico, capaz de convertir una entrada digital (generalmente binaria) a una seal analgica (generalmente voltaje o carga elctrica). Este tipo de conversores se utiliza en reproductores de sonido y vdeo de todo tipo, dado que actualmente las seales forma digital (por ejemplo, MP3, CDs, DVD, etc.) [15, 17]. En la Figura 2.9 muestra los bloques que intervienen en el proceso de conversin de digital a analgico.

Figura 2.9: Proceso de conversin D/A.

Un CDA lineal (uniforme), con cdigo de entrada binario puro, obtiene a partir de una palabra digital de n bits, Dn1 Dn2 ... D1 D0 , 2

n niveles discretos de tensin o corriente, segn la relacin

de la Ecuacin 2.5 donde VF E es el valor de fondo de escala.

Vo = VF E (Dn1 21 + Dn2 22 + ... + D1 2n1 + D0 2n )En donde el valor mximo de la salida no es VF E sino:

(2.5)

V omx = VF E

2n 1 2n

(2.6)

Cuando la tensin de referencia a partir de la cual se determina el intervalo de cuanticacin no es interna sino externa, se dice del CDA que es de tipo multiplicador porque multiplica la entrada de referencia (analgica) por la entrada digital. Los CDA ms comunes son de tipo paralelo y su estructura general se indica en la Figura 2.10a. Hay una interfaz digital que adapta el nivel lgico de entrada al requerido por los interruptores, y, en el caso de los modelos denominados compatibles con microprocesadores, retiene el nmero a convertir durante el tiempo que dura su conversin. El amplicador operacional de salida convierte la corriente en tensin, y en el caso de CDA rpidos suele ser externo. La presencia de un AO interno aumenta inevitablemente el tiempo de establecimiento de la salida. La resistencia Ro, sin embargo, es preferible que sea interna al dispositivo, pues de esta forma est apareada trmicamente con las resistencias del convertidor, que determinan su resistencia de salida. Los tiempos de conversin obtenidos van desde ms de 100

s en modelos lentos hasta menos de 100 ns en modelos ultra rpidos. La resolucin estndar

es de 12 bits, pero abundan los modelos de 16 y 18 bits, y los hay ya disponibles de 20 bits para aplicaciones de audio. Todos los CDA donde la corriente contribuida por la conmutacin de cada uno de los bits es independiente, presentan en mayor o menor grado transitorios (glitches) en su salida debidos a la falta de simultaneidad en las conmutaciones, pues los tiempos de paso a corte y de paso a conduccin son distintos. 19

2.4. Tecnologas involucradas en la vericacin de componentes

Figura 2.10: Estructura general: (a) D/A paralelo. (b) D/A de resistencias ponderadas. (c) D/A con red de resistencias en escalera[15].

Otros tipos de convertidores que se encuentran en el mercado son los D/A de resistencias ponderadas Figura 2.10b y los D/A de red de resistencias en escalera Figura 2.10c [15, 10, 17].

2.4.3. Sintetizadores Directos de Seal (D.D.S.)El mtodo conocido como sntesis digital directa

6 produce una forma de onda analgica, nor-

malmente una onda senoidal, mediante la generacin de variaciones en el tiempo digitales y efectuando una conversin de digital a analgico[12]. Esto es debido a que las operaciones que realiza un DDS son principalmente digitales, ya que de este modo, ofrece una rpida conmutacin entre frecuencias de salida, una resolucin muy buena y operaciones sobre un espectro amplio de frecuencias. Gracias a los avances en la tecnologa del proceso y diseo, hoy en da, los componentes DDS son mucho ms compactos y consumen menos.

La habilidad de producir y controlar elmente las formas de onda de varias frecuencias, se ha convertido en una clave comnmente requerida en la industria. Este componente se cre con la nalidad de obtener generadores de seal giles para las comunicaciones. La posibilidad de generar estmulos de frecuencia con un bajo coste y compacto, hace que el DDS sea muy utilizado tanto en la industria como en la biomedicina como en aplicaciones de vericacin de equipos.

Los DDS se programan a travs de la interfaz de comunicacin de alta velocidad (SPI). Solo necesita un seal externa de reloj para generar un seal seno. Hasta la fecha existen en el mercado diferentes DDS capaces de generar frecuencias desde 1 Hz hasta 400 MHz (con reloj de 1 GHz).

Estos componentes no se limitan solo a producir seales senoidales sino que tambin son capaces de producir seales cuadradas y triangulares.

6

Ing. DDS (Digital Direct Synthesis)20


Figura 2.11: Bloques funcionales de un DDS.

La composicin de bloques interna de los componentes DDS se presenta en la Figura 2.11. Estos bloques principales corresponden al acumulador de fase, el conversor de fase a amplitud y el

DAC. Para generar una seal a una frecuencia determinada, esta frecuencia depende de dosvariables: el reloj de referencia y el nmero binario programado en los registros de frecuencia (tuning word ).

Figura 2.12: Rueda digital de fase.

DAC:

El convertidor analgico digital transforma el nmero binario del registro de frecuencia,

a su correspondiente valor de tensin o corriente analgica.

Acumulador de fase:

realmente es un contador de modulo-M que incrementa su nmero guarda-

do cada vez que recibe un pulso del reloj. La magnitud de incremento est determinada por el la palabra introducida en cdigo binario (M). La relacin existente entre la frecuencia de salida y esta palabra se encuentra en la Ecuacin 2.12), en bits.

??, donde fout

es la frecuencias de la

seal generada, fc es la frecuencia del reloj y n la longitud del acumulador de fase (Figura

Conversor fase amplitud:

Mediante una tabla de operaciones de bsqueda, este bloque, con-

vierte el contenido del acumulador de fase en una senoide digital con la informacin necesaria para el convertidor D/A de 10 bits como se observa en la Figura 2.13.

La arquitectura DDS explota la naturaleza simtrica de una onda senoidal y utiliza el mapeo lgico para sintetizar un onda completa proveniente del acumulador de fase. 21


Figura 2.13: Flujo de seal en el DDS.

2.4.4. Comunicacin SPIEl SPI (Ing. Serial Peripherial Interface ), es una interfaz de comunicaciones, desarrollada por Motorola, para comunicar sus microcontroladores con otros chips perifricos, de una forma simple y de bajo coste. Al SPI tambin se le conoce como la interfaz de cuatro-hilos y puede ser utilizada para conectar diversos tipos de memorias, convertidores A/D y D/A, relojes de sistema a tiempo real y calendarios, pantallas LCD, sensores e incluso otros procesadores. El rango de componentes conectados que soporto el SPI es muy grande y creciente a lo largo del tiempo. SPI es un protocolo sncrono en el que todas las transmisiones estn referidas a un reloj comn, generado por el maestro (Ing. master), normalmente un procesador. El perifrico receptor, esclavo (Ing. slave) usa este reloj para sincronizar la adquisicin de la cadena de bit en serie. Muchos chips pueden estar conectados al mismo SPI de un mismo maestro. Para que el maestro seleccione a uno de sus dispositivos esclavos, ha de comunicrselo mediante una linea extra conocida como

seleccin de chip (Ing. Chip Select (CS)). Los dems perifricos que estn conectados a estemaestro no participarn en la transferencia de datos. El SPI usa cuatro seales principales: Master Out Slave In (MOSI), Master In Slave Out (MISO), Reloj serie y el selector de chip (CS). Como se puede apreciar en la Figura 2.14, la seal MOSI es generada por el maestro y recibida por el esclavo. En cambio, la seal MISO est producida por el esclavo pero su generacin viene controlada por el maestro. La seleccin del chip hacia el perifrico viene normalmente generada por una linea comn de entrada y salida del microcontrolador maestro. Para seleccionar al esclavo deseado, el maestro mantiene esta linea a nivel bajo durante la transmisin.

Figura 2.14: Conexin SPI bsica.

Para poder realizar la comunicacin por SPI, maestro y esclavo contienen registros de desplazamiento. Mientras el registro transmite el byte al esclavo por la linea de seal MOSI, el esclavo transere el contenido de su registro de desplazamiento de vuelta al maestro mediante la linea MISO (Figura 2.15). De este modo, se intercambia el contenido de los dos registros de desplazamiento. Tanto la operacin de escritura como de lectura de un dispositivo esclavo se realizan al mismo tiempo. De este modo SPI se convierte en un protocolo muy eciente. 22


Figura 2.15: Transmisin SPI.

Si solo se requiere la operacin de escritura, el maestro simplemente ignora el byte recibido. Del mismo modo, si el maestro simplemente necesita la opcin de lectura de los datos del perifrico esclavo, ste necesita enviar un byte cualquiera para iniciar la transmisin del esclavo hacia el maestro. Algunos perifricos pueden manejar transferencias de mltiples bytes, con una cadena continua de datos transferidos desde el maestro. Muchos chips que utilizan la interfaz SPI trabajan de este modo. Para este tipo de transferencia, la linea chip select debe estar a nivel bajo durante toda la transmisin. La transmisin y la recepcin de los datos pueden ser de 8 o de 16 bits. El modo de funcionamiento es el mismo excepto el nmero de bits que son enviados y recibidos. Como se comentaba al principio de esta seccin, la comunicacin SPI posee dos modos principales de operacin:

Modo Maestro: Los pulsos de reloj son generados nicamente en el momento en que el dato va a ser transmitido (Figura 2.16). Modo Esclavo: La operacin en Modo Esclavo es muy similar a la del Modo Maestro salvo que el este modo la transmisin y la recepcin se permiten nicamente si la lnea SS se encuentra a nivel bajo.

Figura 2.16: Conexin del Maestro/Esclavo del SPI [11].

En la Figura 2.17 se muestra un ejemplo de una comunicacin SPI de 8 bits, en la cual se muestra los diferentes diagramas de tiempos, segn la conguracin del SPI 23


Figura 2.17: Temporizacin SPI en modo Maestro [22].

2.4.5. Comunicacin UART (RS-232-C)La comunicacin UART

7 es un tipo de transmisin/recepcin asncrona que dentro del hardware

de un computador traduce los datos en formato paralelo a formato serie. Este tipo de comunicacin comnmente utilizada en conjuncin con otros estndares de comunicacin como EIA RS-232 [5]. En 1969 la EIA (Electronic Industries Association), conjuntamente con los Laboratorios Bell y los fabricantes de equipos de comunicaciones, formularon el EIA RS-232-C. El propsito inicial fue la conexin entre un Equipo Terminal de Datos (DTE, Data Terminal Equipment) y un Equipo de Comunicacin de Datos (DCE, Data Communications Equipment), empleando un intercambio de datos binarios en serie. Actualmente, la conexin RS-232-C es el medio principal mediante el cual se pueden conectar equipos auxiliares a los ordenadores personales, a pesar de que este modelo fue proyectado para resolver nicamente el problema de conexin entre mdems (DCE) y ordenadores (DTE). La mayora de dicultades con este modelo provienen de su utilizacin para tareas diferentes para las que fue diseado. El documento que estableca el estndar constaba de cuatro secciones:

Caractersticas de la seal elctrica.los ceros y unos lgicos.

Denicin de los voltajes que representan

7

Ing. Universal asynchronous receiver/transmitter24

2. La vericacin de componentes: Mtodos y TcnicasCaractersticas mecnicas de la conexin.Establece que el DTE dispondr de un

conector macho y el DCE un conector hembra. Tambin se especican la asignacin de nmeros a las patillas. El tipo y las medidas del conector son establecidas por la organizacin internacional de estndares (ISO). Los ms utilizados son los de 9 pines (DB-9 Figura 2.18) y los de 25 (DB-25).

Descripcin funcional de los circuitos de intercambio.umento se dene y da nombre a las seales que se utilizarn.

En esta seccin del doc-

Interfaces para configuraciones seleccionadas de sistemas de comunicacin.Son ejemplos de tipos comunes de conexin entre ordenador y mdem.

Los tres circuitos principales utilizados para la comunicacin son los siguientes:

Lnea 2 (TXD). Lnea 3 (RXD).

Salida de datos del DTE. Entrada de datos al DTE. Circuito comn, referencia para determinar la polaridad y voltaje de

Lnea 7 (comn).las otras lneas.

Figura 2.18: Conector DB-9.

Los nombres dados en el modelo ocial RS-232-C para las seales de datos y acoplamiento, as como su asignacin a las diferentes patillas (pines) del conector DB-9, aparecen en la Tabla 2.3. Pin DB-9 1 2 3 4 5 6 7 8 9 Nombre DCD RXD TXD DTR COMN DSR RTS CTS RI Funcin DETECCIN DE PORTADORA DE DATOS (ENTRADA) RECEPCIN DE DATOS (ENTRADA) TRANSMISIN DE DATOS (SALIDA) TERMINAL DE DATOS LISTO (SALIDA) COMN COMN (REFERENCIA) DISPOSITIVO DE DATOS LISTO (ENTRADA) PETICIN DE ENVO (SALIDA) DISPUESTO PARA ENVIAR (ENTRADA) INDICADOR DE LLAMADA (ENTRADA)

Tabla 2.3: Asignacin de pines de conectores DB-9 y DB-25.

El trmino salida se reere a la transferencia de datos desde un ordenador a un dispositivo externo. Recprocamente, la trasferencia de datos desde un dispositivo externo al ordenador se conoce como entrada. Estos procesos reciben el nombre genrico de entrada/salida (E/S). Hay que considerar el sentido fsico correspondiente a los conceptos de entrada y salida. La salida de datos se realiza cambiando la diferencia de potencial entre la lnea 2 y la 7. Si disponemos de dos cables conectados respectivamente a las patillas 2 y 7 del conector, esta diferencia de potencial se transmitir a largo de ellos, ya que se trata de materiales conductores. La entrada de datos 25

2.4. Tecnologas involucradas en la vericacin de componentescorresponde al proceso inverso, generacin por una fuente externa de una serie de diferencias de potencial y deteccin de dichas diferencias entre las patillas 3 y 7 del conector.

Figura 2.19: Denicin de los voltajes que representan los niveles lgicos en el RS-232-C.

Como se observa en la Figura 2.19, la conexin RS-232 no opera con la misma fuente de alimentacin de 5 voltios de otros circuitos electrnicos integrados en el ordenador. Sus voltajes pueden oscilar entre +15 y -15 voltios. Adems, los datos son transmitidos al contrario de las convenciones lgicas de uso corriente: un voltaje positivo en la conexin representa un 0, mientras que un voltaje negativo representa un 1. La nica diferencia entre la denicin de salida y de entrada es el ancho de la regin de transicin, de -3 a +3 V en la entrada y de -5 a +5 V en la salida. Esta diferencia entre las deniciones de voltajes mnimos permisibles se conoce como el margen de ruidos del circuito. Este margen de seguridad es de gran utilidad cuando los cables deben pasar por zonas cercanas a elementos que generan interferencias elctricas: motores, transformadores, reguladores, equipos de comunicacin... Estos elementos, unidos a la longitud del cable pueden hacer disminuir la seal hasta en voltios, sin que se afecte adversamente al nivel lgico de la entrada. Si aumentamos la velocidad de transmisin, las seales de datos se vuelven susceptibles a prdidas de voltaje causadas por la capacidad, resistencia e inductancia del cable. Estas prdidas son conocidas como efectos de alta frecuencia, y aumentan con la longitud del cable. El ancho de la zona de transicin (-3V a +3V en la entrada) determina el margen de ruidos, que limita directamente la velocidad mxima a la que se pueden transmitir datos sin degradacin. Uno de los parmetros ms importantes en la comunicacin serie, es la velocidad con la que los datos se transmiten, para el caso del RS-232, pueden transmitir de los 300 Baudios (1 Baudio=1 bit/seg) hasta 115,200 Baudios, la velocidad depende de los equipos conectados en el puerto serie y la calidad y longitud de los cables. La comunicacin de datos en un puerto serie, se usa normalmente para efectuar comunicaciones asncronas, es decir, sin tiempo preestablecido para iniciarse. Los datos llegan en rfagas paquetes de informacin, normalmente cada paquete es de 8 bits=1 byte (equivalente a un carcter en cdigo ASCII), algunos equipos envan carcter por carcter, otros guardan muchos caracteres en la memoria y cuando les toca enviarlos, los envan uno tras otro. En la Figura 2.20 se muestra el formato de envo. 26


Figura 2.20: Trama de datos RS-232.

El protocolo establecido por la norma RS232 enva la informacin estructurada en 4 partes:

1.

Bit de inicio o arranque (STAR T).

Es un paso de 1 a 0 lgico. Cuando el receptor

detecta el bit de inicio sabe que la transmisin ha comenzado. 2.

Bits de datos (DATAS).

Los bits de datos son enviados al receptor despus del bit de

Start. El bit de menos peso LSB es transmitido primero y el de mayor peso MSB el ltimo. 3.

Bit de paridad (Parity).

Este bit en aplicaciones sencillas no suele utilizarse. Con este

bit se pueden descubrir errores en la transmisin. Se puede dar paridad par o impar. En la paridad par, por ejemplo, la palabra de datos a transmitir se completa con el bit de paridad de manera que el nmero de bits 1 enviados sea par. 4.

Bit de parada (STOP).parada.

Indica la nalizacin de la transmisin de una palabra de datos.

La lnea queda a 1 lgico. El protocolo de transmisin de datos permite 1, 1.5 2 bits de

2.5. Microcontroladores, procesadores de seal y DSC2.5.1. El procesamiento digital de sealesEl entorno que nos rodea est caracterizado por contar con un gran nmero de seales analgicas o continuas que varan entre un valor mnimo y otro mximo pasando por innitos valores. La temperatura, la luz y la humedad son algunos ejemplos de magnitudes analgicas tpicas. El correcto tratamiento de estas seales tiene una gran importancia para el control de procesos y dispositivos [3, 14]. Hasta mediados del siglo XX se utilizaron recursos y tcnicas analgicas, cuyo esquema fundamental se muestra en la Figura 2.21.

Figura 2.21: Dispositivos analgicos para el tratamiento de las seales.

Desde que en 1971 Intel comercializ el primer microprocesador, las posibilidades y ventajas del procesamiento digital se incrementaron de forma exponencial. Los avances tecnolgicos en microelectrnica, as como el desarrollo de mtodos matemticos ecientes facilit el anlisis y tratamiento de las seales continuas. 27

2.5. Microcontroladores, procesadores de seal y DSC

Figura 2.22: Procesamiento digital de seal.

En el esquema de la Figura 2.22se muestra el procesamiento digital de seal bsico compuesto de un Conversor analgico digital delante del procesador digital y otro Conversor digital analgico detrs. El inconveniente de incluir los conversores queda compensado por las innumerables ventajas que aportan:

1. La informacin digital se almacena y se transere con seguridad y rapidez posibilitando la realizacin de clculos matemticos complejos con gran exactitud y mnimo tiempo. 2. La tolerancia de los componentes activos y pasivos que conforman los circuitos electrnicos analgicos no son inuyentes en la exactitud del resultado ya que dependen exclusivamente del programa ejecutado. 3. La modicacin de un parmetro o una operacin en un circuito electrnico analgico supone el rediseo completo del mismo, mientras que esta misma situacin se resuelve rpidamente en el procesamiento digital alterando el programa y manteniendo intacto el equipo fsico. 4. El menor coste y volumen que caracterizan los sistemas digitales son otros factores clave en su utilizacin.

No obstante, existen situaciones en las que el requerimiento de trabajar en tiempo real impide la aplicacin del procesamiento digital debido a los retardos de los conversores, a la distorsin producida en la toma de muestras y a la exigencia de gran precisin en los clculos. Debido a que en tales casos hay que generar una respuesta a gran velocidad, se opta por utilizar sistemas analgicos para el procesamiento de seal.

2.5.2. DSP: Procesadores digitales de sealLos DSP son computadores digitales monochip o microcontroladores de propsito especco[3]. Su nalidad es la de soportar ecientemente los algoritmos que se emplean en la resolucin de los diversos tratamientos a los que se someten las seales analgicas digitalizadas, para aprovechar los benecios del procesamiento digital programado frente a la solucin clsica basada en circuitos con componentes activos y pasivos. Los DSP requieren una elevada potencia de procesamiento para resolver los complejos algoritmos de tratamiento de seal. Esta elevada potencia se traduce en un alto valor de MIPS . Los DSP deben disponer de rpidas y exibles instrucciones que resuelvan ptimamente las operaciones matemticas ms comunes, porque las muestras digitalizadas sern sometidas a complejos algoritmos. La lectura y almacenamiento de muestras digitales a gran velocidad exige memorias rpidas y de acceso mltiple para poder realizar en un solo ciclo operaciones potentes. Se dispone de modos de direccionamiento especiales para manejar los operandos de la memoria de la forma que mejor se

8

8

Millones de Instrucciones Por Segundo28

2. La vericacin de componentes: Mtodos y Tcnicasadapte a la estructura de los algoritmos. De la misma manera, la exigencia de bucles repetitivos rpidos da lugar a instrucciones especcas para el control del ujo del programa. Todas las necesidades descritas para los DSP unida a la de un consumo de energa reducido, suponen una conguracin hardware y una estructura del software que reuna las siguientes caractersticas:

Mximo paralelismo del procesador. Se potencia la arquitectura Harvard y al segmentacin. Optimizacin del Camino de Datos y la ALU. Multiplicadores hardware, desplazadores y registros rpidos, de suciente tamao. Memorias de acceso mltiple. Modos de direccionamiento de datos adaptados a los algoritmos de trabajo. Ecientes instrucciones de rotura del ujo de control para soportar los bucles habituales en los algoritmos. Potente juego de instrucciones aritmticas y auxiliares muy rpidas. Tratamiento inmediato de las interrupciones para la manipulacin de las E/S. Integracin de perifricos e interfaces en el chip Mnimo consumo de potencia.

2.5.3. Microcontroladores y DSPLos microcontroladores, denominados de forma resumida MCU, son circuitos integrados que contienen un procesador digital completo junto a diversos perifricos auxiliares que facilitan el desarrollo de las aplicaciones a las que se dedican. Su parecido con los DSP es muy grande, pero las diferencias que los distinguen hacen que sus campos de aplicacin sean diferentes[14]. Las instrucciones aritmticas complejas de los MCU se ejecutan en varios ciclos, mientras que las de los DSP slo precisan uno. En los DSP siempre se dispone de conversores AD rpidos y precisos. Dado el carcter matemtico de los programas para DSP, stos estn preparados para ser programados con lenguajes de algo nivel, como el C. La velocidad y el rendimiento de los DSP son muy superiores a los habituales de los MCU. Al analizar el comportamiento del MCU se espera que ejecute la secuencia de instrucciones tal como la especica el programa, siendo las interrupciones la nica causa que puede apartarle de la misma. Su funcionamiento es claramente previsible y su actuacin determinista. Por el contrario, en muchas aplicaciones con DSP los resultados son consecuencia inmediata del ujo de datos que suministra la seal muestreada y la ejecucin es dependiente de los datos obtenidos en tiempo real.

2.5.4. Controladores digitales de seal (DSC) y dsPICLos dsPIc nacen despus de que los DSP hayan sido desarrollados durante aos por otras empresas aprovechndose de la experiencia acumulada por los otros fabricantes[3]. Microchip ha unido toda la potencia y posibilidades de sus microcontroladores de 16 bits (MCU) con las prestaciones ms interesantes de los DSP para fabricar un nuevo circuito integrado denominado DSC, que intenta ser una respuesta ecaz a las necesidades de las modernas aplicaciones que combinan las funciones tpicas de los microcontroladores con las del procesamiento digital de seal de los DSP. 29

2.5. Microcontroladores, procesadores de seal y DSCUn DSC ofrece todo lo que se puede esperar de un microcontrolador: velocidad, potencia, manejo exible de interrupciones, un amplio campo de funciones perifricas analgicas y digitales, opciones de reloj, proteccin brown-out, perro guardin, seguridad del cdigo, simulacin en tiempo real, etc. Todo esto por un precio similar al de los microcontroladores.

Figura 2.23: DSC: MCU + DSP.

Estos dispositivos se caracterizan por alcanzar un rendimiento de 40 MIPS e integrar memoria FLASH de alta calidad junto a novedosos recursos hardware, apoyndose en herramientas de desarrollo muy fciles de manejar y manteniendo la compatibilidad de los diversos modelos (Figura 2.23). En cuanto a la arquitectura de la CPU (Figura ), los dsPIC se sustentan en un ncleo RISC

9

10 mejorada. Actuando como soporte central de informacin existe un con arquitectura Harvardbanco de 16 registros de 16 bits cada uno; se dispone de un bus de datos de 16 lneas y otro de instrucciones de 24. Para potenciar la velocidad de las operaciones aritmticas complejas existe un Motor DSP que contiene un multiplicador hardware rpido de 17 x 17 bits, dos acumuladores de 40 bits y un robusto registro de desplazamiento. La memoria de programa, tipo FLASH, puede alcanzar un tamao de 4 millones de instrucciones de 24 bits cada una. La memoria de datos SRAM puede alcanzar 32 mil posiciones de 16 bits. La memoria de datos se divide en dos espacios, X e Y, que pueden ser accedidos simultnemaente en las operaciones matemticas DSP. Toda esta estructura admite operaciones MCU y operaciones DSP con un repertorio de 84 instrucciones, la mayora de 24 bits de longitud y ejecutables en un ciclo de instruccin.

Figura 2.24: Arquitectura bsica de la CPU de los dsPIC [3].

Las secciones MCU y DSP cooperan en el funcionamiento general y comparten el ujo de instrucciones de los DSC. Los recursos especcos del Motor DSP, adems de soportar las operaciones DSP, permiten implementar nuevas y potentes instrucciones MCU.

9 RISC (del ingls Reduced Instruction Set Computer), Computadora con Conjunto de Instrucciones Reducido. Caractersticas fundamentales: 1. Instrucciones de tamao jo y presentadas en un reducido nmero de formatos. 2. Slo las instrucciones de carga y almacenamiento acceden a la memoria por datos. 10 La arquitectura Harvard dispone de buses independientes para instrucciones y datos.30

2. La vericacin de componentes: Mtodos y TcnicasMicrochip ha desarrollado dos familias diferentes de dsPIC: la familia dsPIC30F y la dsPIC33F. A pesar de ser muy similares, existen algunas diferencias apreciables entre ambos DSC. El rango de voltajes soportado por cada uno es diferente, as como el voltaje ptimo para su mejor rendimiento. Los dsPIC30F tienen como tensin nominal 5 VDC y los dsPIC33F 3,3 VDC. Tambin dieren en las patillas de E/S y la memoria FLASH. Los 33F carecen de EEPROM pero su SRAM es mucho mayor. Finalmente , los dsPIC33F disponen del doble de interrupciones y un Controlador de DMA (Acceso directo a memoria). En la Tabla 2.4 se reejan las principales diferencias existentes entre las dos familias de DSC desarrolladas por Microchip. dsPIC30F 26 modelos disponibles 5 temporizadores Modos de trabajo con baja energa: - IDLE. - SLEEP. Modos de trabajo con baja energa: - IDLE. - SLEEP. -DOZE (modo de frecuencia ms baja Alimentacin de 2 a 5,5 V Rendimiento: 30 MIPS 62 vectores de interrupcin Memoria EEPROM Memoria FLASH de 144 kB Memoria SRAM de 8 kB Abundantes perifricos Alimentacin de 2 a 3,3 V Rendimiento: 40 MIPS 118 vectores de interrupcin Memoria FLASH de 256 kB Memoria SRAM de 30 kB Muchos ms perifricos dsPIC33F 27 modelos disponibles

Tabla 2.4: Diferencias destacables entre las familias dsPIC30F y dsPIC33F.

2.6. ConclusionesEn este ca

Proyecto Fin de Carrera Amplificadores_Operacionales

Documents

Transcript of Proyecto Fin de Carrera Amplificadores_Operacionales