Reporte Practica 7

16
Instituto Tecnológico de Celaya Departamento de Ingeniería Mecatrónica Práctica 7 Equipo 5 Andre Isaí Sánchez Aguilar, [email protected] J. Jesús Alvarado Martínez, [email protected] Joshua Castro Huerta, [email protected] Martín Martínez Rodríguez, [email protected] Resumen En el presente reporte se mostrarán varias simulaciones con fin de análisis del funcionamiento de las diferentes estructuras que presentan los decodificadores, codificadores, multiplexores y demultiplexores. Se verá como estos dispositivos pueden implementarse por medio de compuertas lógicas. Palabras Clave: circuitos, electrónica, diseño modular, lógica modular. I. Introducción El diseño modular descendente es un proceso en que inicialmente se especifica una función con un alto nivel de abstracción y se descompone en subfunciones en menor nivel. Este proceso se repite hasta que el diseño a un conjunto de funciones queda bien definida y se puede realizar un circuito sencillo. Un decodificador es un dispositivo que transforma lógicamente de números binarios a números decimales. Un codificador hace el proceso inverso al decodificador y transforma lógicamente de números decimales a binario. Un multiplexor es un dispositivo modular que selecciona una o varias líneas de entrada para que resulte en una sola línea de salida. Hay diferentes escalas de integración y estas se clasifican de acuerdo a los elementos implementados en el circuito. Y por último un demultiplexor es un

Transcript of Reporte Practica 7

Page 1: Reporte Practica 7

Instituto Tecnológico de CelayaDepartamento de Ingeniería Mecatrónica

Práctica 7Equipo 5

Andre Isaí Sánchez Aguilar, [email protected]. Jesús Alvarado Martínez, [email protected]

Joshua Castro Huerta, [email protected]ín Martínez Rodríguez, [email protected]

ResumenEn el presente reporte se mostrarán varias simulaciones con fin de análisis del funcionamiento de las diferentes estructuras que presentan los decodificadores, codificadores, multiplexores y demultiplexores. Se verá como estos dispositivos pueden implementarse por medio de compuertas lógicas.

Palabras Clave: circuitos, electrónica, diseño modular, lógica modular.

I. Introducción

El diseño modular descendente es un proceso en que inicialmente se especifica una función con un alto nivel de abstracción y se descompone en subfunciones en menor nivel. Este proceso se repite hasta que el diseño a un conjunto de funciones queda bien definida y se puede realizar un circuito sencillo. Un decodificador es un dispositivo que transforma lógicamente de números binarios a números decimales. Un codificador hace el proceso inverso al decodificador y transforma lógicamente de números decimales a binario. Un multiplexor es un dispositivo modular que selecciona una o varias líneas de entrada para que resulte en una sola línea de salida. Hay diferentes escalas de integración y estas se clasifican de acuerdo a los elementos implementados en el circuito. Y por último un demultiplexor es un dispositivo que conecta una sola línea de entrada a n líneas de salida según así lo determine un código de selección de bits. En este reporte de práctica se comprobará y entenderá el funcionamiento de cada uno de los dispositivos anteriormente definidos.

II. Desarrollo y resultados

Simulación.

Para la presente práctica utilizamos los paquetes de simulación “LIVE WIRE” y “PROTEUS”.

La primera parte de la primera simulación que se realizó fue el de un decodificador 2 a 4 implementando compuertas AND, esta se muestra en tres casos diferentes en las imágenes siguientes (ver Fig. 1.1, Fig 1.2, y Fig 1.3) con su respectiva tabla de verdad (ver Tabla 1.1). La salida esta representada por los minitérminos correspondientes.

Fig. 1.1 Decodificador implementado con compuertas AND, combinación 0 0.

Page 2: Reporte Practica 7

Fig. 1.2. Decodificador implementado con compuertas AND, combinación 0 1.

Fig. 1.3. Decodificador implementado con compuertas AND, combinación 1 1.

ENTRADA Y0 Y1 Y2 Y3

L L H L L L

L H L H L L

H L L L H L

H H L L L H

Tabla 1.1. Tabla de verdad del decodificador 2 a 4 con compuertas AND

La segunda parte de esta simulación fue idéntica a la primera parte, pero se implementaron compuertas NAND en lugar de AND. Lo que nos da por resultado en la salida minitérminos negados, lo que equivale a tener Maxitérminos. Del mismo modo se muestran tres combinaciones diferentes para comprobar el funcionamiento del decofidicador implementado (ver Fig. 1.4, Fig

1.5 y Fig 1.6) con su respectiva tabla de verdad (ver tabla 1.2).

Fig. 1.4. Decodificador implementado con compuertas NAND, combinación 0 0.

Fig. 1.5. Decodificador implementado con compuertas NAND, combinación 1 0.

Fig. 1.6. Decodificador implementado con compuertas NAND, combinación 1 1.

Page 3: Reporte Practica 7

ENTRADA Y0 Y1 Y2 Y3

L L L H H H

L H H L H H

H L H H L H

H H H H H L

Tabla 1.2. Tabla de verdad del decodificador 2 a 4 con compuertas NAND

Se implementó una segunda configuración para el decodificador implementado con compuertas NAND, mostrado en las siguientes imágenes (ver Fig. 1.7, Fig 1.8 y Fig 1.9) y que corresponde la misma tabla de verdad de la configuración anterior (ver tabla 1.2).

Fig. 1.7. Decodificador implementado con compuertas NAND, combinación 0 0.

Fig. 1.8. Decodificador implementado con compuertas NAND, combinación 0 1.

Fig. 1.9. Decodificador implementado con compuertas NAND, combinación 1 0.

Se procedió a realizar otra simulación en la cual se implementaban compuertas AND para un decodificador 2 a 4, pero esta vez con un Enable (E) para activar o desactivar su funcionamiento (Fig 2.1, Fig 2.2 y Fig 2.3)

Fig. 2.1. Decodificador implementado con compuertas AND, con Enable desactivado,

combinación 1 1.

Fig. 2.2. Decodificador implementado con compuertas AND, con Enable activado,

combinación 1 1.

Page 4: Reporte Practica 7

Fig. 2.3. Decodificador implementado con compuertas AND, con Enable activado,

combinación 0 0.

En base a la figura 2.2 implementamos un decodificador de 3 a 8 (ver fig 2.4, fig 2.5, fig 2.6)

Fig. 2.4. Decodificador implementado con compuertas AND, con Enable desactivado,

combinación 0 0 0.

Fig. 2.5. Decodificador implementado con compuertas AND, con Enable activado,

combinación 0 1 0

Fig. 2.6. Decodificador implementado con compuertas AND, con Enable activado,

combinación 1 1 0

Y una vez implementado el decodificador 3 a 8, se empleo uno de 4 a 16, con las mismas

características (ver Fig 2.7, Fig 2.8, Fig 2.9).Fig. 2.7. Decodificador implementado con compuertas AND, con Enable activado,

combinación 1 0 1 0

Fig. 2.8. Decodificador implementado con compuertas AND, con Enable activado,

combinación 0 1 0 1

Page 5: Reporte Practica 7

Fig. 2.9. Decodificador implementado con compuertas AND, con Enable desactivado,

combinación 1 1 1 1

Con la siguiente tabla de verdad, se puede comprobar el funcionamiento correcto de cada uno de los decodificadores anteriormente implementados (ver tabla 1.3)

Tabla 1.3. Tabla de verdad de decodificador 4 a 16 (puede auxiliarse en esta para los de 2 a 4 y 3 a 8)

La siguiente parte de la práctica, fue simular y verificar el funcionamiento del decodificador 74138, el cual funciona con entradas en alto y salidas en bajo. Si el enable no esta en alto, no importa que combinación de entradas se presente, ya que las salidas siempre serán en alto (ver Fig. 3.1, Fig. 3.2, Fig. 3.3)

Fig. 3.1. Decodificador 74138, enable desactivado, salidas en alto (1).

Fig. 3.2. Decodificador 74138, enable activado, entradas 101, salida en bajo (0)

Fig. 3.3. Decodificador 74138, enable activado, entradas 110, salida en bajo (0)

Page 6: Reporte Practica 7

Después se comprobó el funcionamiento del decodificador 74154, este funciona con enables en bajo, entradas en alto y salidas en bajo. No importa la entrada que se le de, si alguno de los dos enable no esta en bajo el decodificador no arrojara salida en bajo. (ver Fig 3.4, Fig 3.5 y Fig 3.6)

Fig. 3.4. Decodificador 74154, enable 1 en bajo, enable 2 en alto, salida en alto (1)

Fig. 3.5. Decodificador 74154, enable 1 en alto, enable 2 en alto, salida en alto (1)

Fig. 3.6. Decodificador 74154, enable 1 en bajo, enable 2 en bajo, entradas 0110, salida en bajo (0)

Una vez comprobado el funcionamiento del 74154, se procedió a comprobar ahora el funcionamiento del decodificador 7447. Este es un decodificador de binario a 7 segmentos, al introducirle un número en binario, este da una salida a un display que muestra el número en sistema decimal (ver Fig 3.7, Fig 3.8, Fig 3.9).

Fig. 3.7. Decodificador 7447, que se introduce el número 2 en binario, y lo muestra en decimal en

un display

Fig. 3.8. Decodificador 7447, que se introduce el número 5 en binario, y lo muestra en decimal en

un display

Fig. 3.9. Decodificador 7447, que se introduce el número 9 en binario, y lo muestra en decimal en

un display

Page 7: Reporte Practica 7

Hasta el momento solo hemos visto los decodificadores. La segunda parte de la práctica (7.2) se basó en entender el funcionamiento de los decodificadores.

Se simuló un codificador de 4 entradas el cual al introducir un número en decimal, la salida nos arrojaba el número expresado en binario y no importa el valor de la salida para una entrada invalida (ver Fig. 4.1, Fig. 4.2, Fig. 4.3)

Fig. 4.1. Codificador implementado con compuertas OR, entrada 0 en decimal, salida 0 en

binario

Fig. 4.2. Codificador implementado con compuertas OR, entrada 3 en decimal, salida 3 en

binario

Fig. 4.3. Codificador implementado con compuertas OR, entrada inválida y no importa la

salida.

Después se simuló el mismo codificador de 4 líneas de entrada, pero esta vez si había una entrada inválida la salida debe mostrar solo cero (ver Fig. 4.4, Fig. 4.5, Fig 4.6)

Fig. 4.4. Codificador implementado con compuertas OR,NOT Y AND, entrada 4 en

decimal, salida 4 en binario

Fig. 4.5. Codificador implementado con compuertas OR,NOT Y AND, entrada 2 en

decimal, salida 2 en binario

Page 8: Reporte Practica 7

Fig. 4.6. Codificador implementado con compuertas OR,NOT Y AND, entrada inválida y

salida en 0

El siguiente paso de la simulación fue comprobar el funcionamiento del codificador 74147 el cual es un codificador con prioridad (un codificador con prioridad es el que permite que varias líneas de entrada estén activas al mismo tiempo y envía el valor binario del subíndice de la línea de entrada con mayor prioridad) (ver Fig. 4.7, Fig. 4.8 y Fig. 4.9) En la tabla 2.1 se muestra su funcionamiento.

Fig. 4.7. Codificador 74147 (ejemplo 1)

Fig. 4.8. Codificador 74147 (ejemplo 2)

Fig. 4.9. Codificador 74147 (ejemplo 3)

Tabla 2.1. Tabla de verdad del codificador 74147

Y la última simulación de la práctica 7.2 fue comprobar el funcionamiento del codificador 74148 (ver Fig 5.1, Fig 5.2, Fig 5.3). Este también es un codificador con prioridad y su funcionamiento se comprueba en la tabla 2.2.

Fig. 5.1. Codificador 74148 (ejemplo 1)

Page 9: Reporte Practica 7

Fig. 5.2. Codificador 74148 (ejemplo 2)

Fig. 5.3. Codificador 74148 (ejemplo 3)

Tabla 2.1. Tabla de verdad del codificador 74147

Simulaciones correspondientes a la práctica 7.3

En la imagen 6.1 se puede un multiplexor 4 a 1 implementado con compuertas. Circuito

equivalente que emplea la lógica AND-OR de dos niveles.

Fig. 6.1 Multiplexor implementado con compuertas.

Diagrama lógico de un multiplexor en 4 a 1 con decodificador implementado con compuertas.

Fig. 6.2 Multiplexor con decodificador implementado con compuertas.

El multiplexor de serie 74151 contiene dos 8 líneas de entrada con cuatro líneas de control con

dos salidas.

Page 10: Reporte Practica 7

Fig. 6.3 Multiplexor 74151.

Un multiplexor de 16 líneas de entradas de datos y entradas tiene cuatro entradas de líneas de

selección de código y una línea de salida negada.

Fig. 6.4 Multiplexor con 16 entradas.

74153Es un multiplexor dual (dos bits de selección) de cuatro entradas de datos. Donde un conjunto de dos entradas se conecta a las dos líneas de salida

y depende del enable.

Fig. 6.5 Multiplexor 74153.

El multiplexor 74157 octal de 8 bits de dos entradas controlando la línea de selección S de

ambos módulos de selección con la misma señal de selección.

Fig. 6.6 Multiplexor 74157 octal de 8 bits.

Page 11: Reporte Practica 7

Fig. 6.7 Multiplexor 74157 de 8 bits a dos entradas.

El multiplexor 74150 tiene 4 entradas de control y 16 entradas de datos.

Para el multiplexor 74150 se tiene la simulación de la función mostrada debajo.

|B*C*|D + |A*|B*C + A*B*D + B*|C*D + A*B*|C + |A*|B*|D

Prueba Para comprobar el funcionamiento se comprueba con la tabla de verdad mostrada a

continuación.

Fig. 6.8 Implementación del Multiplexor 74150.

El demultiplexor (DEMUX) invierte la operación del multiplexor, el DEMUX tiene una sola entrada de datos que en la salida puede ser

distribuida a cualquier canal. Véase figura 6.9.

Fig. 6.9 Multiplexor y demultiplexor.

III. Discusión

Como esta práctica fue de pura simulación, no se puede hacer una comparación entre la parte física y la simulada, pero si con la parte teórica. Los resultados obtenidos de las simulaciones obtenidas fueron correctas a la función de cada dispositivo, comprobadas con su respectiva tabla de verdad.

Page 12: Reporte Practica 7

IV. Conclusiones individuales

Andre Isaí Sánchez Aguilar

Este tipo de dispositivos son nuevos para mí, pero aprendí mucho de ellos, de su funcionamiento y como es que con las compuertas lógicas que han estado presentes desde el inicio del estudio de la materia, podemos implementar estos diferentes dispositivos para esta lógica modular. Quiero enriquecerme aún mas de conocimientos sobre estos elementos para entender al cien todo sobre ellos y encontrarles aun mas aplicaciones.

Martínez Rodríguez Martín

Con la realización de la práctica pude entender que los multiplexores son circuitos combinacionales con varias entradas y con una única salida de datos, están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida. También aprendí que un demultiplexor es un circuito combinacional que tiene una entrada de información de datos d y n entradas de control que sirven para seleccionar una de las 2n salidas, por la que ha de salir el dato que presente en la entrada. Una aplicación muy útil de los multiplexores o selectores de datos consistiría en la generación de funciones lógicas combinacionales en forma de suma de productos.

Joshua Castro Huerta

Durante el tiempo que tardamos en realizar cada una de las simulaciones en 2 distintas simulaciones, aprendimos a usarlos de tal manera que ya no era necesario que alguien estuviera ayudándonos a comprender el software, pero aun así el experimentar probar y comprobar el funcionamiento de un integrado o de algunas de

las actividades que se realizaron, fueron los suficientemente dinámicos como para comprender toda la teoría estudiada con anterioridad, del funcionamiento como de los decodificadores, codificadores o multiplexores con sus amplias variedades que cuentan. Al entender e funcionamiento pude darme cuenta de que es posible hacer varios sistemas muy exactos y reduciendo en su mayaría los sistemas que implementamos con compuerta lógicas, fue relativamente fácil hacer cada una de las simulaciones pero lo que tuvimos un poco de tiempo fue en comprender su funcionamiento y como poder implementarlo en algún proyecto o sistema físico.

J Jesús Alvarado Martínez

Al momento de realizar esta practica, creo que mis conocimientos se ampliaron mas, ya que con las presentaciones de los equipos mas la realización practica virtual de los decodificadores, multiplexores, demultiplexores y demás dispositivos pude tener dudas sobre las simulaciones y así consultar fuentes para poder resolverlas, y ya al final todas estas simulaciones fueron muy importantes para que yo pudiera comprender la formas de convertir números de decimal a binario y viceversa. Lo único que no he podido comprender muy bien es como poder hacer aplicaciones con estos dispositivos.

V. Referencias

V.P. Nelson, H.T. Nagle, B.D Carroll, J. D Irwin, Análisis y Diseño De Circuitos Lógicos Digitales, Primera Edición. 1996. Editorial Prentice Hall.

Electrónica Unicrom

http://www.unicrom.com/dig_decodificadores.asp