Reporte VHDL (Generis)

5
Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria Garcia Téllez Omar Christian Electrónica digital I “Lenguaje VHDL” Circuitos aritméticos Los principales bloques funcionales lógicos y aritméticos son circuitos definidos en lógica combinacional y podemos clasificarlos en: comparadores de magnitud, sumadores, multiplicadores, y tablas de consulta de datos. En el presente trabajo se cubren algunos de los principales aspectos del diseño de circuitos digitales cuya función es procesar datos en forma lógica y/o aritmética mediante técnicas combinacionales. Sumadores con VHDL: Haciendo uso de constantes genéricas el listado_1 contiene la descripción VHDL de un sumador, haciendo uso de las ecuaciones de recursividad. Listado_1: sumador genérico Una simulación parcial del circuito sumador de 8 bits del listado_1 se muestra en la figura_1.

description

reporte de VHDL de electronica digital

Transcript of Reporte VHDL (Generis)

Page 1: Reporte VHDL (Generis)

Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria

Garcia Téllez Omar Christian

Electrónica digital I

“Lenguaje VHDL”

Circuitos aritméticos

Los principales bloques funcionales lógicos y aritméticos son circuitos definidos en lógica

combinacional y podemos clasificarlos en: comparadores de magnitud, sumadores,

multiplicadores, y tablas de consulta de datos. En el presente trabajo se cubren algunos de

los principales aspectos del diseño de circuitos digitales cuya función es procesar datos en

forma lógica y/o aritmética mediante técnicas combinacionales.

Sumadores con VHDL: Haciendo uso de constantes genéricas el listado_1 contiene

la descripción VHDL de un sumador, haciendo uso de las ecuaciones de

recursividad.

Listado_1: sumador genérico

Una simulación parcial del circuito sumador de 8 bits del listado_1 se muestra en la

figura_1.

Page 2: Reporte VHDL (Generis)

Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria

Garcia Téllez Omar Christian

Electrónica digital I

“Lenguaje VHDL”

Figura_1: simulación de un sumador genérico

Ahora se procede a realizar la descripción VHDL de un restador completo de n bits. El

listado_2 muestra la descripción de un restador de n bits con n=8.

Listado_2: restador genérico

Page 3: Reporte VHDL (Generis)

Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria

Garcia Téllez Omar Christian

Electrónica digital I

“Lenguaje VHDL”

Figura_2: simulación de un restador genérico

La descripción genérica de las excepciones de los sumadores, que son el incrementador y el

decrementador, también se pueden realizar siguiendo una técnica de recursividad similar.

El incrementador genérico se describe en el listado_3, mientras que el decrementador

genérico se muestra en el listado_4

Listado_3: Incrementador genérico

Page 4: Reporte VHDL (Generis)

Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria

Garcia Téllez Omar Christian

Electrónica digital I

“Lenguaje VHDL”

Figura_3: simulación de un incrementador genérico

Listado_4:Decrementador genérico

Figura_4: simulación de un decrementador genérico

Page 5: Reporte VHDL (Generis)

Universidad de Guanajuato Campus Irapuato Salamanca sede en Yuriria

Garcia Téllez Omar Christian

Electrónica digital I

“Lenguaje VHDL”

No resulta difícil modificar los listados anteriores para realizar un circuito incrementador-

decrementador que responda a una señal externa de selección. Su descripción VHDL se

muestra en el listado_5. La simulación parcial de este circuito se muestra en la figura_5.

Listado_5: Incrementador/decrementador genérico

Figura_5: simulación de un incrementador/decrementador genérico


SINTESIS VHDL

SINTESIS VHDL

ISSN 2303-5218 SUI GENERIS - DEI

ISSN 2303-5218 SUI GENERIS - DEI

VHDL Arte ProgramarC3

VHDL Arte ProgramarC3

Tutorial de vhdl

Tutorial de vhdl

Programacion VHDL 1.4

Programacion VHDL 1.4

IV Vhdl Basics

IV Vhdl Basics

VHDL-Capítulo 1

VHDL-Capítulo 1

introduccion vhdl

introduccion vhdl

VHDL Secuencial

VHDL Secuencial

VHDL y FPGAs

VHDL y FPGAs

Contadores VHDL

Contadores VHDL

Quartus VHDL Simulacion

Quartus VHDL Simulacion

Bienvenidos Al Tren (Sui Generis) (1)

Bienvenidos Al Tren (Sui Generis) (1)

Introduccion al VHDL

Introduccion al VHDL

diseño de sistemas digitales vhdl (dsd vhdl)

diseño de sistemas digitales vhdl (dsd vhdl)

Aplicaciones VHDL

Aplicaciones VHDL

Intro Vhdl

Intro Vhdl

VHDL Intro1

VHDL Intro1

Programacion practicas VHDL

Programacion practicas VHDL

sui generis - inculte

sui generis - inculte