Resumen - inaoe.repositorioinstitucional.mx › jspui › ... · Resumen En esta tesis se propone...

Resumen

En esta tesis se propone una metodologıa para determinar los multiples puntos de

operacion de un circuito, basada en el analisis con grafos de cactus y en analisis en

DC. Los grafos de cactus permiten analizar la topologıa del circuito y determinar

si existen estructuras de retroalimentacion positiva, condicion necesaria para que

existan multiples puntos de operacion. Con el analisis en DC se obtiene la curva

caracterıstica del circuito y es posible identificar los puntos de operacion. Las ope-

raciones que se realizan sobre los grafos de cactus pueden ser programadas para

evaluar los circuitos rapidamente, incluso a pesar de que el numero los resultados

posibles crece excepcionalmente con el numero de elementos en el circuito. Esta

metodologıa se aplica en la tesis a un inversor Schmitt-Trigger y a referencias de

bandgap de primer y segundo orden.

En un inversor Schmitt-Trigger, disenado en tecnologıa CMOS de 0.18µm, se en-

cuentran dos estructuras de retroalimentacion positiva. Para suprimir los multiples

puntos de operacion, el circuito fue modificado anadiendo un par de transistores

que inyectan o extraen corriente de los nodos que forman parte de las estructuras

de retroalimentacion positiva. Por otra parte, anadiendo circuitos de arranque es

posible que el Schmitt-Trigger opere siempre en un determinado punto operacion

estable en el rango donde existen multiples puntos. Los circuitos de arranque estu-

diados se clasifican en: Power-on-Reset, inyeccion/extraccion constante de corriente,

inyeccion/extraccion de corriente controlada y circuitos de arranque dinamico, y se

comparan en terminos de tiempo de establecimiento y potencia consumida.

Finalmente, se presenta el diseno de referencias de bandgap y su analisis con la

metodologıa propuesta. En primer lugar, se muestra el analisis de dos referencias

de primer orden, para determinar si existe mas de un punto de operacion como se

menciona en la literatura. Despues, con el fin de disminuir la variacion del voltaje

de referencia con respecto a la temperatura, se muestra el diseno de dos referencias

de bandgap de segundo orden. La primera propuesta se basa en sumar un voltaje

proporcional a la temperatura al cuadrado a la salida de una referencia de primer

orden; este voltaje se genera a partir de elevar al cuadrado la corriente proporcional

a la temperatura proveniente del nucleo de bandgap. La segunda propuesta esta

basada en reducir la curvatura del VBE inyectando simultaneamente la corriente

proporcional a la temperatura y la corriente proporcional a la temperatura al cua-

drado obtenida a partir de esta, permitiendo simplificar el diseno y disminuyendo

I

el consumo de potencia frente a la primera propuesta. Los resultados obtenidos con

las referencias de bandgap de segundo orden son comparados con trabajos recientes

encontrados en la literatura.

II

Agradecimientos

Quiero manifestar mi mas profundo agradecimiento a la Dra. Marıa Teresa Sanz

Pascual por su dedicacion constante a la direccion de esta Tesis, y sin cuyo esfuerzo

habrıa sido imposible su culminacion.

En el mismo sentido, deseo reconocer la inestimable ayuda prestada por el Dr. Arturo

Sarmiento Reyes, quien nunca ha escatimado dedicar su tiempo para asistir a este

estudiante.

Tambien deseo agradecer a mi familia, companeros y amigos por todo su apoyo y

animo que me han aportado.

III

Indice general

Resumen I

Agradecimientos III

1. Introduccion 1

1.1. Referencias de voltaje . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

1.1.1. Parametros caracterısticos . . . . . . . . . . . . . . . . . . . . 2

1.2. Referencias de Bandgap . . . . . . . . . . . . . . . . . . . . . . . . . 3

1.2.1. Circuitos de arranque . . . . . . . . . . . . . . . . . . . . . . . 7

1.3. Circuitos con multiples soluciones en DC . . . . . . . . . . . . . . . . 7

1.3.1. Metodos para encontrar multiples soluciones . . . . . . . . . . 8

1.3.2. La unicidad de la solucion . . . . . . . . . . . . . . . . . . . . 10

1.4. Motivacion y objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.5. Organizacion de la tesis . . . . . . . . . . . . . . . . . . . . . . . . . 12

2. Metodologıa para encontrar los multiples puntos de operacion de

un circuito 13

2.1. Grafos de cactus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.1.1. Representacion y nomenclatura . . . . . . . . . . . . . . . . . 14

2.1.2. Evaluando el grafo de cactus del circuito . . . . . . . . . . . . 17

2.1.3. Grafo de cactus de un BJT . . . . . . . . . . . . . . . . . . . 18

2.1.4. Grafo de cactus de un MOSFET . . . . . . . . . . . . . . . . 19

2.1.5. Estructuras basicas de retroalimentacion positiva . . . . . . . 21

2.1.6. Ejemplo: inversor Schmitt Trigger . . . . . . . . . . . . . . . . 22

2.2. Analisis en DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

2.2.1. Analisis Nodal . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

2.2.2. Metodo Newton-Raphson . . . . . . . . . . . . . . . . . . . . 29

2.3. Pasos de la Metodologıa . . . . . . . . . . . . . . . . . . . . . . . . . 34

2.4. Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

V

3. Caso de estudio: inversor Schmitt Trigger 37

3.1. Inversor Schmitt Trigger . . . . . . . . . . . . . . . . . . . . . . . . . 37

3.1.1. Grafo de cactus . . . . . . . . . . . . . . . . . . . . . . . . . . 39

3.2. Analisis en DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

3.2.1. Puntos de operacion . . . . . . . . . . . . . . . . . . . . . . . 40

3.2.2. Estabilidad de los puntos de operacion . . . . . . . . . . . . . 43

3.3. Eliminar los multiples puntos de operacion . . . . . . . . . . . . . . . 45

3.4. Circuitos de arranque . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.4.1. Power-On-Reset . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.4.2. Fuentes de corriente constante . . . . . . . . . . . . . . . . . . 53

3.4.3. Fuentes de corriente controladas . . . . . . . . . . . . . . . . . 55

3.4.4. Circuito de arranque dinamico . . . . . . . . . . . . . . . . . . 62

3.4.5. Comparacion de circuitos de arranque . . . . . . . . . . . . . . 65

3.5. Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

4. Diseno de Referencias de Bandgap 67

4.1. Referencia de Bandgap . . . . . . . . . . . . . . . . . . . . . . . . . . 67

4.1.1. Transistores bipolares en tecnologıa CMOS . . . . . . . . . . . 68

4.1.2. Voltaje CTAT . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4.1.3. Voltaje PTAT . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

4.1.4. Voltaje de referencia . . . . . . . . . . . . . . . . . . . . . . . 74

4.2. Referencias de bandgap de primer orden . . . . . . . . . . . . . . . . 75

4.2.1. Referencia de Tsividis o autopolarizada . . . . . . . . . . . . . 75

4.2.2. Referencia de Brokaw . . . . . . . . . . . . . . . . . . . . . . . 80

4.2.3. Comparacion de referencias de primer orden . . . . . . . . . . 85

4.3. Referencias de bandgap de segundo orden . . . . . . . . . . . . . . . . 86

4.3.1. Generacion de I2PTAT . . . . . . . . . . . . . . . . . . . . . . . 88

4.3.2. Referencia de bandgap de segundo orden basada en suma de

voltajes (Referencia 1) . . . . . . . . . . . . . . . . . . . . . . 92

4.3.3. Referencia de bandgap basada en suma de corrientes (Refe-

rencia 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

4.3.4. Comparacion de resultados . . . . . . . . . . . . . . . . . . . . 98

4.4. Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

5. Conclusiones 101

5.1. Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

5.2. Trabajo futuro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

VI

Indice de figuras

1.1. Referencia de bandgap propuesta por Widlar [2]. . . . . . . . . . . . . 3

1.2. Referencia de bandgap propuesta por Tsividis [4]. . . . . . . . . . . . 4

1.3. Referencia de bandgap propuesta por Brokaw [5]. . . . . . . . . . . . 4

1.4. Referencia de bandgap propuesta por Yi Huang [6]. . . . . . . . . . . 5

1.5. Referencia de bandgap propuesta por Zhou y Cheng [7]. (a) Referencia

de Bandgap, (b) circuito V-I (PWL) . . . . . . . . . . . . . . . . . . 5

1.6. Referencia de bandgap propuesta por Jun Zhao [8]. . . . . . . . . . . 6

1.7. Referencia de bandgap propuesta por Lu y Changzhi [9]. . . . . . . . 6

1.8. Referencia de bandgap propuesta por Lee y Ji [10]. . . . . . . . . . . 7

1.9. Ejemplo de un circuito de arranque . . . . . . . . . . . . . . . . . . . 8

1.10. Estructura causante de que exista mas de una solucion. . . . . . . . . 10

1.11. Ejemplos de grafos de cactus [11]. . . . . . . . . . . . . . . . . . . . . 11

2.1. Grafo de cactus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.2. Representacion de un resistor. . . . . . . . . . . . . . . . . . . . . . . 15

2.3. Representacion de la operacion circuito abierto. . . . . . . . . . . . . 16

2.4. Representacion de la operacion cortocircuito. . . . . . . . . . . . . . . 16

2.5. Representacion de la operacion cero. . . . . . . . . . . . . . . . . . . 16

2.6. Hoja de cactus prohibida. . . . . . . . . . . . . . . . . . . . . . . . . . 17

2.7. Grafo reducido con hojas de cactus prohibidas formadas por dos fuen-

tes controladas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

2.8. Representacion del BJT: (a) Sımbolo, (b) Modelo Ebers-Moll, (c)

Grafo de cactus asociado. . . . . . . . . . . . . . . . . . . . . . . . . 18

2.9. Grafo de BJT reducido. . . . . . . . . . . . . . . . . . . . . . . . . . 19

2.10. Representacion del MOSFET: (a) Sımbolo, (b) Modelo de DC. . . . . 19

2.11. Grafo de cactus asociado al MOSFET. . . . . . . . . . . . . . . . . . 20

2.12. Grafo de cactus reducido asociado al MOSFET. . . . . . . . . . . . . 21

2.13. Grafo de cactus reducido de un MOSFET en saturacion. . . . . . . . 21

VII

2.14. Estructuras simples de retroalimentacion positiva: (a) BJT, (b) MOS-

FET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

2.15. Grafos reducidos asociados a las estructuras de Flip-Flop, (a) Flip-

Flop BJT, (b) Flip-Flop MOSFET. . . . . . . . . . . . . . . . . . . . 22

2.16. Schmitt Trigger. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

2.17. Grafo asociado al Schmitt Trigger. . . . . . . . . . . . . . . . . . . . 23

2.18. Grafo asociado a la estructura de retroalimentacion positiva en el

Schmitt Trigger. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

2.19. Circuito de ejemplo para analisis nodal. . . . . . . . . . . . . . . . . . 25

2.20. Resistor controlado por voltaje linealizado. . . . . . . . . . . . . . . . 30

2.21. Modelo companion nivel 1 del MOSFET. . . . . . . . . . . . . . . . . 31

2.22. Curva caracterıstica del Schmmit Trigger. . . . . . . . . . . . . . . . 33

3.1. Diagrama Schmitt Trigger. . . . . . . . . . . . . . . . . . . . . . . . . 38

3.2. Curva caracterıstica del Schmitt Trigger. . . . . . . . . . . . . . . . . 38

3.3. Grafo de cactus de un Schmitt Trigger. . . . . . . . . . . . . . . . . . 39

3.4. Estructuras de retroalimentacion positiva en un Schmitt Trigger. . . . 40

3.5. Curva caracterıstica final. . . . . . . . . . . . . . . . . . . . . . . . . 41

3.6. Voltajes nodales: (a) n1, (b) n2. . . . . . . . . . . . . . . . . . . . . . 46

3.7. Schmitt Trigger con circuitos de arranque. . . . . . . . . . . . . . . . 46

3.8. Grafo de cactus del Schmitt Trigger con circuitos de arranque. . . . . 47

3.9. Curva caracterıstica del Schmitt Trigger original y del Schmitt Trigger

modificado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.10. Voltajes nodales de n1 y n2. . . . . . . . . . . . . . . . . . . . . . . . 48

3.11. Esquema de Schimitt Trigger con circuitos de arranque power-on-

reset conectados para alcanzar el 1 logico, cuando el voltaje entrada

encuentra en la region de multiples puntos de operacion, e inyecta

corriente en (a) el nodo n1, (b) los nodos n1 y n2, (c) el nodo n2, (d)

el nodo de salida Vout. . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.12. Voltajes de salida con inyeccion de corriente en los nodos. . . . . . . . 50

3.13. Esquema de Schimitt Trigger con circuitos de arranque Power-On-

Reset conectados para alcanzar el 0 logico, cuando el voltaje entrada

encuentra en la region de multiples puntos de operacion, y extrae

corriente de (a) nodo n1, (b) los nodos n1 y n2, (c) el nodo n2, (d) el

nodo de salida Vout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.14. Voltajes de salida con extraccion de corriente en los nodos. . . . . . . 53

3.15. Voltaje de salida con inyeccion de corriente constante. . . . . . . . . . 54

3.16. Voltaje de salida con extraccion de corriente. . . . . . . . . . . . . . . 55

VIII

3.17. Circuito de arranque con inversor, (a) Inyecta corriente, (b) Extrae

corriente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

3.18. Voltaje de salida inyectando corriente en los nodos n2, n1 y n2, y Vout. 56

3.19. Voltaje de salida extrayendo corriente de los nodos n1, n1 y n2, y Vout. 57

3.20. Circuito de arranque con comparador que (a) inyecta corriente, (b)

extrae corriente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

3.21. Voltaje de salida inyectando corriente en los nodos n2, n1 y n2, y Vout. 59

3.22. Voltaje de salida extrayendo corriente de los nodos n1, n1 y n2, y Vout. 59

3.23. Circuito de arranque con resistencia que (a) inyecta corriente, (b)

extrae corriente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3.24. Voltaje de salida aplicando el circuito 3.23a para inyectar corriente

en los nodos n1 y n2, n2, y Vout. . . . . . . . . . . . . . . . . . . . . . 61

3.25. Voltaje de salida aplicando el circuito 3.23b para extraer corriente de

los nodos n1, n1 y n2, y Vout. . . . . . . . . . . . . . . . . . . . . . . . 62

3.26. Circuito de arranque dinamico, (a) fuerza el uno, (b) fuerza el cero. . 63

3.27. Voltaje de salida aplicando el circuito 3.26a para inyectar corriente

en los nodos n1 y n2, n2, y Vout. . . . . . . . . . . . . . . . . . . . . . 63

3.28. Voltaje de salida aplicando el circuito 3.26b para extraer corriente de

los nodos n1, n1 y n2, y Vout. . . . . . . . . . . . . . . . . . . . . . . . 64

4.1. Comportamiento de una referencia de bandgap de acuerdo con la

temperatura [13]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

4.2. Vista transversal de un BJT pnp lateral en tecnologıa CMOS [12]. . . 68

4.3. Vista transversal de un BJT pnp de sustrato en tecnologıa CMOS [12]. 69

4.4. (a)Dependencia con la temperatura del voltaje base-emisor; (b) cur-

vatura para diferentes valores de (η − x) con Tr = 25 C [14]. . . . . . 72

4.5. Generacion de voltaje PTAT con corrientes diferentes. . . . . . . . . . 73

4.6. Generacion de voltaje PTAT con tamanos bipolares de tamanos dife-

rentes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.7. Obtencion del voltaje de referencia (a) circuito conceptual; (b) im-

plementacion practica. . . . . . . . . . . . . . . . . . . . . . . . . . . 75

4.8. Referencia de bandgap [4]. . . . . . . . . . . . . . . . . . . . . . . . . 76

4.9. Centroide comun para transistores bipolares. . . . . . . . . . . . . . . 76

4.10. Voltaje de referencia vs temperatura. . . . . . . . . . . . . . . . . . . 77

4.11. PSR de la referencia de Tsividis. . . . . . . . . . . . . . . . . . . . . . 77

4.12. Grafo de cactus correspondiente a la referencia de Tsividis. . . . . . . 78

4.13. Estructura de retroalimentacion positiva encontrada en la referencia

de Tsividis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

IX

4.14. Estructura de retroalimentacion positiva en color azul. . . . . . . . . 79

4.15. Barrido en DC del voltaje de referencia. . . . . . . . . . . . . . . . . 79

4.16. Voltajes nodales necesarios para que la referencia permanezca apagada. 80

4.17. Referencia de Brokaw. . . . . . . . . . . . . . . . . . . . . . . . . . . 81

4.18. Diagrama de amplificador operacional. . . . . . . . . . . . . . . . . . 81

4.19. Voltaje de referencia vs temperatura. . . . . . . . . . . . . . . . . . . 82

4.20. PSR de referencia CMOS basica. . . . . . . . . . . . . . . . . . . . . 82

4.21. Grafo de cactus correspondiente a la referencia de Brokaw. . . . . . . 83

4.22. Estructura de retroalimentacion positiva encontrada en la referencia

de Brokaw. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

4.23. Estructura de retroalimentacion positiva en color azul. . . . . . . . . 84

4.24. Barrido en DC del voltaje de referencia. . . . . . . . . . . . . . . . . 84

4.25. Condiciones para que la referencia de Brokaw permanezca apagada. . 85

4.26. Comparacion de los voltajes v1 y v2 de las referencias de primer orden. 86

4.27. VPTAT + V2PTAT + VBE [3]. . . . . . . . . . . . . . . . . . . . . . . . 87

4.28. Lazo translineal de 4 transistores [14]. . . . . . . . . . . . . . . . . . . 88

4.29. Esquematico de la celda cuadratica. . . . . . . . . . . . . . . . . . . . 89

4.30. Resultados de la celda cuadratica. . . . . . . . . . . . . . . . . . . . . 90

4.31. I2PTAT obtenida con la celda cuadratica. . . . . . . . . . . . . . . . . . 91

4.32. Esquematico de la celda cuadratica utilizada. . . . . . . . . . . . . . . 91

4.33. Referencia de Bandgap con cancelacion de segundo orden. . . . . . . 92

4.34. Senales que se suman en la referencia de bangap. . . . . . . . . . . . 93

4.35. Voltaje de referencia de segundo orden. . . . . . . . . . . . . . . . . . 94

4.36. Voltaje de referencia en funcion de la temperatura. . . . . . . . . . . 95

4.37. PSR de la referencia de segundo orden basada en suma de voltajes. . 95

4.38. Referencia de Bandgap con suma de corrientes en Q3. . . . . . . . . . 96

4.39. Comparacion de la curvatura de VBE(Q3). . . . . . . . . . . . . . . . 97

4.40. Voltaje de referencia. . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

4.41. PSR de la referencia de segundo orden basada en suma de corrientes. 98

X

Indice de tablas

2.1. Representacion de las fuentes controladas . . . . . . . . . . . . . . . . 15

3.1. Parametros de tecnologıa CMOS . . . . . . . . . . . . . . . . . . . . 38

3.2. Voltajes nodales del OP 1 . . . . . . . . . . . . . . . . . . . . . . . . 41

3.3. Puntos de operacion de los transistores en el OP 1 . . . . . . . . . . . 41





3.8. Parametros del circuito de arranque POR para alcanzar el 1 logico . . 51

3.9. Parametros del circuito de arranque power-o-reset para alcanzar el 0

logico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

3.10. Parametros del Schmitt Trigger aplicando un fuentes de corriente para

alcanzar el 1 logico . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

3.11. Parametros del Schmitt Trigger aplicando un fuentes de corriente para

alcanzar el 0 logico . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

3.12. Parametros del Schmitt Trigger aplicando el circuito 3.17a . . . . . . 57

3.13. Parametros del Schmitt Trigger aplicando el circuito 3.17b . . . . . . 57


3.15. Parametros del Schmitt Trigger aplicando el circuito 3.20b . . . . . . 60

3.16. Parametros del circuito de arranque con resistencia 3.23a . . . . . . . 61

3.17. Parametros del circuito de arranque con resistencia 3.23b . . . . . . . 61



3.20. Tabla comparativa de los circuitos de arranque . . . . . . . . . . . . . 65

4.1. Parametros caracterısticos de los transistores bipolares transversales

en tecnologıa CMOS UMC 180nm . . . . . . . . . . . . . . . . . . . . 70

4.2. Parametros caracterısticos del amplificador operacional . . . . . . . . 81

XI

4.3. Comparacion de referencias de bandgap de primer orden . . . . . . . 86

4.4. Comparacion de referencias de voltaje en la literatura con los disenos

propuestos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

XII

Capıtulo 1

Introduccion

The past, like the future, is

indefinite and exists only as a

spectrum of possibilities.

Stephen Hawking

Encontrar los multiples puntos de operacion en circuitos no lineales es una de las

tareas mas difıciles en simulacion de circuitos. Sin embargo, es una de las mas impor-

tantes a la hora de disenar, y asegurar que el circuito cumple con el funcionamiento

requerido. En circuitos tale como las referencias de bandgap, se requieren precision y

alta confiabilidad, la posibilidad de multiples puntos de operacion ha sido un topico

recurrente, el cual se ha intentado solucionar mediante circuitos de arranque que

permiten asegurar el punto de operacion deseado. Por esta razon se propone un nue-

vo enfoque mediante grafos de cactus que permite analizar la topologıa del circuito

y verificar si tiene multiples soluciones.

En este capıtulo se describen las referencias de voltaje y sus parametros carac-

terısticos. Despues, se hace una revision del estado del arte de la implementacion

mas popular de las referencias de voltaje, las referencias de bandgap. Posteriormente

se describen algunos de los metodos utilizados para encontrar multiples puntos de

operacion y el analisis con grafos de cactus. Por ultimo se presentan los objetivos

del trabajo y la metodologıa a seguir.

1

1.1. Referencias de voltaje

Una referencia de voltaje es un circuito que provee una salida con un voltaje esta-

ble y preciso para polarizar otros circuitos. De esta manera, se generan resultados

repetitivos y predecibles. Las referencias de voltaje son por lo tanto un componen-

te esencial en el desarrollo y diseno de muchas aplicaciones, como reguladores de

voltaje, convertidores analogico-digital, convertidores digital-analogico, etcetera.

Una referencia de voltaje debe ser independiente de los procesos de fabricacion, de la

fuente de alimentacion y la temperatura (PVT), ademas de presentar alta precision,

alto rechazo al ruido y estabilidad a largo plazo. Debido a que hoy en dıa existe

una alta demanda de productos alimentados por baterıas, las referencias de voltaje

tambien deben consumir pocos µW de potencia. A continuacion se presentan con

mayor detalle cada una de estas caracterısticas.

1.1.1. Parametros caracterısticos

Valor nominal

Es el voltaje promedio en la salida de la referencia en el rango de tempera-

tura de operacion, tıpicamente es aproximadamente 1.2 V, debido al voltaje

de bandgap del silicio. En tecnologıas modernas, se disenan referencias con

voltajes menores a 1 V, conocidas como referencias sub-bandgap.

Error inicial

Es el error en el valor de la referencia sin considerar factores como variaciones

de la alimentacion o de la temperatura. Normalmente se mide sin carga y a

temperatura ambiente (300 K).

Coeficiente de Temperatura

Es la variacion del voltaje de referencia debido a cambios de la temperatura.

TC =Vout,max − Vout,minVout × (Tmax − Tmin)

× 106, (1.1)

se mide en partes por millon por grado Celcius (ppm/C).

2

Rechazo a la fuente de alimentacion (PSR)

Es la variacion en el voltaje de referencia provocado por variaciones en el

voltaje de alimentacion.

PSR = 20 log10

(∆Vref

∆Vfuente

)dB (1.2)

Estabilidad a largo plazo

Es la variacion del voltaje de referencia con respecto a un largo periodo de

tiempo bajo condiciones especificas. Se mide en ppm/1000 horas.

Consumo

Potencia total consumida. El consumo varıa en cada diseno, siendo varios

cientos de µW el rango tıpico de cada referencia de bandgap.

1.2. Referencias de Bandgap

Las referencias de bandgap son una de las implementaciones mas populares para

las referencias de voltaje. El origen de esta tecnica aparece en el trabajo presentado

por Hilbiber [1] y anos mas tarde, Robert Widlar propone la primer referencia de

bandgap integrada, en tecnologıa bipolar. En la figura 1.1 se presenta el diagrama de

la referencia de bandgap propuesta por Widlar [2]. El uso de transistores bipolares

permiten generar una corriente dependiente con la temperatura estable y predecible,

como se detalla en el Capıtulo 4 [3].

Figura 1.1: Referencia de bandgap propuesta por Widlar [2].

Una de las primeras implementaciones de referencias de bandgap en tecnologıa

3

CMOS fue presentada en [4]. En esta propuesta se utilizan transistores MOS ope-

rando en region de inversion debil y un BJT parasito, como se muestra en la figura

1.2.

Figura 1.2: Referencia de bandgap propuesta por Tsividis [4].

La siguiente mejora importante aparecio en [5], donde Paul Brokaw presento una

referencia de bandgap de precision. El nucleo de bandgap de esta referencia es el mas

utilizado en aplicaciones actuales y es conocido como “celda Brokaw”. Se muestra

en la figura 1.3.

Figura 1.3: Referencia de bandgap propuesta por Brokaw [5].

En la actualidad existen tres tendencias en el diseno de referencias de bandgap: bajo

coeficiente termico, voltajes de referencia menores a 1 V (referencias conocidas como

sub-bandgap) y bajo consumo de potencia.

4

Para obtener un coeficiente termico cercano a cero en un referencia de bandgap se

utilizan multiples tecnicas de diseno, como se describe a continuacion. En [6], Yi

Huang utiliza una tecnica de correccion de curvatura basada en control de las regio-

nes de operacion de los transistores MOSFET en diferentes rangos de temperatura,

mediante senales de control generadas con circuitos PWL (Piecewise-linear), como

se muestra en la figura 1.4. La tecnica PWL es usada, tambien, para sumar corriente

con curvatura inversa al VBE en referencias de bandgap de primer orden en ciertos

rangos de temperatura y de esta manera reducir su coeficiente termico (ver fig. 1.5)

[7].

Figura 1.4: Referencia de bandgap propuesta por Yi Huang [6].

(a)

(b)

Figura 1.5: Referencia de bandgap propuesta por Zhou y Cheng [7]. (a) Referenciade Bandgap, (b) circuito V-I (PWL)

Otra tecnica muy usada es utilizar resistores con coeficientes de temperatura comple-

mentarios. Con un configuracion en forma de divisores de voltaje es posible cancelar

5

los terminos de primer y segundo orden del VBE, como lo muestra Jun Zhao en [8]

(ver fig. 1.6).

Figura 1.6: Referencia de bandgap propuesta por Jun Zhao [8].

En el caso de las referencias de sub-bandgap, la tecnica mas usada es la aplicacion de

divisores de voltaje en el nucleo de bandgap para reducir los VBE, de esta manera,

se obtiene un voltaje de referencia se menor a 1 V, como se muestra en [9] (ver fig.

1.7). Otra tecnica usada a menudo, tanto en referencias de sub-bandgap como en

referencias de bandgap de bajo consumo de potencia, es aprovechar la similitud en

el comportamiento que presenta la corriente de drenaje de un transistor MOS en

inversion debil y la corriente de un diodo, de esta manera los diodos se sustituyen por

MOSFET en el nucleo de bandgap, lo que permite reducir el voltaje de alimentacion

y por ende, se reduce el consumo de potencia [10] (ver fig. 1.8).

Figura 1.7: Referencia de bandgap propuesta por Lu y Changzhi [9].

6

Figura 1.8: Referencia de bandgap propuesta por Lee y Ji [10].

1.2.1. Circuitos de arranque

Al analizar ciertas topologıas, como los espejos de corriente autopolarizados utili-

zados en el nucleo de bandgap propuesto por Tsividis (ver fig. 1.2), bajo suposi-

ciones como: todos los transistores operan en saturacion y la resistencia drenaje-

fuente es infinita, se obtiene que este circuito tiene dos puntos de operacion: uno

cuando la corriente de todos los transistores es igual a la corriente definida por R1

(IR1 = VGSM3/R1), y otro donde la corriente es cero. Debido a este caso, en multi-

ples trabajos [13, 14, 15, 16, 17, 18] se han propuesto circuitos adicionales, conocidos

como circuitos de arranque, para evitar el punto de operacion donde la corriente es

cero.

Los circuitos de arranque basicamente detectan una posible condicion donde la co-

rriente sea cero, e inyectando o extrayendo corriente en un nodo, se fuerza al circuito

a salir de la condicion y a alcanzar el punto de operacion deseado. En la figura 1.9

se muestra un ejemplo de un circuito de arranque.

Aquı, el transistor M5 conectado en configuracion diodo, permite el paso de corriente

desde VDD a tierra, a traves de M2 y M3, asegurando el encendido del circuito. Una

vez alcanzado el punto de operacion, el transistor M5 se apaga [15].

1.3. Circuitos con multiples soluciones en DC

Los circuitos con elementos no lineales, como las referencias de bandgap, pueden

tener una o mas soluciones. Esto depende principalmente de las estructuras de re-

7

Figura 1.9: Ejemplo de un circuito de arranque

troalimentacion positiva y los parametros de los elementos que las forman [19].

Comunmente para calcular los puntos de operacion de un circuito, se obtiene inicial-

mente la representacion matematica del circuito (conjunto de ecuaciones) y despues,

se obtienen cantidades que cuantifican las variables del circuito. El resultado de es-

te enfoque es puramente matematico y tiene como desventaja que hay informacion

acerca del comportamiento del circuito que se pierde en el proceso, principalmente

informacion correspondiente a la topologıa del circuito.

1.3.1. Metodos para encontrar multiples soluciones

Para encontrar los multiples puntos de operacion, se han propuesto a lo largo del

tiempo diversos metodos, basados en metodos numericos y tecnicas de programacion,

tales como Newton-Raphson, homotopıa, programacion lineal, analisis por interva-

los, entre otros. A continuacion se describen brevemente estos metodos.

1.3.1.1. Metodo Newton-Raphson

En la actualidad, la mayorıa de los simuladores comerciales utilizan este algoritmo

para encontrar las variables de un circuito. Este metodo se expresa de la siguiente

manera:

x (j+1) = x (j) −[J(x (j)

)](−1)f(x (j)

)(1.3)

8

donde:

[J (x (j))

]−1=

[df (x )

dx

∣∣x=x (j)

]−1

(1.4)

Este metodo converge en una solucion (x∗) de forma sucesiva a partir de valores ini-

ciales x0. La principal desventaja de este metodo es lo costoso computacionalmente

que puede ser encontrar x∗. Ademas, la convergencia no esta garantizada, ası que es

necesario que x0 sea lo mas cercano posible a la solucion final [20].

1.3.1.2. Homotopıa

La homotopıa se utiliza para resolver las ecuaciones no lineales de un circuito me-

diante un “parametro de continuacion”. Igualando este parametro a cero, el sistema

de ecuaciones se reduce a una o varias, de las cuales, su solucion es conocida o puede

encontrarse rapidamente. Esta solucion es el punto de partida de un camino de con-

tinuacion (continuation path). Las demas ecuaciones del sistema son continuamente

deformadas, conforme se modifica el parametro, hasta que describen el problema

planteado originalmente [21]. Un ejemplo de homotopıa simple es:

H(x , λ) = (1− λ)(x − α)λF (x ) (1.5)

donde λ es el parametro de continuacion, α es el vector inicial para el camino de

homotopıa, y F (x ) = 0 es la ecuacion no lineal a resolver.

1.3.1.3. Programacion lineal

Este metodo se basa en representar los elementos no lineales de un circuito en un

circuito equivalente de resistores modelados con funciones PWL. Para encontrar los

puntos de operacion se resuelve cada region lineal del circuito por separado. Sin

embargo, este metodo necesita un alto poder computacional cuando la cantidad de

regiones lineales es alta [22, 23].

1.3.1.4. Analisis por intervalos

En este metodo se toman en cuenta las variaciones en los parametros de los elementos

de un circuito. Los parametros se representan como un conjunto de valores lımite,

9

lo que permite que las soluciones del sistema sean representadas como una region

que engloba todas las posibles soluciones. Igual que el metodo anterior, requiere una

cantidad alta de recursos computacionales para ser llevado a cabo [24].

1.3.2. La unicidad de la solucion

Los metodos descritos previamente encuentran los puntos de operacion a partir de

modelos matematicos sin analisis previo de la topologıa del circuito, es decir, sin to-

mar en cuenta la interaccion entre elementos que no estan conectados directamente.

Para los disenadores es importate conocer, ademas de los puntos de operacion, los

elementos que causan estas soluciones del sistema para poder modificar el circuito

y evitar que exista mas de un punto de operacion.

1.3.2.1. El trabajo de Nielsen y Wilson

El trabajo de estos investigadores fue acerca de la existencia y unicidad de la so-

lucion de circuitos compuestos por resistores lineales, transistores, diodos y fuentes

independientes de corriente y voltaje. Su mayor aportacion es el teorema que es-

tablece que un circuito posee una unica solucion si no puede ser reducido a una

estructura formada por dos transistores como la que se muestra en la figura 1.10.

Figura 1.10: Estructura causante de que exista mas de una solucion.

Esta estructura se obtiene reduciendo las ramas del circuito original aplicando cor-

tocircuitos y circuitos abiertos. Todas las ramas correspondientes las fuentes inde-

pendientes y a los resistores son reducidas, y los transistores se reducen hasta que

queden solo dos [25, 26, 27, 28].

1.3.2.2. El trabajo de Nishi y Chua

Estos autores trabajaron en desarrollar una herramienta grafica para determinar la

existencia y unicidad de la solucion para circuitos que contenıan resistores lineales,

10

fuentes independientes, los cuatro tipos de fuentes controladas y resistores no linea-

les. El resultado de su trabajo fue equivalente al obtenido por Nielsen y Wilson.

Su metodo esta basado en obtener un grafo equivalente del circuito y manipularlo

mediante las operaciones circuito abierto, cortocircuito y cero; hasta obtener todos

los grafos reducidos posibles [29, 30, 31]. Estos grafos son conocidos como grafos de

cactus y se representan como se muestra en la figura 1.11.

Figura 1.11: Ejemplos de grafos de cactus [11].

1.4. Motivacion y objetivos

Como se menciono previamente, se considera generalmente que las referencias de

bandgap implementadas en tecnologıa CMOS pueden tener dos puntos de operacion.

En la practica, no se tiene certeza de cuales son las condiciones que permiten que

el sistema se establezca en el punto de operacion no deseado, donde las corrientes

son cero. En este trabajo, se propone una metodologıa para determinar si estos

circuitos cumplen el teorema de Nielsen-Wilson y, de ser ası, encontrar sus puntos

de operacion. Ademas, se analizan diversos circuitos de arranque para que el sistema

alcance siempre el punto de operacion deseado.

Los objetivos especıficos de esta tesis se muestran a continuacion:

Determinar las condiciones necesarias para que un circuito tenga mas de un

punto de operacion.

Determinar los puntos de operacion con ayuda de un simulador convencional.

11

Analizar el efecto de los circuitos de arranque en un circuito con multiples

puntos de operacion.

Disenar referencias de voltaje de primer y segundo orden con bajo coeficiente

termico, de aproximadamente 1 ppm/C.

1.5. Organizacion de la tesis

En este primer capıtulo se presento una introduccion general de las referencias de

voltaje, se expuso el problema de multiples puntos de operacion en referencias de

bandgap, se presentaron brevemente los metodos utilizados para encontrar los multi-

ples puntos de operacion y se plantearon los objetivos de este trabajo.

En el capıtulo 2 se propone una metodologıa para encontrar los multiples puntos de

operacion en un circuito. La metodologıa se basa en grafos de cactus para analizar la

topologıa del circuito, y en analisis en DC para analizar el comportamiento estatico

del circuito.

En el capıtulo 3 se muestra la aplicacion de la metodologıa en el caso particular de

un inversor Schmitt Trigger. Se identifican sus puntos de operacion, tanto estables

como inestables, y se usan circuitos de arranque para que el circuito alcance un

siempre el punto de operacion estable deseado

En el capıtulo 4 se presentan los detalles del funcionamiento de una referencia de

bandgap y el diseno de referencias de bandgap de primer y segundo orden, en tec-

nologıa CMOS de 0.18 µm . Estas referencias se analizan con la metodologıa para

encontrar multiples puntos de operacion. Se proponen 2 disenos y los resultados de

su desempeno se comparan con otras implementaciones encontradas en la literatura.

Finalmente, en el capıtulo 5 se resumen las conclusiones de la tesis y el trabajo

futuro.

12

Capıtulo 2

Metodologıa para encontrar los

multiples puntos de operacion de

un circuito

Una condicion necesaria, mas no suficiente, para que un circuito resistivo no lineal

posea multiples puntos de operacion, consiste en que el circuito contenga una estruc-

tura de retroalimentacion positiva. Para encontrar las estructuras de retroalimenta-

cion positiva y los puntos de operacion de un circuito, se propone la metodologıa

descrita en este capıtulo.

En primer lugar, se describe la aplicacion de los grafos de cactus para determinar la

existencia de estructuras de retroalimentacion positiva que podrıan conducir a que

el circuito tenga mas de una solucion para todos los parametros. A continuacion, se

describe el analisis en DC para determinar el rango de voltaje donde exista, de ser el

caso, mas de un punto de operacion. Dichos puntos de operacion se determinan con

un simulador basado en el metodo Newton-Raphson , concretamente el simulador

de circuitos electricos SPICE. Para ello, se aplican valores iniciales a los nodos del

circuito y, con el modelo linealizado de los elementos no lineales, se determina la

estabilidad de los puntos de operacion. Por ultimo, se presenta el orden en que se

recomienda aplicar la metodologıa para el analisis de un circuito.

13

2.1. Grafos de cactus

Los grafos de cactus son una representacion grafica de los elementos de un sistema,

mediante nodos y aristas para determinar la interaccion entre los elementos, con

la particularidad de que los ciclos del grafo tienen al menos un nodo en comun.

Se conoce como ciclo al camino cerrado que forman dos o mas aristas conectadas

forman, como se muestra en la figura 2.1[32].

Figura 2.1: Grafo de cactus.

En el metodo de grafos de cactus aplicado a circuitos solo se considera la topologıa

del circuito, y se presenta con el objetivo de encontrar estructuras de retroalimen-

tacion positiva dentro del mismo. En caso de existir tales estructuras, se cumplen

las condiciones necesarias, pero no suficientes, para que el circuito tenga multiples

puntos de operacion.

2.1.1. Representacion y nomenclatura

En este trabajo se usa la representacion de grafos propuesta por Nishi y Chua [29, 30].

Los sımbolos para representar las aristas y los nodos se describen a continuacion:

Los nombres de los vertices siempre se encierran en un cırculo, mientras que

los nombres de las aristas se colocan en las mismas.

Las dos aristas asociadas con cada fuente controlada se etiquetan con el mismo

numero, con un sımbolo prima en la arista de salida para distinguirlas (fig. 2.1).

La notacion para representar cada elemento contenido en la topologıa de un circuito

es la siguiente:

Un resistor de 2 terminales (lineal o no lineal) se representa mediante una

arista sin direccion, como se muestra en la figura 2.2.

14

Una fuente controlada se representa mediante un par de aristas con direccion,

como se especifica en la tabla 2.1, siguiendo las siguientes reglas:

1. La arista asociada con los signos + y − esta dirigida de + a −. Esto aplica

tanto para los puertos de entrada (voltaje controlador de una VCCS o

VCVS), como de salida (voltaje controlado de una CCVS y VCVS).

2. La aristas asociadas con corrientes controladoras (de una CCVS o CCCS)

o controladas (de una VCCS o CCCS) son dirigidas en el mismo sentido

de la corriente.

Figura 2.2: Representacion de un resistor.

Tabla 2.1: Representacion de las fuentes controladas

Tipo defuente controlada

Sımbolo Grafo asociado

Fuente de voltajecontrolada por corriente

(CCVS)

Fuente de corrientecontrolada por corriente

(CCCS)

Fuente de corrientecontrolada por voltaje

(VCCS)

Fuente de voltajecontrolada por voltaje

(VCVS)

2.1.1.1. Operaciones con grafos

A continuacion se describen las operaciones de grafos que seran utilizadas:

15

Operacion circuito abierto O(•): Dada una arista k, la operacion borra la arista

de conexion, pero deja los vertices intactos, como se muestra en la figura 2.3.

Figura 2.3: Representacion de la operacion circuito abierto.

Operacion cortocircuito S(•): Dada una arista k, la operacion colapsa los dos

vertices dentro de uno solo, como se muestra en la figura 2.4.

Figura 2.4: Representacion de la operacion cortocircuito.

Operacion cero Z(•): Dado un par de aristas asociadas con una fuente con-

trolada (FC) de cualquier tipo, la operacion transforma el par de aristas de

acuerdo a las reglas que se muestran en la figura 2.5.

Figura 2.5: Representacion de la operacion cero.

2.1.1.2. Pasos para obtener grafo del circuito

Para obtener el grafo de un circuito es necesario seguir los siguientes pasos:

1. Apagar fuentes de alimentacion y eliminar los capacitores e inductores. Las

fuentes de voltaje y los capacitores son transformados en cortocircuitos, y las

fuentes de corriente y los inductores son reemplazados por circuitos abiertos.

2. Sustituir cada dispositivo activo por un modelo correspondiente que involucre

fuentes controladas.

16

3. Sustituir cada resistor lineal y cada resistor no lineal por una arista de acuerdo

a las reglas explicadas anteriormente.

4. Reemplazar cada fuente controlada por su par de aristas correspondiente, como

indica la tabla 2.1

2.1.2. Evaluando el grafo de cactus del circuito

Una vez obtenido el grafo del circuito, es necesario aplicarle un conjunto de ope-

raciones de circuito abierto (O(•)) y cortocircuito (S(•)) con el fin de encontrar

todos los posibles grafos reducidos. El numero de grafos reducidos, en circuitos con

solo una fuente controlada, esta determinado por el numero de resistores (R) en el

circuito, es decir, es posible obtener 2R grafos.

Para evaluar la unicidad de la solucion en DC, es necesario verificar si el grafo de

cactus obtenido es como el que se muestra en la figura 2.6. El circuito tendra una

unica solucion para todos sus parametros si y solo si del grafo de resistores no se

puede obtener una hoja de cactus prohibida. Una hoja de cactus prohibida se obtiene

cuando se logra reducir el grafo hasta obtener un lazo formado por el par de aristas

de una misma fuente controlada, y estas tienen direcciones opuestas[11].

Figura 2.6: Hoja de cactus prohibida.

En el caso de que el circuito contenga mas de una fuente controlada, el grafo reducido

resultante podrıa ser un grafo de cactus con mas de una hoja de cactus prohibida

(ver fig. 2.7). De esta manera, el conjunto de grafos reducidos se obtiene aplicando

las operaciones circuito abierto (O(•)) y cortocircuito (S(•)) a las aristas de los

resistores y la operacion cero (Z(•)) a las fuentes controladas. El numero de grafos

reducidos es 2R+T−2, donde R es el numero de resistores y T es el numero de fuentes

controladas presentes en el circuito[29, 31].

17

Figura 2.7: Grafo reducido con hojas de cactus prohibidas formadas por dos fuentescontroladas.

2.1.3. Grafo de cactus de un BJT

El modelo de DC mas utilizado en los transistores bipolares es el propuesto por

Ebers-Moll [33], valido para todas las regiones de operacion. Este modelo contie-

ne 2 fuentes controladas de corriente y dos resistores no lineales (diodos), por lo

que se representa con un grafo compuesto por 6 aristas: 2 aristas para cada fuente

controlada y una para cada resistor no lineal, como se muestra en la figura 2.8.

(a)

(b) (c)

Figura 2.8: Representacion del BJT: (a) Sımbolo, (b) Modelo Ebers-Moll, (c) Grafode cactus asociado.

Las ramas controladoras estan indicadas por f1 y f2, mientras que las ramas contro-

ladas estan etiquetadas como f’1 y f’2. Los valores αf y αr representan las ganancias

de corriente. Las funciones f1 y f2 estan definidas como:

f1(v1) = Is(ev1/VT − 1) (2.1)

f2(v2) = Is(ev2/VT − 1) (2.2)

Donde v1 es el voltaje base-colector, v2 el voltaje base-emisor, Is es la corriente de

saturacion y VT es el voltaje termico.

18

En la figura 2.9 se muestra un grafo de cactus de un transistor bipolar en su repre-

sentacion reducida, obtenida mediante la aplicacion de la operacion cortocircuito en

las aristas de los resistores no lineales.

Figura 2.9: Grafo de BJT reducido.

2.1.4. Grafo de cactus de un MOSFET

En la figura 2.10 se muestra el modelo de senal grande propuesto por Schichman y

Hodges [34]. Este modelo contiene dos fuentes de corriente controladas por voltaje,

dos resistores no lineales y 5 resistores lineales. Por lo tanto, el MOSFET se represen-

ta con 11 aristas: una por cada fuente controlada, una por cada voltaje controlador,

una por cada resistor no lineal, 4 corresponden a la resistencia de cada terminal y

una para la admitancia de drenaje-fuente, como se muestra en la figura 2.11.

(a)

(b)

Figura 2.10: Representacion del MOSFET: (a) Sımbolo, (b) Modelo de DC.

19

Figura 2.11: Grafo de cactus asociado al MOSFET.

Las funciones f1 y f2 estan definidas como:

f1 = f(vgd, vgs) =

K(1 + λ |vgd − vgs|)(vgd − vth)2 si vgd > vth

0 si vgd ≤ vth(2.3)

f2 = f(vgs, vgd) =

K(1 + λ |vgs − vgd|)(vgs − vth)2 si vgs > vth

0 si vgs ≤ vth(2.4)

K =µCox2n

W

L(2.5)

Donde vgs es el voltaje compuerta-fuente, vgd es el voltaje compuerta-drenaje, µ es la

movilidad de los portadores en el canal, Cox es la capacitancia del oxido por unidad

de area, n es un factor de correccion, W es el ancho del canal, L es la longitud del

canal, λ es el parametro de modulacion del canal y vth es el voltaje umbral. De

la ecuacion caracterıstica de cada fuente controlada se puede inferir que existe un

comportamiento monotono en un cierto rango de valores. En el caso de la fuente

controlada f1, este comportamiento aparece cuando vgs > vth; mientras que el rango

valido para la fuente controlada f2 corresponde a la condicion vgd > vth.

La version reducida del grafo de un MOSFET se muestra en la figura 2.12. Esta se

obtiene cuando se supone que los resistores Rd, Rs y Rb tienen valores muy pequenos

que pueden ser sustituidos por cortocircuitos. Tambien se considera que el resistor

20

Rds es muy grande y puede ser sustituido por un circuito abierto, debido a que esta

en paralelo con las fuentes de corriente controladas por voltaje.

Figura 2.12: Grafo de cactus reducido asociado al MOSFET.

Si el cuerpo esta directamente conectado a la fuente, entonces las correspondientes

aristas de los diodos fuente-cuerpo se eliminan aplicando una operacion cortocircui-

to. Finalmente, cuando el transistor esta polarizado en saturacion, es cuando mas

contribuye activamente a un circuito, por lo que el cactus se reduce como se muestra

en la figura 2.13.

Figura 2.13: Grafo de cactus reducido de un MOSFET en saturacion.

El uso de los grafos de cactus reducidos de los transistores bipolares y MOS permite

reducir las operaciones necesarias para analizar circuitos, dado que cada transistor,

se modela solo como una fuente controlada.

2.1.5. Estructuras basicas de retroalimentacion positiva

El teorema Nielsen-Wilson establece que un circuito con transistores tiene una unica

solucion, si el circuito no puede ser reducido a la estructura de dos transistores

conectados en forma de flip-flop (Fig. 2.14). Esta se considera la estructura mas

21

simple de retroalimentacion positiva y es la principal razon de que un circuito tenga

multiples puntos de operacion[28].

(a) (b)

Figura 2.14: Estructuras simples de retroalimentacion positiva: (a) BJT, (b) MOS-FET.

La representacion reducida en grafos de cactus de las estructuras de Flip-Flop se

muestran en la figura 2.15, donde se puede observar que existen hojas de cactus

prohibidas similares a las de la figura 2.7. Los grafos de la figura 2.15 se pueden

obtener a partir de los grafos reducidos de cada transistor, reduciendo ası el numero

de combinaciones a calcular en circuitos mas complejos.

(a) (b)

Figura 2.15: Grafos reducidos asociados a las estructuras de Flip-Flop, (a) Flip-FlopBJT, (b) Flip-Flop MOSFET.

2.1.6. Ejemplo: inversor Schmitt Trigger

Con el fin de ejemplificar la representacion con grafos de cactus de un circuito y su

reduccion hasta encontrar las estructuras de retroalimentacion positiva, se presenta

el siguiente ejemplo analisis de un inversor Schmitt Trigger, como el que se muestra

en la Figura 2.16. El grafo de cactus asociado se muestra en la figura 2.17, donde los

BJT son representados mediante su correspondiente grafo de cactus reducido (ver

Fig. 2.9) y las fuentes de voltaje han sido cortocircuitadas.

22

Figura 2.16: Schmitt Trigger.

Figura 2.17: Grafo asociado al Schmitt Trigger.

Dado que el Schmitt Trigger de la fig. 2.16 contiene cinco resistores, el numero de

grafos reducido es 32. La estructura de retroalimentacion positiva, mostrada en la

figura 2.18, se obtiene aplicando: O(RC1), S(RC2), S(R1), O(R2), y O(RE).

Figura 2.18: Grafo asociado a la estructura de retroalimentacion positiva en el Sch-mitt Trigger.

23

2.2. Analisis en DC

El analisis en DC permite determinar el comportamiento de un circuito, bajo las

condiciones establecidas por las fuentes de alimentacion y polarizacion. A partir del

analisis en DC se determina el punto de operacion.

Se conoce como punto de operacion al valor de los voltajes y corrientes de un circui-

to, determinados por las fuentes de alimentacion y polarizacion, cuando no existe

dependencia con el tiempo. Es decir, si existen elementos cuyas variables electricas

varıan en el tiempo, como son los capacitores e inductores, el punto de operacion se

encuentra considerando que el circuito ha alcanzado un estado estacionario [20]. Por

lo tanto, el analisis en DC se puede ver como la forma de encontrar las soluciones de

una red resistiva, formada con los modelos de los elementos no lineales. La ecuacion

a resolver por un analisis en DC tiene la siguiente forma:

f (x ) = 0 (2.6)

Donde x representa las variables electricas del circuito que son desconocidas. En la

practica, la mayorıa de circuitos estan modelados por ecuaciones no lineales. Por

esta razon, la ecuacion (2.6) presenta una naturaleza no lineal y es necesario un

metodo numerico para encontrar la solucion del circuito. A continuacion se explica

brevemente el proceso para formular y resolver dicha ecuacion. Los conceptos pre-

sentados en esta seccion seran de utilidad para determinar el criterio de estabilidad

de las soluciones.

2.2.1. Analisis Nodal

El analisis nodal (NA) es el metodo mas usado en programas de simulacion de

circuitos para formular la ec. (2.6) a partir de las relaciones i − v de los elementos

del circuito, debido a la simplicidad cuando se automatiza el proceso. El NA se

aplica en circuitos basicos formados a partir de conductancias y fuentes de corriente

independientes, donde las incognitas son los voltajes nodales, que se encuentran a

partir de la ecuacion de equilibrio:

Gv = J (2.7)

24

Donde G es una matriz n× n que representa las relaciones corriente-voltaje de los

elementos lineales o linealizados, vb es una matriz n×1 que representa las incognitas

del circuito (voltajes nodales) y j es una matriz de n× 1 que representa las fuentes

independientes de corriente. La ecuacion (2.7) se obtiene directamente aplicando la

Ley de corrientes de Kirchoff (LCK), la cual establece que la suma algebraica de las

corrientes fluyendo por un nodo es cero.

Los pasos para llevar a cabo el NA son:

1. Identificar y enumerar los nodos en el circuito, y elegir un nodo de referencia.

Comunmente el nodo de referencia es el nodo de tierra.

2. Aplicar la LCK a cada nodo, expresando la ecuacion como se muestra a con-

tinuacion:

ia + ib + ic = 0

Expresar la corriente por cada rama en terminos de los voltajes nodales co-

rrespondientes, aplicando la Ley de Ohm. El sistema de ecuaciones resultante

debe ser ordenado en la forma de la ec. (2.7).

3. Resolver el sistema de ecuaciones.

Figura 2.19: Circuito de ejemplo para analisis nodal.

Considerese el circuito de la Figura 2.19 para aplicar el NA. En primer lugar, es

importante definir el sentido de la corriente por cada elemento. En este caso, se

define el signo de la corriente que sale de un nodo como positivo, y negativo cuando

entra al nodo. Aplicando el NA en este circuito se obtienen las siguientes ecuaciones

para cada nodo:

25

1 i1 + Is = 0

2 −i1 + i2 + i3 = 0

3 −i2 + i4 = 0

Si se reescriben las ecuaciones anteriores aplicando la ley de Ohm, se obtiene:

1 G1(v1 − v2) + Is = 0

2 −G1(v1 − v2) +G2(v2 − v3) +G3(v2) = 0

3 −G2(v2 − v3) +G4(v3) = 0

Finalmente, organizando las ecuaciones de la forma Gv = J , el sistema queda de la

siguiente manera:

G1 −G1 0

−G1 G1 +G2 +G3 −G2

0 −G2 G2 +G4

v1

v2

v3

=

−Is0

0

(2.8)

En la ecuacion anterior se observa que en la matriz G cada elemento puede encon-

trarse directamente sin formular las ecuaciones, ya que su posicion esta determinada

por los nodos que definen su funcion de rama. A estas posiciones predeterminadas

se les conoce como stamps.

2.2.1.1. Elementos compatibles con NA

No todos los elementos son compatibles con NA, debido a que la ecuacion Gv = J

es una funcion controlada por voltaje. Si la relacion v − i de un elemento cumple

explıcitamente esta funcion, entonces el elemento es compatible con NA.

A continuacion, se muestran los stamps de los elementos compatibles con NA

Conductancia

El stamp en la matriz G de una conductancia G entre los nodos i y j es:

[G −G−G G

]fila i

fila j

col i col j

26

Fuente de corriente

El stamp en la matriz J de una fuente de corriente I conectada a los nodos i

yj es:

[−II

]fila i

fila j

Fuente de corriente controlada por voltaje

La funcion de rama de una fuente de corriente controlada por voltaje, im =

gmvc, cumple la formulacion de NA, por lo que su stamp en la matriz G es:

[gm −gm−gm gm

]fila l

fila m

col i col j

2.2.1.2. Analisis Nodal Modificado

La limitacion mas importante del NA es el numero de elementos compatibles. Para

que la fuente de voltaje y las fuentes controladas restantes sean incluidas en el NA,

se utiliza una modificacion denominada Analisis Nodal Modificado (MNA) [35].

La idea del MNA es considerar las corrientes de rama de los elementos no compatibles

con el NA como incognitas, y agregar las funciones de rama como nuevas ecuaciones.

Por ejemplo, una fuente de voltaje Vx con un voltaje V conocido, conectada a los

nodos i y j, esta definida por:

V = vi − vj

Siendo la corriente de la fuente iVx , la nueva incognita que se agrega a la matriz.

Esto da como resultado el incremento de las matrices formuladas frente al NA. El

tamano de la matriz G del MNA es (n + p) × (n + p), donde n es el numero de

nodos y p el numero de elementos no compatibles con NA. A continuacion se listan

los stamps para los elementos no compatibles con NA.

27

Fuente de voltaje

El stamp de una fuente de voltaje V conectada entre los nodos i y j es:

1

−1

−1 1 0

vivjiV

=

V

fila i

fila j

fila n+v

col i col j col n+v

Fuente de corriente controlada por corriente

Una fuente de corriente controlada por corriente, definida por im = βic, tiene

el siguiente stamp:

1

−1

β

−β−1 1 0

im

=

0

fila i

fila j

fila l

fila m

fila n+ic

col i col j col n+ic

Fuente de voltaje controlada por corriente

Una fuente de voltaje controlada por corriente, definida por vm = rmic, tiene

el siguiente stamp:

1 0

−1 0

0 1

0 −1

−1 1 0 0 0 −rm0 0 −1 1 0 0

ivmic

=

0

0

fila i

fila j

fila l

fila m

fila n+vm

fila n+ic

col i col j col l col m

28

Fuente de voltaje controlada por voltaje

Una fuente de voltaje controlada por voltaje, definida por vm = µvc, tiene el

siguiente stamp:

1

−1

µ −µ −1 1 0

im

=

0

fila l

fila m

fila n+vm

col i col j col l col m col n+v

La principal limitacion del metodo MNA es que la diagonal principal de la matriz

puede contener ceros y causar problemas a la hora de resolver el sistema, sin embargo,

la facilidad con la que puede ser programado el metodo es la razon principal de su

uso en simuladores de circuitos [36].

2.2.2. Metodo Newton-Raphson

El metodo numerico mas usado para resolver sistemas de ecuaciones no lineales,

con la forma f (x ) = 0, es el algoritmo Newton-Raphson. Este es un procedimiento

iterativo, el cual aproxima un valor inicial de la incognitas (x 0) a un valor final. El

valor se considera la solucion del sistema (x∗) con una cierta tolerancia. El metodo

se expresa de la siguiente forma:

x (j+1) = x (j) −[J(x (j)

)](−1)f(x (j)

)(2.9)

donde:

[J (x (j))

]−1=

[df (x )

dx

∣∣x=x (j)

]−1

(2.10)

Sin embargo, encontrar la solucion de un circuito, formulando la ec. (2.6) y aplican-

do el procedimiento recursivo del metodo Newton-Raphson es computacionalmente

ineficiente. En su lugar, se lleva a cabo una linealizacion de los elementos no linea-

les para obtener un sistema de ecuaciones lineales. Con el proceso de linealizacion

29

llevado a cabo, el metodo se reescribe de la siguiente manera:

J(x (j)

)x (j+1) = −f

(x (j)

)+ J

(x (j)

)x (j) (2.11)

En otras palabras, el metodo Newton-Raphson linealiza el sistema no lineal f (x ) = 0

y lo convierte en un sistema lineal de la forma Ay = b.

2.2.2.1. Linealizacion de un elemento no lineal

En la Figura 2.20 se muestra un elemento no lineal n, modelado con una relacion

voltaje-corriente in = gn(v). Expandiendo esta relacion en series de Taylor, se ob-

tiene:

Figura 2.20: Resistor controlado por voltaje linealizado.

i(j+1) =∂g(v)

∂v

∣∣v=v(j)

v(j+1) + g(v(j))− ∂g(v)

∂v

∣∣v=v(j)

(v(j))

(2.12)

donde:∂g(v)

∂v

∣∣v=v(j)

=

[∂g(v)

∂v1

∣∣v=v(j)

,∂g(v)

∂v2

∣∣v=v(j)

, ...∂g(v)

∂vn

∣∣v=v(j)

](2.13)

Si la relacion in = gn(v) solo involucra a las variables electricas de la misma rama,

entonces el metodo Newton-Raphson linealiza la relacion y convierte la rama en una

rama compuesta. Esta rama compuesta es conocida como el modelo companion del

elemento no lineal [37]. La ecuacion (2.12) se reescribe de la siguiente manera:

i(j+1) = I(j)off +G(j)

eq v(j+1) (2.14)

donde

I(j)off = g

(v(j))−G(j)

eq v(j) = i

(v(j))−G(j)

eq v(j)

30

G(j)eq =

df(v)

dv

∣∣v=v(j)

Figura 2.21: Modelo companion nivel 1 del MOSFET.

Para un MOSFET, el modelo companion es el mostrado en la Figura 2.21, que se

obtiene a partir de su modelo DC. Pueden distinguirse tres regiones de operacion:

corte, saturacion y triodo [38].

Corte: vGS − vth < 0

La linealizacion en la region de corte es trivial, debido a que no fluye corriente en el

transistor, por lo que los parametros del modelo son cero.

Triodo: vGS > vth y vDS < (vGS − vth)

El modelo DC de un MOSFET en triodo establece ID como:

ID =µnCox

2

W

L

[2(vGS − vTH)vDS − v2

DS

](2.15)

De la misma manera, se aplican derivadas parciales para encontrar la transcondu-

tancia (gm) y la conductancia equivalente (geq).

g(j)m =

∂ID∂vGS

∣∣vGS=v

(j)GS

= µnCoxW

LvDS (2.16)

g(j)eq =

∂ID∂vDS

∣∣vDS=v

(j)DS

= µnCoxW

L

(vGS − vth − v(j)

DS

)(2.17)

Ioff esta dada por:

Ioff = I(j)D − g

(j)m v

(j)DS − g

(j)eq v

(j)DS (2.18)

31

Saturacion: vGS > vth y vDS > (vGS − vth)

El comportamiento de un MOSFET en saturacion esta definido por la siguiente

ecuacion:

ID =µnCox

2

W

L(vGS − vTH)2(1 + λ(vDS − vDS,sat )) (2.19)

Donde λ es el coeficiente de modulacion del ancho de canal y vDS,sat = vGS −vTH .Debido a que ID es funcion de dos variables (vGS, vDS), se aplican deriva-

das parciales para encontrar la transcondutancia (gm) y la conductancia equivalente

(geq) en el puerto DS.

g(j)m =

∂ID∂vGS

∣∣vGS=v

(j)GS

= µnCoxW

L(v

(j)GS − vTH)(1 + λ(vDS − v(j)

DS,sat )) (2.20)

g(j)eq =

∂ID∂vDS

∣∣vDS=v

(j)DS

= µnCoxW

L

(vGS − vth − v(j)

DS

)(2.21)

La corriente Ioff esta dada por:

Ioff = I(j)D − g

(j)m v

(j)DS − g

(j)eq v

(j)DS (2.22)

2.2.2.2. Circuitos con mas de una solucion

Como se menciono previamente, el metodo Newton-Raphson solamente encuentra

una solucion a la ecuacion (2.6). Sin embargo, al tratarse de una ecuacion no lineal,

esta podrıa tener una solucion, multiples soluciones o no tener solucion. Cuando se

analizan circuitos no lineales con multiples soluciones con un simulador basado en el

metodo Newton-Raphson es necesario asignar valores iniciales a los nodos que esten

cerca de la solucion, para, aplicando todas las combinaciones posibles en los valores

iniciales, poder encontrar las multiples soluciones del sistema. El numero de posibles

combinaciones esta dado por:

nc = p(n−nv)+1 (2.23)

donde p es el numero de incrementos necesarios para cubrir todo el rango de valores

32

del voltaje de alimentacion. P. ej. si el voltaje de alimentacion es 1 V y se aplican

incrementos de 0.1 V, entonces p = 10, n es el numero de nodos, nv los nodos

conectados a las fuentes de alimentacion y el 1 representa la fuente con la cual se

obtiene la curva caracterıstica.

Con el fin de reducir nc, se obtiene la curva caracterıstica del circuito aplicando un

barrido en DC a las fuentes de polarizacion, es decir, se obtiene la solucion del circuito

con el analisis en DC aplicando pequenos incrementos (desde cero hasta el valor

maximo y viceversa) en la fuente de polarizacion. Si la curva es monotonicamente

creciente y decreciente, y es igual en ambos sentidos, entonces el circuito tiene una

solucion para todo el rango de voltaje de polarizacion. En cambio, si la curva no es

monotona, los puntos donde la monotonicidad se pierde indican que existe mas de

una solucion [39].

Figura 2.22: Curva caracterıstica del Schmmit Trigger.

En la figura 2.22 se muestra la curva caracterıstica del Schmmit Trigger (fig. 2.16).

Se observa que no es monotonicamente creciente, y existe un efecto de salto en los

punto P1 y P2. Dado que la curva es diferente cuando cambia el sentido del barrido

en DC, se determina que entre los puntos P1 y P2 existe mas de una solucion.

Una vez definido el rango donde se encuentran las multiples soluciones, el termino

p de la ec. (2.23) es p = (p1− p2)/∆v, donde ∆v es el incremento en el voltaje de la

fuente.

33

2.2.2.3. Estabilidad de las soluciones

Las soluciones de un circuito pueden ser estables o inestables. La estabilidad de

las soluciones depende de la energıa almacenada en los elementos dependientes del

tiempo (capacitores e inductores). En varios trabajos [40, 41, 42] la estabilidad se

determina estudiando las curvas caracterısticas v-i en un puerto determinado del

circuito. Estas curvas caracterısticas, en circuitos con multiples soluciones, presentan

una region de resistencia negativa, la cual no aparece en circuitos con una solucion;

por lo tanto, si la red resistiva del circuito linealizado en un punto de operacion,

tiene elementos con resistencia negativa, la solucion se considera potencialmente

inestable.

El criterio de estabilidad empleado en este trabajo se basa en calcular los eigenvalores

de la matriz G de la ec. (2.7), que representa la parte resistiva del circuito. Si alguno

de los eigenvalores de esta matriz tiene parte real negativa, entonces la solucion es

inestable. Esto es mas preciso que solo calcular el determinante de la matriz G,

ya que si dos eigenvalores son negativos entonces el determinante seguira siendo

positivo y podrıa extraerse una conclusion erronea acerca de la estabilidad del punto

de operacion [20].

2.3. Pasos de la Metodologıa

Para encontrar los multiples puntos de operacion en un circuito, la metodologıa

consiste en aplicar los metodos presentados en este capıtulo, en el siguiente orden:

1. Grafos de cactus. Determinar la existencia de estructuras de retroalimenta-

cion positiva en el circuito. Si las hay, entonces el circuito puede tener multiples

puntos de operacion o soluciones.

2. Barrido en DC. Aplicar un barrido en DC (desde 0 hasta VDD y viceversa)

a las fuentes de alimentacion permite determinar la region donde se presentan

las multiples soluciones del circuito.

3. Puntos de operacion. Calcular los puntos de operacion en la region de-

terminada con el barrido en DC, aplicando valores iniciales en los nodos del

circuito.

4. Estabilidad de los puntos de operacion. Finalmente, se determina la

34

estabilidad de los puntos de operacion con los eigenvalores de la matriz G.

2.4. Conclusiones

En este capıtulo se aplica la teorıa de grafos para identificar de las estructuras de

retroalimentacion positiva, en un circuito. La existencia de dichas estructuras es con-

dicion necesario, mas no suficiente, para que existan multiples puntos de operacion.

Se muestra tambien como, a traves del analisis en DC y con el modelo linealizado

de los elementos del circuito, se puede determinar la existencia de multiples puntos

de operacion y analizar su estabilidad. Todos estos pasos se utilizan en la meto-

dologıa propuesta para encontrar los multiples puntos de operacion de un circuito,

que puede ser utilizada en circuitos relativamente complejos, como las referencias de

bandgap.

35

Capıtulo 3

Caso de estudio: inversor Schmitt

Trigger

En este capıtulo se presenta el analisis de un inversor Schmitt Trigger aplicando la

metodologıa propuesta en el capıtulo anterior. Se muestra ademas de que manera

evitar los multiples puntos de operacion mediante una modificacion en el circuito, y

se propone aplicar diversos circuitos de arranque a la configuracion inicial con el fin

de que el sistema alcance siempre el punto de operacion deseado en un cierto rango.

3.1. Inversor Schmitt Trigger

En la figura 3.1 se muestra un inversor Schmitt Trigger en tecnologıa CMOS [43].

Este circuito digital presenta la curva caracterıstica que muestra en la figura 3.2,

donde se observa que el cambio de estado en la salida ocurre a diferentes valores

del voltaje VGG, dependiendo si el barrido en VGG es ascendente o descendente. Los

puntos P+ y P− indican el cambio en el voltaje de salida, al pasar de VDD a 0 y de

0 a VDD, respectivamente. Este circuito es muy utilizado como comparador, ya que

la asimetrıa en el cambio de estado en la salida previene que el ruido en una senal

analogica de entrada provoque falsos cambios de estado.

37

Figura 3.1: Diagrama Schmitt Trigger.

Figura 3.2: Curva caracterıstica del Schmitt Trigger.

A continuacion se describe el diseno del Schmitt Trigger en tecnologıa CMOS 0.18µm,

cuyos parametros mas relevantes se resumen en la tabla 3.1, donde VDD es el voltaje

de alimentacion, µ es la movilidad de los portadores, Cox es el espesor del oxido,

VT es el voltaje de umbral y Lmin es la longitud mınima de canal que permite la

tecnologıa.

Tabla 3.1: Parametros de tecnologıa CMOS

Parametro NMOS PMOSVDD (V) 1.8 1.8µCox (µA/V 2) 340 71VT (V) 0.5 -0.45Lmin (µm) 0.18 0.18

38

Las dimensiones de los transistores NMOS, tıpicamente, son las mınimas en circuitos

digitales como el Schimtt Trigger. En el caso de los PMOS, las dimensiones se

calculan a partir de la relacion de transcondutancia de los NMOS y los PMOS, debido

a que se busca un comportamiento simetrico entre ambos tipos de transistores. Las

dimensiones de los transistores PMOS esta dada por:

(W

L

)P

=µCoxN

(WL

)N

µCoxP= 4.7

(W

L

)N

(3.1)

A continuacion se analiza el Schmitt Trigger aplicando la metodologıa propuesta en

el capıtulo 2.

3.1.1. Grafo de cactus

En primer lugar, se genera el grafo de cactus del Schmitt Trigger, como se muestra

en la figura 3.3. Este grafo esta formado por dos estructuras de retroalimentacion

positiva, lo que indica que el circuito podrıa tener multiples soluciones. La primera de

las estructuras (ERP1) esta formada por los transistores MP2 y MP3, y la segunda

(ERP2) esta formada por los transistores MN2 y MN3. Estas estructuras estan

identificadas en el circuito de la figura 3.4 en color verde y rojo, respectivamente.

gnd

von2

n1

mp2amn1amp2bmn1bmp3amn3amp3bmn3bmn1f1mn3f1mp2f1mp3f1

Figura 3.3: Grafo de cactus de un Schmitt Trigger.

39

Figura 3.4: Estructuras de retroalimentacion positiva en un Schmitt Trigger.

3.2. Analisis en DC

Dado que existen ERP, se aplica un barrido en DC aplicado al nodo VGG se obtiene

la curva caracterıstica, como se muestra en la figura 3.2. Se observa que las curvas

difieren cuando el voltaje varıa desde 0.65 V (P−) hasta 1.15 V (P+), por lo que

en este rango de voltaje se encuentra mas de un punto de operacion.

Para encontrar los multiples puntos de operacion entre P- y P+ se usa un simulador

electrico, el simulador SPICE, el cual esta basado en el metodo Newton-Raphson

(SPICE). Con este simulador se calcula el punto de operacion del circuito, punto

a punto, considerando un barrido en VGG con incrementos de 0.05V, en el rango

definido por P− y P+ y aplicando valores iniciales en los nodos n1 y n2 en el mismo

rango y con el mismo incremento. A partir de la ec. (2.23) se obtiene que el numero

de combinaciones es 1000.

Despues de realizar todas las simulaciones se obtienen tres puntos de operacion para

cada valor de VGG. En la figura 3.5 se muestra la curva caracterıstica reconstruida,

con interpolacion, a partir de los valores de voltaje obtenidos que pertenecen al

tercer punto de operacion (en color cian).

3.2.1. Puntos de operacion

A continuacion se presentan los puntos de operacion encontrados en el Schmitt

Trigger con VGG = 0.7 V.

40

0.00 0.25 0.50 0.75 1.00 1.25 1.50 1.75

VGG (V)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volt

aje

(V

)

Voltaje de Salida

Vout(final)Vout(0 VDD)

Vout(VDD 0)

Figura 3.5: Curva caracterıstica final.

Punto de operacion 1

Los voltajes de los nodos del punto de operacion 1 (OP 1) se listan en la

tabla 3.2, y las Regiones de operacion y los parametros de los transistores que

forman las estructuras de retroalimentacion positiva del circuito se muestran

en la tabla 3.3.

Tabla 3.2: Voltajes nodales del OP 1

Nodo VoltajeVGG 0.7 Vn1 1.1 Vn2 0 V

Vout 0 V

Tabla 3.3: Puntos de operacion de los transistores en el OP 1

ERP1 ERP2MP2 MP3 MN2 MN3

Region Corte Saturacion Triodo CorteCorriente

ID53 nA 72 µA 52 nA 1 pA

VGS -384 mV -1 V 700 mV 0 mVVDS -1 V -1 V 0 mV 1.8 V

41


Los voltajes de los nodos en el punto de operacion 2 (OP 2) se listan en la

tabla 3.4, y la informacion de los puntos de operacion de los transistores se

muestra en la tabla 3.5.


nodo voltajeVGG 0.7 Vn1 1.343 Vn2 73 mV

Vout 328 mV



Region Saturacion Saturacion Saturacion CorteCorriente

ID6.7 µA 63.3 µA 6.7 µA 10 nA

VGS -643 mV -1.015 V 627 mV 255 mVVDS -1.015 V -1.343 V 255 mV 1.72 V


Los voltajes de los nodos en el punto de operacion 3 (OP 3) se listan en la

tabla 3.6 y la informacion de los puntos de operacion de los transistores se

muestra en la tabla 3.7.


nodo voltajeVGG 0.7 Vn1 1.8 Vn2 1.1 V

Vout 1.8 V

42



Region Triodo Corte Corte SaturacionCorriente

ID1.4 pA 6 pA 6 aA 16 µA

VGS -1.1 V -0 V -391 mV 0.7 VVDS 0 mV 0 mV 0.7 V 0.7 V

3.2.2. Estabilidad de los puntos de operacion

Despues de determinar los puntos de operacion existentes en el Schmitt Trigger

es necesario conocer la estabilidad de los mismos. Para ello se debe formular la

matriz G con el modelo companion de cada transistor, y obtener los eigenvalores y

el determinate de la matriz.

En este caso particular, la matriz G es:

G =

δ1 gmMP1 − gdsMP10 −gdsMN3

0 1 0

−gdsMP1δ2 gmMP2 − gdsMP2

0 0 0 0

gmMN3 gmMP3 − gdsMP2gdsMP2

+ gds4 −gmMN3 − gdsMN10 0 0

−gmMN3 − gdsMN30 −gmMN1 − gdsMN1

δ3 0 0 0

gmMP1 gmMP2 − gmMP1 gmMN1 − gmMP2 gmMN2 − gmMN1 0 0 1

1 0 0 0 0 0 0

0 0 0 0 1 0 0

(3.2)

δ1 = −gmMP1 + gdsMP1+ gdsMN3

δ2 = −gmMP2 − gmMP3 + gdsMP1+ gdsMP2

+ gds3

δ3 = gmMN1 + gmMN3 + gdsMN1+ gdsMN2

+ gdsMN3

El valor de las transcondutancias (gmx) y, las conductancias (gdsx) se calcula con las

ecuaciones (2.20) y (2.21) cuando el transistor se encuentra en saturacion, y con las

ecuaciones (2.16) y (2.17) cuando se encuentra en triodo.

43

Los eigenvalores de la matriz G y su determinante en el OP 1 son:

Eingenvalores de [G]OP1 =

283.23 0

198.16 0

206.24 0

13.10 0

1 0

1 0

0.013 0

∣∣∣G∣∣∣

OP1= 1.95× 106

Dado que los eigenvalores y el determinante son positivos, este punto de operacion

es estable.

En el OP 2, los eigenvalores de la matriz G y su determinante son:


219.32 0

−291.84 0

−187.16 0

17.23 0

−1 0

1 0

0.003 0

∣∣∣G∣∣∣

OP2= −668× 103

En este caso el determinante es negativo, por lo se concluye que este punto de

operacion es inestable.

44

Finalmente, en el OP 3, los eigenvalores de la matriz G y su determinante son:


1 0

1 0

1 0

1 0

0.013 0

0.008 0

0.00016 0

∣∣∣G∣∣∣

OP3= 1.66× 10−9

Dado que el determinante es positivo, este punto de operacion tambien es estable.

Como se puede observar en las tablas 3.3 y 3.7, correspondientes a los OP 1 y

OP 3, existe una diferencia de 3 a 9 ordenes de magnitud en las corrientes de los

transistores que estan fuera de saturacion. Esto provoca la diferencia de magnitud

en los eigenvalores y los determinantes correspondientes a estos puntos de operacion.

3.3. Eliminar los multiples puntos de operacion

A continuacion, se plantea la posibilidad de modificar el Schmitt Trigger para que

exista un unico punto de operacion. A partir de los voltajes de los nodos n1 y n2 que

forman parte de las estructuras de retroalimentacion positiva del circuito, mostrados

en la figura 3.6, y el voltaje de salida, donde se observa que: cuando el barrido en la

entrada es de 0 a VDD, el voltaje en el nodo n1 es igual al voltaje de salida hasta que

se produce el cambio de nivel en la salida, mientras que, el voltaje en n2 empieza a

descender cuando el voltaje en la entrada alcanza los 0.65 V. De la misma manera,

cuando el barrido es de VDD a 0, el voltaje en n2 es el mismo que la salida hasta que

se alcanza 0.65 V en la entrada y se produce el cambio de nivel en la salida, mientras

que el voltaje en n1 empieza a aumentar cuando se alcanza 1.15 V en la entrada.

Por lo cual se concluye que para que el Schmitt Trigger alcance siempre el 1 logico

en el rango de multiples puntos de operacion, alcance el 1 logico es necesario que el

voltaje en los nodos n1 y n2 sea mayor a VDD/2 y menor a VDD/2, para alcanzar el

0 logico.

45

0.00 0.25 0.50 0.75 1.00 1.25 1.50 1.75Voltaje (V)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)Voltaje de n1

Vn1(0 VDD)Vn1(VDD 0)

(a)

0.00 0.25 0.50 0.75 1.00 1.25 1.50 1.75Voltaje (V)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de n2Vn2(0 VDD)Vn2(VDD 0)

(b)

Figura 3.6: Voltajes nodales: (a) n1, (b) n2.

El procedimiento propuesto para eliminar los multiples puntos de operacion en el

Schmitt Trigger consiste en inyectar corriente en el nodo n1, para mantenerlo en

un nivel alto, y de manera simultanea extraer corriente del nodo n2 para evitar el

aumento de voltaje en este nodo, como se muestra en la figura 3.7 [44].

Figura 3.7: Schmitt Trigger con circuitos de arranque.

El grafo de cactus correspondiente al Schmitt Trigger modificado se muestra en la

figura 3.8, donde se observa que se mantienen las mismas estructuras de retroali-

mentacion positiva mostradas en la figura 3.3. El analisis en DC del Schmitt Trigger

modificado se muestra en la figura 3.9. Se observa que tiene un unico punto de

operacion para todo el rango de valores en el voltaje de entrada.

46

vo

n1

gnd

n2

mp3amn3amspbmsnbmp3bmspamn3bmsnamp2f1

mp3f1mp2amn1amspf1msnf1mp2bmn1bmn1f1mn3f1

Figura 3.8: Grafo de cactus del Schmitt Trigger con circuitos de arranque.

0.0 0.5 1.0 1.5VGG (V)

0.0

0.5

1.0

1.5

Volta

je (V

)

Voltaje de salidaVout (ST )Vout (ST modifcado)

Figura 3.9: Curva caracterıstica del Schmitt Trigger original y del Schmitt Triggermodificado.

En la figura 3.10 se muestra el voltaje de salida y en los nodos n1 y n2. Al contrario de

lo que ocurrıa en el Schmitt Trigger original, no hay cambio de nivel en los voltajes

de los nodos n1 y n2, gracias a la inyeccion y extraccion de corriente mediante los

transistores MS1 y MS2.

47

0.00 0.25 0.50 0.75 1.00 1.25 1.50 1.75Voltaje (V)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salida y voltajes nodalesVout

Vn1Vn2

Figura 3.10: Voltajes nodales de n1 y n2.

3.4. Circuitos de arranque

La idea original de los circuitos de arranque es aplicar corriente en determinados

nodos para evitar que un circuito, como una referencia de voltaje, alcance un punto

de operacion que no corresponde al esperado. Puede ocurrir, por ejemplo, que el

voltaje de salida no alcance el valor deseado o que el circuito permanezca apagado,

aun cuando las fuentes de alimentacion tienen el voltaje adecuado. Por lo general,

los circuitos de arranque no eliminan la posibilidad de que existan multiples puntos

de operacion sino que, en caso de llegar a un punto de operacion estable no esperado,

activan algun mecanismo (inyeccion y/o extraccion de corrientes) para modificar el

punto de operacion hasta alcanzar el deseado. Para que el circuito de arranque no

interfiera en el funcionamiento del circuito principal, una vez alcanzado dicho punto

de operacion deseado es preferible que el circuito de arranque se apague.

Los circuitos de arranque pueden clasificarse en:

Power-on-Reset

Inyeccion/extraccion constante de corriente

Inyeccion/extraccion de corriente controlada

Circuitos de arranque dinamico

48

A continuacion se muestra como aplicar los diversos circuitos de arranque en el caso

particular del inversor Schmitt Trigger.

3.4.1. Power-On-Reset

Los circuitos de arranque Power-On-Reset (POR) consisten en un transistor que

funciona como interruptor que se activa mediante una senal de control al inicializar

el circuito, con el fin de conseguir que el sistema alcance siempre el mismo punto de

operacion[16].

(a) (b)

(c) (d)

Figura 3.11: Esquema de Schimitt Trigger con circuitos de arranque power-on-resetconectados para alcanzar el 1 logico, cuando el voltaje entrada encuentra en la regionde multiples puntos de operacion, e inyecta corriente en (a) el nodo n1, (b) los nodosn1 y n2, (c) el nodo n2, (d) el nodo de salida Vout.

49

En la figura 3.11 se muestra un Schmitt Trigger con diversas maneras de conectar el

circuito de arranque POR, el cual consiste en un transistor cuyo voltaje de compuerta

controla la inyeccion de corriente en diferentes nodos del circuito. En este caso el

objetivo es alcanzar siempre el 1 logico, cuando el voltaje de entrada se encuentra

en la region de multiples puntos de operacion (definida entre P− y P+).

Para probar el circuito de arranque, se aplica un voltaje de entrada VGG que varıa

desde VDD hasta P+ (1.1 V), debido a que en este rango el punto de operacion

que se alcanza sin el circuito de arranque es el 0 logico. La inyeccion de corriente

comienza cuando se alcanza el voltaje final de entrada, para asegurar que existe el

valor de entrada suficiente para alcanzar el 1 logico. En la figura 3.12 se muestra el

resultado de inyectar corriente en los diferentes nodos. Si se inyecta corriente en el

nodo n1, se observa que la salida no cambia, debido a que la corriente fluye por el

transistor MP3, que esta en saturacion, y MP2 se encuentra en corte. Esta opcion

queda por lo tanto descartada. Si se inyecta corriente en los nodos n1 y n2 o solo en

el nodo n2, se alcanza el uno en la salida, debido a que al aumentar el voltaje de n2

el transistor MN2 pasa de saturacion a corte; finalmente, si la corriente se inyecta

en el nodo de salida el punto de operacion deseado tambien se alcanza, ya que el

voltaje aumenta en el nodo y el transistor MN3 pasa a saturacion, mientras que,

MP3 pasa a corte.

30 35 40 45 50 55 60tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salidaVin

Vout(n1 y n2)Vout(n2)Vout(out)

Figura 3.12: Voltajes de salida con inyeccion de corriente en los nodos.

En la tabla 3.8 se muestran los resultados mas importantes. Se observa que cuando

el circuito de arranque actua directamente sobre el nodo salida, es posible alcanzar

el punto de operacion con una inyeccion de corriente menor (46 µA) y en un lapso de

tiempo tambien menor (52 ns). El consumo de potencia es de hasta 282 µW cuando

50

se inyecta en n1 y n2 simultaneamente, y de 80 µW cuando se inyecta en el nodo de

salida.

Tabla 3.8: Parametros del circuito de arranque POR para alcanzar el 1 logico

Nodos en losque se inyecta

corriente

Corrienteinyectada

(µA)

Consumo depotencia (µW)

Tiempo deestablecimiento (ns)

n1 y n2 78, 78 282 53n2 78 201 54

Vout 46 80 52

En la figura 3.13 se muestran de nuevo varias alternativas de conexion del circuito

de arranque POR al inversor Schmitt Trigger, esta vez con el fin de alcanzar siempre

el 0 logico cuando el voltaje de entrada se encuentra en la region de multiples puntos

de operacion.

Para analizar el comportamiento del circuito, se aplica un voltaje de entrada VGG

que varıa desde 0 V hasta P− (0.65 V), debido a que en este rango el punto de

operacion que se alcanza sin el circuito de arranque es el 1 logico. La extraccion de

corriente comienza cuando se alcanza el voltaje final de entrada para asegurar que

existe la polarizacion suficiente para alcanzar el 0 logico.

En la figura 3.12 se muestra el resultado de extraer corriente en los diferentes nodos.

Si se extrae corriente en el nodo n2, no hay cambios significativos en el voltaje de

salida, debido a que la corriente extraıda es suministrada por el transistor MN3, ya

que este permanece en saturacion y MN2 se mantiene en corte. Por lo tanto, esta

opcion queda descartada. Si se extrae corriente de los nodos n1 y n2 o solo en n1,

se alcanza el cero, debido a que el voltaje en el nodo n1 baja y el transistor MP3

pasa a saturacion. Finalmente, si se extrae corriente del nodo de salida en punto de

operacion deseado tambien se alcanza, debido a que el voltaje en el nodo disminuye

y el transistor MP3 pasa a saturacion y MN3 pasa a corte.

En la tabla 3.9 se muestran los resultados mas importantes. Se observa que cuando

el circuito de arranque actua directamente en el nodo salida, permite que el punto

de operacion se alcance mas rapido (51 ns) y con una cantidad de corriente menor

(60 µA). El consumo de potencia es de hasta 227 µW cuando se extrae de n1 y n2

simultaneamente y de 107 µW cuando se extrae del nodo de salida.

51

(a) (b)

(c) (d)

Figura 3.13: Esquema de Schimitt Trigger con circuitos de arranque Power-On-Resetconectados para alcanzar el 0 logico, cuando el voltaje entrada encuentra en la regionde multiples puntos de operacion, y extrae corriente de (a) nodo n1, (b) los nodosn1 y n2, (c) el nodo n2, (d) el nodo de salida Vout.

Tabla 3.9: Parametros del circuito de arranque power-o-reset para alcanzar el 0logico

Nodos en losque se extrae

corriente

Corrienteextraıda

(µA)


Tiempo deestablecimiento

(ns)n1 114 204 54

n1 y n2 115, 36 277 53Vout 60 108 51

52

30 35 40 45 50 55 60tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)



Figura 3.14: Voltajes de salida con extraccion de corriente en los nodos.

3.4.2. Fuentes de corriente constante

Las fuentes de corriente constante usadas como circuito de arranque aseguran que

el circuito permanezca en punto de operacion deseado, con el inconveniente de que

siempre al inyectar corriente de manera permanente, el consumo de potencia aumen-

ta. Sin embargo, aunque se hable de fuentes de corriente constante, debido a que el

voltaje de control VGS es siempre el mismo, estas fuentes pueden llegar a apagarse

si el voltaje VDS es lo suficientemente pequeno.

La conexion de los transistores como fuentes de corriente contantes que inyectan

corriente en los nodos del Schmitt Trigger, es la misma mostrada en la figura 3.11,

solo que en este caso los voltajes de compuerta son constantes.

En la figura 3.15 se muestra el voltaje de salida cuando se inyecta corriente en los

diferentes nodos, con el fin de alcanzar siempre un 1 logico entre P- y P+. Al inyectar

corriente directamente en el nodo de salida, punto de operacion deseado se alcanza

mas rapido que las otras alternativas.

53

30 35 40 45 50 55 60 65 70tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volt

aje

(V

)

Voltaje de salida

Vout(n1 y n2)

Vout(n2)

Vout(out)

Vin

Figura 3.15: Voltaje de salida con inyeccion de corriente constante.

En la tabla 3.10 se muestran los resultados mas importantes. Se observa que la

cantidad de corriente que se requiere inyectar en el nodo salida es menor (138 µA).

El mayor consumo de potencia es de 847 µW cuando se inyecta corriente en los

nodos n1 y n2 simultaneamente.

Tabla 3.10: Parametros del Schmitt Trigger aplicando un fuentes de corriente paraalcanzar el 1 logico


corriente

Corrienteinyectada

(µA)



(ns)n1 y n2 68, 93 290 51

n2 93 166 54Vout 46 83 50

Con el fin de que el Schmitt Trigger alcance el 0 logico, las fuentes de corriente

constante se aplican para extraer corriente de los nodos del circuito, como se muestra

en la figura 3.13, manteniendo el voltaje en la compuerta de los transistores POR

constante.

En la figura 3.16 se muestra el voltaje de salida cuando se extrae corriente, y en la

tabla 3.11 se muestran los parametros mas importantes para cada caso. Se observa

que si se extrae corriente del nodo de salida, el punto de operacion se alcanza mas

rapido (47 ns) y con el menor consumo de potencia (180 µW).

54

30 35 40 45 50 55 60tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salida


Vin

Figura 3.16: Voltaje de salida con extraccion de corriente.

Tabla 3.11: Parametros del Schmitt Trigger aplicando un fuentes de corriente paraalcanzar el 0 logico


corriente

Corrienteinyectada

(µA)



(ns)n1 75 135 53

n1 y n2 75, 41 148 51Vout 58 105 47

3.4.3. Fuentes de corriente controladas

En este tipo de circuitos de arranque se utiliza retroalimentacion negativa para que

la inyeccion o extraccion de corriente se interrumpa cuando el circuito principal

alcance el punto de operacion deseado. A continuacion se muestran varios circuitos

de arranque que emplean esta tecnica:

I. Circuito de arranque con inversor

En la figura 3.17 se muestra el circuito de arranque propuesto en [17], el cual

opera de la siguiente manera: el inversor, formado por M1 y M2, sensa el voltaje

de salida, y si este es cercano a 0 V, se activa el transistor M5 y se inyecta

corriente en el nodo de salida. Para alcanzar el cero la corriente se extrae de

los nodos de la misma manera.

55

(a) (b)

Figura 3.17: Circuito de arranque con inversor, (a) Inyecta corriente, (b) Extraecorriente.

En la figura 3.18 se muestra el voltaje de salida cuando se inyecta corriente

en los nodos: n2, n1 y n2 y Vout para alcanzar un 1 logico. Se observa que la

inyeccion de corriente en el nodo de salida permite que el punto de operacion

deseado se alcance mas rapido (43 ns).

0 10 20 30 40 50 60 70tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salida


Vin

Figura 3.18: Voltaje de salida inyectando corriente en los nodos n2, n1 y n2, y Vout.

En la tabla 3.12 se muestran los resultados mas importantes. Se observa que

si se inyecta corriente en el nodo de salida, el punto de operacion deseado se

alcanza inyectando la menor cantidad de corriente (76 µA). El mayor consumo

56

de potencia es de 394 µW cuando se inyecta corriente en n1 y n2 simultanea-

mente.

Tabla 3.12: Parametros del Schmitt Trigger aplicando el circuito 3.17a


corriente

Corrienteinyectada

(µA)



(ns)n1 y n2 16, 203 394 52

n2 203 365 46Vout 76 136 43

En la figura 3.19 se muestra el voltaje de salida cuando se extrae corriente de

los nodos: n1, n1 y n2, n2 y Vout para alcanzar un 0 logico, y en la tabla 3.13 se

muestran los resultados mas importantes. Se observa que si se extrae corriente

del nodo de salida, el punto de operacion deseado se alcanza consumiendo

la menor cantidad de corriente (76 µA) y el mayor consumo de potencia es

cuando se extrae corriente de los nodos n1 y n2 simultaneamente.

30 40 50 60 70 80 90 100tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salida


Vin

Figura 3.19: Voltaje de salida extrayendo corriente de los nodos n1, n1 y n2, y Vout.

Tabla 3.13: Parametros del Schmitt Trigger aplicando el circuito 3.17b


corriente

Corrienteinyectada

(µA)



(ns)n1 125 225 76

n1 y n2 125, 48 311 53Vout 63 114 50

57

II. Circuito de arranque con comparador

El circuito mostrado en la figura 3.20 fue propuesto en [16], y su funcionamiento

se basa en usar un comparador para sensar el voltaje de salida y compararlo

con un voltaje de referencia, en este caso, Vref = 0.9 V. Si el voltaje de salida

del Schmitt Trigger es menor al voltaje de referencia, entonces el comparador

enciende dos transistores que permiten la inyeccion de corriente en los nodos

del Schimitt-Trigger, para que se alcance el 1 logico. Cuando se desea alcanzar

el 0 logico, se extrae corriente de los nodos del Schmitt Trigger aplicando el

mismo funcionamiento.

(a) (b)

Figura 3.20: Circuito de arranque con comparador que (a) inyecta corriente, (b)extrae corriente.


en los nodos: n2, n1 y n2, y Vout para alcanzar un 1 logico. Se observa que el

tiempo en que se alcanza el punto de operacion deseado cuando se inyectan en

el nodo de salida y cuando se inyecta en los nodos n1 y n2, es el mismo, pero

en el segundo caso la corriente requerida, como se observa en la tabla 3.14, es

casi el triple, siendo 63 µA para la inyeccion en el nodo de salida y 196 µA en

los nodos n1 y n2.



corriente

Corrienteinyectada

(µA)



(ns)n1 y n2 91, 105 370 51

n2 105 231 55Vout 63 163 51

58

0 10 20 30 40 50 60 70tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75Vo

ltaje

(V)

Voltaje de salida


Vin

Figura 3.21: Voltaje de salida inyectando corriente en los nodos n2, n1 y n2, y Vout.

En la figura 3.22 se muestra el voltaje de salida cuando se extrae corriente

en los nodos: n1, n1 y n2, y Vout para alcanzar un 0 logico. En este caso el

punto de operacion se alcanza antes de que el voltaje de entrada alcance su

valor final, si la inyeccion de corriente se realiza en el nodo de salida.

30 40 50 60 70 80 90 100tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salida


Vin

Figura 3.22: Voltaje de salida extrayendo corriente de los nodos n1, n1 y n2, y Vout.

En la tabla 3.15 se muestran los resultados mas importantes de la extraccion

de corriente. Se observa que la mayor cantidad de corriente extraıda ocurre

cuando se realiza en los nodos n1 y n2 simultaneamente, con 146 µA en total.

59

Tabla 3.15: Parametros del Schmitt Trigger aplicando el circuito 3.20b


corriente

Corrienteinyectada

(µA)



(ns)n1 86 204 69

n1 y n2 86, 60 312 52Vout 56 151 49

III. Circuito de arranque con resistencia

En [18] se propone el circuito de la figura 3.23, el cual funciona de la siguiente

manera: para alcanzar el uno (fig 3.16a), se genera una corriente a partir de

la resistencia R1 que sera inyectada en el sistema por el transistor M5 hasta

que el voltaje de salida active el transistor M1. En ese momento el circuito de

arranque deja de inyectar corriente. Para alcanzar el cero (fig 3.16b), se espera

que M1 este activado, por lo tanto M2 tambien lo estara, lo que permitira que

M5 extraiga corriente del sistema hasta que se desactive M1.

(a) (b)

Figura 3.23: Circuito de arranque con resistencia que (a) inyecta corriente, (b) extraecorriente.


en los nodos: n2, n1 y n2 y Vout para alcanzar un 1 logico, y en la tabla 3.11

se muestran los resultados mas importantes de la inyeccion de corriente. Se

observa que la mayor cantidad de corriente inyectada ocurre cuando se inyecta

en los nodos n1 y n2 simultaneamente, con 183 µA en total.

60

30 35 40 45 50 55 60tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75Vo

ltaje

(V)



Figura 3.24: Voltaje de salida aplicando el circuito 3.23a para inyectar corriente enlos nodos n1 y n2, n2, y Vout.

Tabla 3.16: Parametros del circuito de arranque con resistencia 3.23a


corriente

Corrienteinyectada

(µA)



(ns)n1 y n2 46, 137 513 51

n2 137 382 52Vout 132 371 53

En la figura 3.25 se muestra el voltaje de salida cuando se extrae corriente de

los nodos n2, n1 y n2, n1 y Vout para alcanzar un 0 logico, y en la tabla 3.17 se

muestran los resultados correspondientes. Se observa que la mayor cantidad de

corriente extraıda ocurre cuando se lleva a cabo la extraccion en los nodos n1

y n2 simultaneamente, con 178 µA en total, equivalente a un consumo de 691

µW, mientras que la extraccion de corriente en el nodo de salida es la opcion

que menos potencia consume con 354 µW.

Tabla 3.17: Parametros del circuito de arranque con resistencia 3.23b


corriente

Corrienteinyectada

(µA)



(ns)n1 76 555 53

n1 y n2 76, 102 691 52Vout 58 354 54

61

30 35 40 45 50 55 60tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75Vo

ltaje

(V)



Figura 3.25: Voltaje de salida aplicando el circuito 3.23b para extraer corriente delos nodos n1, n1 y n2, y Vout.

3.4.4. Circuito de arranque dinamico

Este tipo de circuitos de arranque inyectan corriente en el sistema durante un tiempo

definido por la carga o descarga de un capacitor. Los circuitos de arranque dinamicos,

como los mostrados en la figura 3.26, aplicados al Schmitt Trigger, requieren un

interruptor para cargar o descargar inicialmente el respectivo capacitor, y ası evitar

que el transistor que inyecta/extrae corriente permanezca apagado. Estos circuitos

de arranque funcionan de la siguiente manera: para alcanzar el uno, el interruptor

se desactiva y permite que el capacitor se cargue a traves de M1, mientras que

el transistor M2 inyecta corriente hasta que el voltaje en el capacitor apaga este

transistor. Para alcanzar el cero, el interruptor se desactiva y permite que el capacitor

se descargue a traves de M1 y hasta que el capacitor se descargue, el transistor M2

extraera corriente. Estas pruebas se llevaron a cabo con un capacitor de 10 pF, con

una corriente maxima de carga de 70 µA lo que permite un tiempo de carga de 80

ns aproximadamente.

62

(a) (b)

Figura 3.26: Circuito de arranque dinamico, (a) fuerza el uno, (b) fuerza el cero.

En la figura 3.27 se muestra el voltaje de salida cuando se inyecta corriente en los

nodos: n2, n1 y n2, y Vout para alcanzar un 1 logico, donde se observa que la inyeccion

del nodo de salida permite que el punto de operacion se alcance en 47 ns.

30 35 40 45 50 55 60 65 70tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salida


Vin

Figura 3.27: Voltaje de salida aplicando el circuito 3.26a para inyectar corriente enlos nodos n1 y n2, n2, y Vout.

En la tabla 3.18 se muestran los parametros mas importantes de la inyeccion de

corriente. Se observa que se requiere inyectar la mayor cantidad de corriente cuando

se inyecta en los nodos n1 y n2 simultaneamente, con 168 µA en total.

63



corriente

Corrienteinyectada

(µA)



(ns)n1 y n2 66, 102 336 51

n2 102 245 51Vout 63 158 50

En la figura 3.28 se muestra el voltaje de salida cuando se extrae corriente de los

nodos: n2, n1 y n2, n1 y Vout para alcanzar un 0 logico, donde se observa que si se

extrae corriente del nodo de salida, el 0 se alcanza en 45 ns.

En la tabla 3.17 se presentan los parametros mas importantes de la extraccion de

corriente. Cuando se extrae corriente de los nodos n1 y n2 simultaneamente, se

requieren 222 µA en total.

20 25 30 35 40 45 50 55 60tiempo (ns)

0.00

0.25

0.50

0.75

1.00

1.25

1.50

1.75

Volta

je (V

)

Voltaje de salida


Vin

Figura 3.28: Voltaje de salida aplicando el circuito 3.26b para extraer corriente delos nodos n1, n1 y n2, y Vout.


Nodos en losque se extrae

corriente

Corrienteextraıda

(µA)



(ns)n1 125 245 50

n1 y n2 125, 97 488 47Vout 76 168 45

64

3.4.5. Comparacion de circuitos de arranque

A continuacion se muestra una tabla comparativa de los circuitos de arranque con

los resultados mas importantes cuando la inyeccion/extraccion se lleva a cabo en el

nodo de salida, dado que este es el nodo donde se consume menos potencia y que

permite llegar al punto de operacion mas rapido. En la tabla 3.20 se observa que

para alcanzar un uno, los circuitos de arranque que menor corriente requieren son

el power-on-reset y la fuente de corriente constante, ambos con 46 µA. Para alcanza

un cero, el circuito que menos corriente requiere es el circuito de arranque con

comparador, con 56 µA. En contrapartida, el circuito de arranque con resistencia es

el que mayor potencia consume siempre. En cuestion de tiempo de establecimiento,

para alcanzar el uno, el circuito de arranque con inversor es la mejor opcion y para

alcanzar el cero, el circuito de arranque dinamico es la mejor opcion. El circuito

de arranque que ofrece la mejor relacion rapidez/consumo es la fuente de corriente

constante para alcanzar cualquiera de los dos estados logicos.

Tabla 3.20: Tabla comparativa de los circuitos de arranque

Circuitosde arranque

Corrienteinyectada

(µA)

Consumo depotencia

(µW)


(ns)¿El circuitode arranquese apaga?uno cero uno cero uno cero

Schmitt-Trigger - - 60 60 - - -Power-On-Reset 46 60 80 108 52 51 Sı

Fuente decorrienteconstante

46 58 83 105 50 47 Sı*

Circuito dearranque con

inversor76 63 136 114 43 50 Sı

Circuito dearranque concomparador

63 56 163 151 51 49 No

Circuito dearranque con

resistencia132 58 371 354 53 54 No

Circuito dearranquedinamico

63 76 158 168 50 45 Sı

* En este caso particular, el circuito de arranque se apaga, debido a que el voltajeVDS de los transistores que lo forman es cercano a cero.

65

3.5. Conclusiones

En este capıtulo se ha aplicado la metodologıa del capitulo anterior para encontrar

los multiples puntos de operacion en un Schmitt Trigger disenado en tecnologia

CMOS 0.18 µm. Se han encontrado las estructuras de retroalimentacion positiva

con grafos de cactus, aplicando el analisis en DC se han encontrado los puntos de

operacion en la region definida por los puntos P+ y P− (de 0.65 V a 1.15 V) de la

curva caracterıstica y se ha determinado su estabilidad usando el modelo companion

del MOSFET.

Se ha demostrado que es posible eliminar o evitar los puntos de operacion estables

no deseados modificando el Schmitt Trigger y utilizando circuitos de arranque.

En cuanto a los circuitos de arranque analizados, los power-on-reset son la opcion

que menos potencia consume y su implementacion es facil de llevar a cabo. Por

otro lado, las fuentes de corriente constante son la mejor alternativa por su relacion

rapidez/consumo. En el caso de los circuitos de arranque dinamicos, la principal

desventaja que presentan es la area necesaria para integrar los capacitores, ademas

de tener un consumo de potencia elevado comparado con los power-on-reset.

66

Capıtulo 4

Diseno de Referencias de Bandgap

Las referencias de voltaje son un componente esencial en los sistemas, tanto analogi-

cos como digitales. A medida que las tecnologıas de fabricacion avanzan y las di-

mensiones de los transistores se reducen, el diseno de referencias de voltaje enfrenta

nuevos retos para ofrecer la precision necesaria y minimizar los efectos de las fuentes

de error presentes en el sistema.

En la primera parte de este capıtulo se presentan los fundamentos del funcionamiento

de las referencias de voltaje. Posteriormente se describe el diseno de referencias de

bandgap de primer orden, y se aplica la metodologıa descrita en el capıtulo 2 para

determinar si existen multiples puntos de operacion en estas referencias. Finalmente

se describe el funcionamiento y diseno de referencias de bandgap de segundo orden,

con el fin de mejorar el coeficiente de temperatura (TC, por sus siglas en ingles)

respecto a las referencias de primer orden.

4.1. Referencia de Bandgap

Las referencias de bandgap son circuitos disenados para proporcionar un valor de

voltaje estable ante variaciones de temperatura y en la fuente de alimentacion. Se

basan principalmente en sumar un voltaje o una corriente que aumenta con la tem-

peratura, es decir, con una dependencia proporcional a la temperatura absoluta

(PTAT, por sus siglas en ingles), y un voltaje o una corriente con una dependencia

complementaria con la temperatura absoluta (CTAT, por sus siglas en ingles); de

esta manera se busca que el TC de la referencia de bandgap sea cercano a cero

67

[13]. En la figura 4.1 se ilustra el principio de funcionamiento de una referencia de

bandgap.

Figura 4.1: Comportamiento de una referencia de bandgap de acuerdo con la tem-peratura [13].

Como se vera mas adelante, el voltaje CTAT se genera a partir de un transistor

bipolar polarizado en directa, mientras que el voltaje PTAT se obtiene usando la

diferencia de voltaje base-emisor de dos transistores bipolares, de diferentes dimen-

siones, pero que conducen la misma corriente.

4.1.1. Transistores bipolares en tecnologıa CMOS

En tecnologıa CMOS estandar suelen encontrarse dos tipos de transistores bipolares

(BJT) parasitos formados por los propios transistores MOS. En un proceso con pozo

n se encuentran transistores bipolares pnp de sustrato (verticales) y transistores pnp

laterales. A continuacion se describen ambos [12].

Transistor bipolar lateral

Figura 4.2: Vista transversal de un BJT pnp lateral en tecnologıa CMOS [12].

68

La seccion transversal de un transistor bipolar lateral se muestra en la Figura

4.2. El emisor y el colector estan formados por la fuente (P+) y el drenaje

(P+), mientras que la base esta formada por el pozo n. Este tipo de transistor

presenta varias desventajas para su uso en referencias de bandgap. La mas

importante es que tiene asociado un transistor pnp de sustrato (en la figura

aparece en color gris), que provoca que la corriente inyectada por el emisor

fluya por ambos transistores y, por lo tanto, la curva caracterıstica i − v se

desvıa significativamente de la curva exponencial ideal [12].

Transistor bipolar de sustrato

Figura 4.3: Vista transversal de un BJT pnp de sustrato en tecnologıa CMOS [12].

En la Figura 4.3 se muestra la seccion transversal de un transistor pnp de

sustrato en un pozo n. Para formar este transistor se utiliza una implantacion

P+ como emisor, el area de colector esta definida por el sustrato y la base

es el pozo n. El hecho de que el colector este formado por el sustrato, que

tıpicamente es conectado a tierra, solo permite configuraciones colector comun.

Aunque su ganancia de corriente βF sea muy pequena en comparacion con los

transistores de procesos bipolares, este transistor tiene un flujo de corriente

unidimensional, lo que resulta en una curva caracterıstica i − v cercana al

comportamiento ideal. Por tal motivo, los transistores bipolares de sustrato

son los utilizados en referencias de bandgap [12].

Los parametros caracterısticos de los transistores bipolares transversales en tecno-

logıa CMOS UMC 180nm obtenidos por simulacion, se listan en la Tabla 4.1.

Donde Vg0 es el voltaje base-emisor extrapolado hasta 0 K, η es una constante

independiente de la temperatura pero dependiente del proceso, k es la constante de

Boltzmann y q es la carga del electron.

69

Tabla 4.1: Parametros caracterısticos de los transistores bipolares transversales entecnologıa CMOS UMC 180nm

Parametro Valor

Vg0 1.18 V

η 3.05

k 1.38 ×10−23m2kgKs2

q 1.6 ×10−23 C

VBE(300K) 0.723 V

4.1.2. Voltaje CTAT

El voltaje base-emisor (VBE) de un transistor bipolar, polarizado en directa, decrece

con la temperatura, es decir tiene un TC negativo [15], como se vera a continuacion.

Considerese la corriente de colector IC , dada por:

IC = IseVBE/VT (4.1)

donde VT es el voltaje termico (VT = kT/q) e IS es la corriente de saturacion.

Entonces el VBE es:

VBE = VT ln

(ICIS

)(4.2)

La corriente de saturacion esta definida por:

IS = CT ηe(−Vg0/VT ) (4.3)

Donde C es una constante independiente de la temperatura y η = 4 − n, es una

constante independiente de la temperatura pero dependiente del proceso, y que

tıpicamente tiene un valor entre 3.6 y 4 [3]. Finalmente, la corriente de colector

tiene un dependencia con la temperatura descrita por:

IC(T ) = CT ηe(VBE(T )−Vg0)/VT (4.4)

70

Para determinar la dependencia de VBE es necesario considerar dos temperaturas:

una temperatura arbitraria T y una temperatura de referencia Tr. Aplicando la

ecuacion (4.4) para ambas temperaturas, se obtiene la dependencia de VBE(T ) a

partir de la expresion IC(T )/IC(Tr) [45]:

VBE(T ) = Vg0

(1− T

Tr

)+T

TrVBE(Tr)−(η−x)

kT

qln

(T

Tr

)+kT

qln

(IC(T )

IC(Tr)

)(4.5)

donde, por razones practicas, la dependencia con la temperatura de la corriente de

colector se expresa como una potencia de T :

IC(T ) = IC(Tr)

(T

Tr

)x(4.6)

donde x es un numero definido por la dependencia con la temperatura de la co-

rriente que fluye a traves del transistor bipolar, siendo x = 0 para una corriente

independiente de la temperatura, x = 1 para una corriente proporcional a la tempe-

ratura (PTAT), etc. A partir de las ecuaciones (4.5) y (4.6), VBE(T ) se expresa de

la siguiente manera [45]:

VBE(T ) = Vg0

(1− T

Tr

)+T

TrVBE(Tr)− (η − x)

kT

qln

(T

Tr

). (4.7)

Para apreciar mejor el comportamiento CTAT del voltaje base-emisor, la ecuacion

se reescribe como una tangente a la curva de VBE(T ) en la temperatura de referencia

Tr, y un termino no lineal c(T ), como se muestra en la figura 4.4a [12]:

VBE(T ) = VBE0 − λT︸︷︷︸tangente en T=Tr

+c(T ) (4.8)

donde VBE0 es la extrapolacion de la tangente hasta T = 0 K:

VBE0 = Vg0 +kTrq

(η − Tr

IC(Tr)

[∂IC∂T

]T=Tr

)(4.9)

71

(a)(b)

Figura 4.4: (a)Dependencia con la temperatura del voltaje base-emisor; (b) curvaturapara diferentes valores de (η − x) con Tr = 25 C [14].

λ es la pendiente de la tangente:

λ =VBE0 − VBE(Tr)

Tr(4.10)

y c(T ) es el termino no lineal o curvatura:

c(T ) =k

qη

(T − Tr − T ln

(T

Tr

))+k

q

(T ln

(IC(T )

IC(Tr)

)− (T − Tr)

TrIC(Tr)

[∂IC∂T

]T=Tr

)(4.11)

En la Figura 4.4b se representa c(T ) para distintos valores de (η − x) y se observa

que la curvatura es aproximadamente parabolica y disminuye conforme el valor de

x es mas cercano al valor del parametro η [14].

4.1.3. Voltaje PTAT

En 1964 se demostro que si dos transistores bipolares operan con densidades de

corriente diferentes, entonces la diferencia de los voltajes base-emisor es directamente

proporcional a la temperatura absoluta [46]. En la Figura 4.5 se muestra el principio

para generar un voltaje PTAT, si dos transistores identicos son polarizados con

corrientes de colector nIo e Io y se desestiman las corrientes de base [15]:

72

Figura 4.5: Generacion de voltaje PTAT con corrientes diferentes.

∆VBE = VBE1 − VBE2

= VT ln nIoIs1− VT ln Io

Is2

= VT lnn

(4.12)

Otra opcion para generar el voltaje PTAT es polarizar con corrientes iguales los dos

transistores, donde Q2 es n veces mas grande, como se muestra en la Figura 4.6. El

procedimiento para calcular ∆VBE es el mismo:

∆VBE = VBE1 − VBE2

= VT ln IoIs1− VT ln Io

nIs2

= VT lnn

(4.13)

Figura 4.6: Generacion de voltaje PTAT con tamanos bipolares de tamanos diferen-tes.

73

4.1.4. Voltaje de referencia

Una vez definidos los voltajes CTAT y PTAT, se puede obtener un voltaje de refe-

rencia con un coeficiente de temperatura cercano a cero. En la practica, ∂VBE/∂T ≈−1.5 mV/C, mientras que, ∂VT/∂T ≈ +0.087 mV/C, por lo tanto, es necesario

multiplicar ambos coeficientes por factores para su cancelacion. Si VREF = α1VBE +

α2VT lnn y se elige α1 = 1, entonces α2 se obtiene a partir de: α2 lnn(0.087mV/C) =

1.5mV/C, es decir, α2 lnn ≈ 17.2. sabiendo que el voltaje VBE ≈ 750mV a 25 C,

y VT ≈ 25.8mV a 25C. Entonces para obtener TC(VREF ) ≈ 0, VREF debe cumplir:

VREF ≈ VBE + 17.2VT ≈ 1.25 V (4.14)

Para sumar el voltaje CTAT (VBE) y el voltaje PTAT (17.2 VT) se considera el

circuito conceptual de la Figura 4.7a. Suponiendo que Vo1 y Vo2 son iguales y que

Q2 es n veces mas grande que Q1, entonces VBE = RI + VBE2 y RI = VBE1 −VBE2 = VT lnn. De esta manera, Vo2 = VBE2 + VT lnn . Debe cumplirse por lo tanto

que lnn ≈ 17.2, lo cual supondrıa conectar un numero prohibitivo de transistores

bipolares en paralelo. Para solucionarlo, el termino RI = VT lnn se multiplica por

un factor que permita disminuir el numero de transistores bipolares. Un circuito

practico se muestra en la Figura 4.7b, donde el amplificador operacional sensa los

voltajes Vx y Vy, e inyecta corriente en las resistencias R1 y R2, que deben ser iguales.

Debido al efecto de la retroalimentacion negativa, los nodos X y Y se encuentran

al mismo voltaje. El voltaje de referencia se obtiene a la salida del amplificador. El

analisis del circuito es el siguiente: dado que VBE1 − VBE2 = VT lnn, y la corriente

que circula por Q2 es proporcional a la temperatura, IPTAT = VT lnn/R3, el voltaje

de salida es:

Vout = VBE2 + (VT lnn)

(1 +

R2

R3

)(4.15)

Para TC(VREF ) ≈ 0, (VT lnn)(1 + R2/R3) debe ser aproximadamente 17.2. Es im-

portante resaltar que el resultado no depende del TC de los resistores [15].

74

(a)(b)

Figura 4.7: Obtencion del voltaje de referencia (a) circuito conceptual; (b) imple-mentacion practica.

4.2. Referencias de bandgap de primer orden

Se conoce como referencias de bandgap de primer orden a aquellas donde solo se

lleva a cabo la cancelacion del termino lineal de la dependencia con la temperatura

del voltaje base-emisor (termino lineal de la ecuacion (4.9)).

En diversos trabajos [13, 14, 15, 16, 17, 18] se reporta la posibilidad de que en las

referencias de bandgap existan multiples puntos de operacion. En particular existirıa

un punto de operacion donde el circuito no enciende, aun si la fuente de alimentacion

opera en el voltaje requerido, ademas del punto de operacion deseado.

Con el fin de buscar y encontrar los multiples puntos de operacion en una referencia

de bandgap, se aplica la metodologıa descrita en el Capıtulo 2 a dos referencias de

bandgap de primer orden clasicas: la referencia autopolarizada y la referencia CMOS

basica.

4.2.1. Referencia de Tsividis o autopolarizada

En la Figura 4.8 se muestra la referencia de Tsividis [4]. Funciona de la siguiente

manera: el espejo de corriente formado por lo transistores M1-M4 hace que las ramas

de Q1 y Q2 tengan la misma corriente y, debido a que Q2 es n veces mas grande que

Q1, se obtiene una diferencia de potencial en los emisores de los BJT Q1 y Q2. Con

esta diferencia de potencial y R1 se genera una corriente PTAT. Esta corriente es

75

copiada por el transistor M5 y con R2 se convierte en un voltaje que se suma con el

voltaje VBE de Q3, dado que el voltaje VBE de Q3 es CTAT, se obtiene el voltaje de

referencia independiente de la temperatura.

Figura 4.8: Referencia de bandgap [4].

El voltaje de referencia VREF esta dado por:

VREF = VBE3 +R2

R1

∆VBE (4.16)

Los valores de los elementos para el diseno son los siguientes: R1 = 6.2 kΩ, R2 = 30

kΩ, (W/L)N = 10, (W/L)P = 15.5, IPTAT = 10 µA a 25 C y n = 8. Para elegir el

parametro n se tomo en cuenta la tecnica de centroide comun en el layout [47], que

permite minimizar el mismatch entre los transistores bipolares, como se muestra en

la Figura 4.9.

Figura 4.9: Centroide comun para transistores bipolares.

El voltaje de referencia obtenido se muestra en la Figura 4.10, se observa que VREF =

76

1.08 V, con un ∆VREF = 1.6 mV y un TC(VREF ) = 8.2 ppm/C. En la figura 4.11

se muestra el rechazo a la fuente de alimentacion (PSR, por sus siglas en ingles)

correspondiente a la referencia autopolarizada. Se observa un PSR= −12.5 dB a 10

kHz.

50 25 0 25 50 75 100 125Temperatura (°C)

1.0858

1.0860

1.0862

1.0864

1.0866

1.0868

1.0870

1.0872

1.0874

Volta

je (V

)Voltaje de referencia

Figura 4.10: Voltaje de referencia vs temperatura.

Figura 4.11: PSR de la referencia de Tsividis.

4.2.1.1. Analisis de grafos de cactus

El grafo de cactus correspondiente a la referencia autopolarizada se muestra en la

Figura 4.12, donde los transistores en configuracion diodo son representados como

resistencias no lineales.

Al aplicar la reduccion del grafo se obtiene una estructura de retroalimentacion posi-

tiva, aplicando las operaciones O(M2), O(M3), O(Q1), S(Q2), O(Q3), S(R1), O(R2),

77

n2

n3

n6

n1

gnd

n5n4

vref

m1adm2m5bm1bm5am4f1r1m4am4bdm3m5f1m1f1dq12dq1dq2r2

Figura 4.12: Grafo de cactus correspondiente a la referencia de Tsividis.

formada por los transistores M1 y M4 como se muestra en la imagen 4.13. Ası mismo,

en la figura 4.14 se resaltan, en color azul, los transistores que forman la estructura

de retroalimentacion positiva.

n2

n1

n4

O[dm2] O[dm3] O[dq1] O[dq12] S[dq2] S[r1] O[r2] 48m1am1bm4am4bm4f1m1f1

Figura 4.13: Estructura de retroalimentacion positiva encontrada en la referencia deTsividis.

4.2.1.2. Analisis en DC

Una vez determinada la existencia de una estructura de retroalimentacion positiva,

y por lo tanto la posibilidad de que existan de multiples puntos de operacion, se

lleva a cabo un barrido en DC aplicado a la fuente de alimentacion de 0 a VDD y de

VDD a 0, como se muestra en la Figura 4.15. Se observa que la curva caracterıstica es

monotonicamente creciente en todo el rango de voltaje, por lo que se puede concluir

que no existen multiples puntos de operacion en la referencia autopolarizada. A

continuacion se presentan las condiciones en las cuales la referencia permanecerıa

apagada y una explicacion para aclarar por que no es posible un punto de operacion

78

Figura 4.14: Estructura de retroalimentacion positiva en color azul.

diferente al deseado.

0.00 0.25 0.50 0.75 1.00 1.25 1.50 1.75VDD (V)

0.0

0.2

0.4

0.6

0.8

1.0

V REF

(V)

Voltaje de referenciaVout(0 VDD)Vout(VDD 0)

Figura 4.15: Barrido en DC del voltaje de referencia.

Las condiciones necesarias para que no circule corriente por el circuito son: como se

muestra en la figura 4.16, que todos los nodos han de estar a un voltaje cercano a 0

V, excepto el nodo n1 que ha de tener un voltaje cercano a VDD. Si estas condiciones

se cumplen, todos los transistores permanecen en corte. Sin embargo, el equivalente

resistivo de la rama formada por los transistores M1, M3 y Q1, si se consideran todos

los transistores en corte, se formarıa un divisor de voltaje. Esto generarıa caıdas de

voltaje en cada dispositivo, el transistor Q1 presenta la mayor resistencia equivalente,

79

Figura 4.16: Voltajes nodales necesarios para que la referencia permanezca apagada.

dado que su VBE (723 mV, en tecnologıa considerada) es mayor al voltaje umbral

de los transistores MOS. Por lo tanto, la mayor caıda de voltaje serıa en Q1, cuando

el voltaje de la fuente de alimentacion sea mayor a VBE, este BJT se polarizarıa y

permitirıa que todo el circuito alcance el punto de operacion deseado. Esto aplica a

todas las ramas del circuito.

4.2.2. Referencia de Brokaw

La referencia de Brokaw se muestra en la figura 4.17. Se basa en generar una corriente

PTAT IPTAT = ∆VBE/R1, la cual se copia con el transistor M3 para generar un

voltaje CTAT en Q3. El voltaje de referencia VREF esta dado por la suma del voltaje

base-emisor de Q3 y la caıda de voltaje en R2, como describe la siguiente expresion:

VREF = VCTAT + VPTAT = VBE3 +R2

R1

∆VBE (4.17)

Los valores de los elementos para el diseno son los siguientes: R1 = 6.2 kΩ, R2 = 49

kΩ, (W/L)N = 4.5, (W/L)P = 22.5, IPTAT = 10 µA a 25 C, n = 8, el amplificador

operacional implementado es de dos etapas con compensacion Miller (Fig. 4.18), y

sus parametros caracterısticos se muestran en la Tabla 4.2.

80

Figura 4.17: Referencia de Brokaw.

Figura 4.18: Diagrama de amplificador operacional.

Tabla 4.2: Parametros caracterısticos del amplificador operacional

Parametro ValorTecnologıa CMOS 180nmGanancia 61.5 dB

Ancho de banda 17.2 kHzMargen de fase 67.5 °

Vin,min, Vin,max 0.12 V, 0.936 VVout,min, Vout,max 0.13 V, 1.68 V

SR+, SR- 0.1 V/µs, 0.07 V/µs

El voltaje de referencia obtenido se muestra en la Figura 4.19, donde se observa

un VREF = 1.24 V, con un ∆VREF = 1.9 mV y un TC(VREF ) = 8.5 ppm/C. En

la figura 4.20 se muestra el PSR correspondiente a la referencia CMOS basica. Se

observa un PSR= −32 dB a 10 kHz.

81

−60 −40 −20 0 20 40 60 80 100 120 1401.2405

1.241

1.2415

1.242

1.2425

1.243

1.2435Voltaje de referencia

Temperatura (°C)

Vol

taje

(V

)

Figura 4.19: Voltaje de referencia vs temperatura.

Figura 4.20: PSR de referencia CMOS basica.

4.2.2.1. Analisis de grafos de cactus

En la figura 4.21 se muestra el grafo de cactus correspondiente a la referencia CMOS

basica, donde el amplificador operacional es representado como una fuente de voltaje

controlada por voltaje y los transistores BJT son representados por el equivalente

de un resistor no lineal debido a que estan conectados en una configuracion diodo.

Aplicando las siguientes operaciones:O(Q1), O(Q2), S(Q3), O(R1), O(R2), Z(opamp),

en el grafo de cactus, se obtiene una estructura de retroalimentacion positiva forma-

da por los transistores M1 y M2 y en la figura 4.23 se resaltan los transistores que

forman esta estructura de retroalimentacion positiva en color azul

.

82

Figura 4.21: Grafo de cactus correspondiente a la referencia de Brokaw.

gnd

n2

n4

O[dq1] S[dq12] O[dq2] O[r1] O[r2] z[op]m1f1m2f1m1am2am1bm2b

Figura 4.22: Estructura de retroalimentacion positiva encontrada en la referencia deBrokaw.

4.2.2.2. Analisis en DC

Dada la estructura de retroalimentacion positiva encontrada con el grafo de cactus,

es necesario aplicar un barrido en DC para comprobar si existen multiples puntos

de operacion. La curva caracterıstica se muestra en la Figura 4.24, y se observa que

la curva es creciente hasta que se alcanzan los 1.2 V. En este punto se presenta un

descenso en el voltaje de salida, pero no existen diferencias en la curvas ascendente

(cuando la alimentacion pasa de 0 a VDD) y la descendente (cuando la alimentacion

pasa de VDD a 0) que indiquen una region con multiples puntos de operacion.

83

Figura 4.23: Estructura de retroalimentacion positiva en color azul.

0.00 0.25 0.50 0.75 1.00 1.25 1.50 1.75VDD (V)

0.0

0.2

0.4

0.6

0.8

1.0

1.2

V REF

(V)

Voltaje de referenciaVout(0 VDD)Vout(VDD 0)

Figura 4.24: Barrido en DC del voltaje de referencia.

Siendo la entrada del amplificador operacional (opamp) tipo P, al encender el circui-

to, el voltaje en los nodos serıa cercano a cero, por lo que, las entradas en el opamp

se polarizaran cuando el voltaje de la fuente de alimentacion sea mayor al voltaje

umbral de los transistores PMOS. Para que el circuito permanezca apagado es nece-

sario que el amplificador operacional sea un par diferencial tipo N, con transistores

NMOS con un voltaje umbral mayor a VBE. En ese caso, el VBE no serıa suficiente

84

para polarizar las entradas del opamp y, como consecuencia, su voltaje de salida

tendrıa un valor cercano a VDD. Otra condicion que permitirıa que el circuito per-

maneciera apagado es que los voltajes VBE de los transistores bipolares fueran cero;

sin embargo, como se explico en la seccion anterior, el divisor de voltaje formado en

cada rama del circuito, no hace posible esta condicion.

Figura 4.25: Condiciones para que la referencia de Brokaw permanezca apagada.

4.2.3. Comparacion de referencias de primer orden

En la tabla 4.3 se muestra una comparacion de los parametros de las referencias de

primer orden. Se observa que los TC son practicamente iguales, las diferencias son

principalmente debido al uso del amplificador operacional en la referencia CMOS

basica, lo que permite mejorar el PSR a costa de un mayor. Otra diferencia evidente

es la curvatura del voltaje de referencia, esto se debe a que el amplificador opera-

cional mantiene sus voltajes de entrada iguales en todo el rango de temperatura,

mientras que, esto no sucede en la referencia autopolarizada, como se muestra en la

figura 4.26. Al no mantener los voltajes (v1 y v2) iguales, la pendiente de la IPTAT

disminuye, y dado que el termino no lineal del VCTAT depende de IPTAT, su curvatura

se invierte.

85

Tabla 4.3: Comparacion de referencias de bandgap de primer orden

ParametroReferencia

autopolarizadaReferencia

CMOS basicaVoltaje nominal 1.08 V 1.24 V

TC 8.2 ppm/C 8.5 ppm/CPSR (@10 kHz) -12.5 dB -32 dB

Consumo 55 µW 132 µW

50 0 50 100Temperatura (°C)

0.55

0.60

0.65

0.70

0.75

0.80

0.85

Volta

je (V

)

Referencia autopolarizadav1v2

50 0 50 100Temperatura (°C)

Referencia CMOS básicav1v2

Figura 4.26: Comparacion de los voltajes v1 y v2 de las referencias de primer orden.

4.3. Referencias de bandgap de segundo orden

En las referencias de bandgap de segundo orden se busca cancelar la curvatura del

termino no lineal para mejorar el TC de la referencia. Una forma de cancelar los

terminos de segundo orden consiste en sumar un voltaje cuadratico, obtenido a

partir de la corriente PTAT, a la salida de la referencia de primer orden. La idea

es cancelar el termino no lineal del voltaje base-emisor (ec. 4.11) con un termino

cuadratico positivo, como se muestra en la figura 4.27 [3].

86

Figura 4.27: VPTAT + V2PTAT + VBE [3].

El termino cuadratico del voltaje base-emisor se determina a partir de reescribir el

termino no lineal de la ecuacion (4.18) como una serie de Taylor, como se muestra

en la ecuacion (4.19)

VBE = Vg0 −T

Tr[Vg0 − VBE(Tr)]− (η − x)VTr

T

Trln

(T

Tr

)︸︷︷︸

termino no lineal

(4.18)

VBE = Vg0 −T

Tr[Vg0 − VBE(Tr)]

− (η − x)VTrTr

[a0 +

a1(T − Tr)1!

+a2(T − Tr)2

2!+ ...+

an(T − Tr)n

n!

](4.19)

Donde a0, a1...an son los coeficientes que se calculan de la siguiente manera:

ak =∂k[T ln

(TTr

)]∂T k

∣∣∣T=Tr

(4.20)

Tomando hasta el termino cuadratico de la expansion y aplicando las constantes de

la Tabla 4.1, el VBE queda como:

VBE = 1.31− 1.52× 10−3T− 1.5× 10−6T2 (4.21)

A partir de la ecuacion (4.21) se obtiene la dependencia cuadratica del voltaje base-

emisor con la temperatura. Sera necesario generar una corriente I2PTAT y convertirla

a un voltaje cuadratico que cancele este termino cuadratico de VBE.

87

4.3.1. Generacion de I2PTAT

La generacion de la corriente proporcional a la temperatura al cuadrado se lleva a

cabo a partir de una corriente PTAT y de un circuito conocido como celda cuadratica,

basada en el principio translineal.

4.3.1.1. Principio translineal MOS.

El principio translineal MOS establece que, con un numero par de transistores co-

nectados como se muestra en la figura 4.28, con tantas conexiones compuerta-fuente

en sentido horario (CW) como conexiones compuerta-fuente en el sentido antihora-

rio (CCW), y suponiendo que todos los transistores estan en saturacion, la relacion

de sus corrientes esta dada por [48]:

Figura 4.28: Lazo translineal de 4 transistores [14].

∑CW

√i

W/L=∑CCW

√i

W/L(4.22)

Donde i, W y L son la corriente de drenaje, el ancho de canal y la longitud de un

transistor MOS, respectivamente. La relacion entre las corrientes de drenaje del lazo

translineal de 4 transistores esta dada por:

√I1 +

√I2 =

√I3 +

√I4 (4.23)

Suponiendo que los 4 transistores tienen las mismas dimensiones y estan bien empa-

rejados, manipulando las corrientes es posible obtener circuitos cuadraticos/divisores.

4.3.1.2. Celda cuadratica

En la figura 4.29 se muestra la celda cuadratica propuesta en [49], donde los transis-

tores M9, M10, M11 tienen las mismas dimensiones; de la misma manera los transis-

88

tores M5, M6, M13 y M14 son iguales, y finalmente M12 = 4×M9. El lazo translineal

esta formado por los transistores desde M1 a M4. Con el voltaje Vbias se establece el

punto de operacion correcto en el lazo translineal. Una corriente constante I1 fluye a

traves de M3 y M4, de modo que aplicando el principio translineal, la relacion entre

las corrientes del lazo esta dada por:

Figura 4.29: Esquematico de la celda cuadratica.

√IA = 2

√I1 −

√IB (4.24)

Como se puede observar en la fig. 4.29, IB esta definida por:

IB = IA + Iin (4.25)

Elevando al cuadrado (4.24) y sustituyendo IB de (4.25) se obtiene:

IA = 4I1 − 4√I1IB + IB

IA = 4I1 − 4√I1IB + IA + Iin

(4.26)

Resolviendo el sistema de ecuaciones se obtiene:

IA = (4I1−Iin)2

16I1

IB = (4I1+Iin)2

16I1

(4.27)

89

A fin de obtener la corriente de salida, los transistores M13 y M14 copian las corrientes

de M5 (IM5 = I1 + IB) y M6 (IM6 = I1 + IA), respectivamente. Posteriormente estas

corrientes son sumadas y se les resta la corriente de DC (2I1) a fin de obtener:

IC =Iin

2

8I1

(4.28)

Finalmente, usando el espejo de corriente formado por M15 y M16, siendo M16 8

veces mas grande que M15 se obtiene:

Iout =Iin

2

I1

(4.29)

En la figura 4.30 se muestran los resultados de la implementacion de la celda

cuadratica, donde se observa que la corriente de salida tiene un nivel de DC de

aproximadamente 3 µA.

0 20 40 60 800

5

10

15

Corri

ente

(µA)

Corriente CuadráticaEntrada

0 20 40 60 80Tiempo (µs)

5

10

15

20

25

Corri

ente

(µA)

Salida idealSalida simulacion

Figura 4.30: Resultados de la celda cuadratica.

Si se inyecta una corriente PTAT de la celda cuadratica, se obtiene una corriente

I2PTAT , en la figura 4.31 se nuestra una comparacion entre la corriente I2

PTAT obtenida

con la celda cuadratica y una obtenida a partir de una fuente de corriente controlada

por corriente ideal (CCCS). Se observa un offset de aproximadamente −400 nA.

90

50 25 0 25 50 75 100 125Temperatura (°C)

6

8

10

12

14

16

18

Corr

iente

(µA

)

IPTAT

IP2TAT(celda)IP2TAT(CCCS)

Figura 4.31: I2PTAT obtenida con la celda cuadratica.

Analisis de grafos de cactus en la celda cuadratica

Con el fin de determinar si la celda cuadratica contiene estructuras de retroalimen-

tacion positiva, se obtiene su grafo de cactus, que se muestra en la Figura 4.32. En

el grafo se omiten los transistores M15 y M16 por que solo forman un espejo de co-

rriente simple. Al realizar las 214 reducciones posibles, no se encuentran estructuras

de retroalimentacion positiva.

1

5

3

9

gnd

4

8

7

2

m5am5bm14bm14admom6am6bm13bm13adm9m10bm11bm12bm10am11am12am1am8f1m1b

m3am5f1m14f1m3bm6f1m13f1m10f1m11f1m12f1m1f1m4f1m4am4bdm7m8bm8adm2m3f1

Figura 4.32: Esquematico de la celda cuadratica utilizada.

Debido que la celda cuadratica no contiene estructuras de retroalimentacion positiva,

y las referencias de bandgap propuestas, que se presentan a continuacion, se basan

91

en la referencia CMOS basica, en las que no existen multiples puntos de operacion,

por lo que no se emplearan circuitos de arranque.

4.3.2. Referencia de bandgap de segundo orden basada en

suma de voltajes (Referencia 1)

Como se menciono previamente, para cancelar el termino cuadratico de VBE se debe

sumar un voltaje cuadratico a la salida de la referencia de primer orden, como se

muestra en la Figura 4.33. El voltaje de referencia esta dado por:

VREF = VBE +R2(IPTAT + I2PTAT ) (4.30)

Figura 4.33: Referencia de Bandgap con cancelacion de segundo orden.

En la figura 4.34 se muestran las tres senales involucradas en la referencia de band-

gap, donde se observa que la corriente cuadratica debe ser escalada por un factor k,

debido a que en la referencia de primer orden se determino R2 = 49 kΩ para cancelar

el componente lineal de VBE. El factor se obtiene a partir de una aproximacion con

polinomios I2PTAT :

92

50 25 0 25 50 75 100 125Temperatura (°C)

0.55

0.60

0.65

0.70

0.75

0.80

0.85

Volt

aje

(V

)

6

8

10

12

14

16

18

Corr

iente

(µA

)

VBE(Q3)

IPTAT

I2PTAT

Figura 4.34: Senales que se suman en la referencia de bangap.

I2PTAT = −6.98× 10−7 − 3.73× 10−9T + 1.44× 10−10T2 A (4.31)

por lo tanto, VPTAT 2 es:

VPTAT 2 = R2(I2PTAT ) = −0.034− 1.8× 10−9T + 7.1× 10−6T2 V (4.32)

Si se evalua VPTAT 2 en T = 300 K, se obtiene VPTAT 2 = 0.135 V, mientras que el

termino cuadratico de VBE es 1.5× 10−6T 2 = 0.56 V, por lo tanto el factor k es:

k =0.135 V

0.56 V= 0.24 (4.33)

Sin embargo, con la simulacion se encontro que el mejor TC(VREF ) se obtiene cuando

k = 0.02. La razon principal de que k sea tan pequeno se debe principalmente a

que al aplicar las aproximaciones se despreciaron terminos de orden superior. En la

figura 4.35 se muestra el voltaje de referencia, utilizando una fuente corriente ideal

para generar kIPTAT . Se observa que: el VREF es 1.215 V y el TC = 0.7 ppm/C.

Para una aplicacion practica no es posible reducir la corriente I2PTAT 50 veces. Dado

que los coeficientes termicos de primer y segundo orden de IPTAT e I2PTAT estan

93

Figura 4.35: Voltaje de referencia de segundo orden.

relacionados por:

TC(IPTAT ) = kTC(I2PTAT

IB) (4.34)

donde k = 2× 10−2, se obtiene la siguiente relacion:

25TC(IPTAT ) = 0.5TC(I2PTAT

IB) (4.35)

Aplicando estos coeficiente a las corrientes en el circuito de la figura 4.33, se obtiene

un VREF = 1.215 V y un TC(VREF ) = 1.05 ppm/C, en la figura 4.36 se muestra el

voltaje de referencia en funcion de la temperatura. En la figura 4.37 se muestra el

PSR correspondiente a la referencia de segundo orden basada en suma de voltajes,

donde el PSR = −29 dB a 10 kHz.

94

50 25 0 25 50 75 100 125Temperatura (°C)

1.21525

1.21530

1.21535

1.21540

1.21545

Volta

je (V

)

Figura 4.36: Voltaje de referencia en funcion de la temperatura.

Figura 4.37: PSR de la referencia de segundo orden basada en suma de voltajes.

La principal desventaja encontrada en esta referencia es el consumo de potencia, ya

que la corriente IPTAT es 250 µA en T = 300 K, y el consumo total de la referencia

es de 847 µW.

95

4.3.3. Referencia de bandgap basada en suma de corrientes

(Referencia 2)

Una alternativa para disminuir el consumo de corriente de la referencia anterior es

inyectar la corriente I2PTAT directamente en el transistor Q3, como se muestra en la

figura 4.38. De esta manera, no es necesario anadir ramas adicionales con respecto

a la referencia de primer orden.

Figura 4.38: Referencia de Bandgap con suma de corrientes en Q3.

El voltaje de referencia esta dado por:

VREF = VCTAT + VPTAT = VBE3 +R2

R1

∆VBE (4.36)

En este caso, VBE3 esta dado por:

VEB3 = Vg0 −T

Tr[Vg0 − VEB(Tr)]− VT ln

(T 1−n + T 2−n

T 1−nr + T 2−n

r

)(4.37)

En la figura 4.39, se muestra una comparacion de la curvatura del VBE cuando se

inyecta IPTAT , sus potencias, y la suma de IPTAT con cada una de sus potencias. Se

observa que la menor curvatura se obtiene cuando se inyecta I2PTAT , seguida de la

suma de IPTAT e I2PTAT .

96

50 25 0 25 50 75 100 125Temperatura (°C)

0.003

0.002

0.001

0.000

0.001Vo

ltaje

de

curv

atur

a (V

)

Curvatura VBE vs TemperaturaVQ3(IPTAT)VQ3(I2

PTAT)VQ3(IPTAT + I2

PTAT)VQ3(I4

PTAT)VQ3(IPTAT + I4

PTAT)VQ3(I3

PTAT)VQ3(IPTAT + I3

PTAT)

Figura 4.39: Comparacion de la curvatura de VBE(Q3).

El voltaje de referencia se muestra en la figura 4.40, donde el VREF = 1.212 V y el

∆VREF es 464 µV, por lo tanto, el TC es 2.13 ppm/C.

50 25 0 25 50 75 100 125Temperatura (°C)

1.2121

1.2122

1.2123

1.2124

1.2125

Volta

je (V

)

Figura 4.40: Voltaje de referencia.

En la figura 4.41 se muestra el PSR correspondiente a la referencia de segundo orden

basada en suma de corrientes, donde el PSR = −30 dB a 10 kHz.

97

Figura 4.41: PSR de la referencia de segundo orden basada en suma de corrientes.

4.3.4. Comparacion de resultados

En la Tabla 4.4 se muestra una comparacion de los parametros de las referencias

de bandgap propuestas con algunos trabajos en la literatura. Los resultados por

simulacion muestran que la referencia basada en suma de voltajes (Ref. 1) presenta

el menor TC en el rango de temperatura de -55 a 125 C, aunque con el mayor

consumo de potencia.

98

Tabla 4.4: Comparacion de referencias de voltaje en la literatura con los disenospropuestos

Parametros Ref. 1 Ref.2Martınez’13 [50]

Wang’17 [51]

Zhao’17 [52]*

Hanhart’17 [53]

Tecnologıa(µm)

0.18 0.18 0.18 0.18 0.18 0.18

VDD (V) 1.8 1.8 1.8 4.4 - 5 3.3 1.8VREF (V) 1.212 1.215 1.225 2.5 1.19 1.176Rango de

temperatura(C)

-55 a 125 -55 a 125 -20 a 140 -55 a 140 -40 a 120 -40 a 140

TC(ppm/C)

1.05 2.13 1.6 2.1 5.2 13

PSR@10kHz (dB)

-29 -30 -60 - -70 -

Potencia(µW)

847 493 620 250 165 90

*Resultados experimentales

4.4. Conclusiones

Con el fin de determinar si existen multiples puntos de operacion en las referencias

de bandgap, tal y como se reporta en la literatura, se analizaron dos referencias

de bandgap de primer orden. Con los resultados obtenidos del analisis de grafos de

cactus, se encontraron estructuras de retroalimentacion positiva, pero el analisis en

DC no mostro indicios de multiples puntos de operacion, . Esto indica que, bajo los

parametros de diseno y de la tecnologıa empleada, las estructuras de retroalimenta-

cion positiva no son dominantes. Por otro lado, con el analisis de grafos de cactus

aplicado a la celda cuadratica no se encontraron las estructuras de retroalimentacion

positiva, por lo que se concluye que en las referencias de bandgap de segundo orden

consideradas en este capıtulo tampoco existen multiples puntos de operacion.

Se presentaron dos disenos de referencias de bandgap de segundo orden, implemen-

tando tecnicas de correccion de curvatura diferentes, obteniendose un TC bajo a

costa de el consumo de potencia elevado comparado con los trabajos encontrados en

la literatura.

99

Capıtulo 5

Conclusiones

En este capıtulo se presentan las conclusiones del trabajo realizado y el trabajo

futuro.

5.1. Conclusiones

En esta tesis se ha propuesto una metodologıa para identificar los multiples puntos

de operacion en circuitos, la cual se basa en los siguientes analisis: analisis de grafos

de cactus para determinar la existencia de estructuras de retroalimentacion positiva

en el circuito, y en analisis en DC para determinar la region de multiples puntos

de operacion, a partir de la curva caracterıstica del circuito. Si dicha region existe,

con la ayuda de un simulador basado en Newton-Raphson, se determinan los puntos

de operacion. Para ello, se aplican valores iniciales en los nodos del circuito y se

determina su estabilidad obteniendo los eigenvalores de la matriz G formulada, a

partir de los modelos companion de los elementos no lineales que forman el circuito.

La metodologıa fue aplicada en un inversor Schmitt Trigger CMOS, donde se en-

contraron dos estructuras de retroalimentacion positiva y, por ende, sus tres puntos

de operacion, dos estables y uno inestable, en el rango que comprende desde 0.65

V hasta 1.15 V. Ademas, se demostro que inyectando o extrayendo corriente di-

rectamente en los nodos que forman parte de las estructuras de retroalimentacion

positiva, el circuito alcanza siempre un solo punto de operacion. Por otro lado,

anadiendo circuitos de arranque se puede alcanzar uno de los puntos de operacion

estables. Los circuitos de arranque estudiados se clasifican en: Power-on-Reset, inyec-

101

cion/extraccion constante de corriente, inyeccion/extraccion de corriente controlada

y circuitos de arranque dinamico. Los resultados obtenidos aplicando los circuitos

de arranque muestran que los Power-On-Reset destacan por su bajo consumo de po-

tencia y la simplicidad de diseno. En cuanto al tiempo de establecimiento, el circuito

de arranque con inversor y el circuito de arranque dinamico son los mas rapidos en

determinadas circunstancias. Las fuentes de corriente constante son la mejor alterna-

tiva porque mantienen un buen compromiso entre velocidad de respuesta y consumo

de potencia.

La metodologıa fue aplicada tambien a referencias de bandgap. Se disenaron y ana-

lizaron dos referencias de primer orden, en las cuales se encontraron estructuras de

retroalimentacion positiva. Sin embargo, con el analisis en DC no se encontro una

region de multiples puntos de operacion.

Finalmente, se presento el diseno de dos referencias de bandgap de segundo orden. La

primera se basa en sumar un voltaje dependiente de la temperatura al cuadrado a la

salida de una referencia de primer orden. Este voltaje se obtiene elevando al cuadrado

la corriente IPTAT, utilizando para ello una celda cuadratica y la resistencia de salida

de la referencia de primer orden. Con esta configuracion se obtiene un coeficiente de

temperatura de 1.05 ppm/ en un rango de temperatura de -55C hasta 125C, con

un consumo de potencia de 847µW.

La segunda propuesta, consiste en reducir la curvatura del voltaje base-emisor de un

transistor bipolar inyectando en el emisor las corrientes IPTAT e I2PTAT. Los resultados

muestran un coeficiente de temperatura de 2.13 ppm/en el rango de temperatura

de -55C hasta 125C, y un consumo de potencia de 493µW. La comparacion con

trabajos similares muestra que los disenos presentados tienen un bajo coeficiente

termico a costa de un elevado consumo de potencia.

5.2. Trabajo futuro

Las estructuras de retroalimentacion positiva requieren un estudio mas profundo

considerando los parametros de la tecnologıa modelada y determinando el rango

de valores donde dichas estructuras son dominantes, como proponen Nishi y Chua.

Ademas, es necesario automatizar completamente el analisis con grafos de cactus

para que su aplicacion sea rapida y eficiente en un amplio numero de circuitos.

102

En el caso del diseno de las referencias de bandgap propuestas, se pueden explorar

en el futuro alternativas para disminuir el consumo de potencia, tales como polarizar

los transistores MOS en inversion debil o moderada, y proponer circuitos de bajo

consumo alternativas para generar la corriente I2PTAT.

103

Bibliografıa

[1] D. Hilbiber, “A new semiconductor voltage standard,” in Solid-State Cir-

cuits Conference. Digest of Technical Papers. 1964 IEEE International, vol. 7,

pp. 32–33, IEEE, 1964.

[2] R. J. Widlar, “New developments in IC voltage regulators,” IEEE Journal of

Solid-State Circuits, vol. 6, no. 1, pp. 2–7, 1971.

[3] G. A. Rincon-Mora, Voltage references: from diodes to precision high-order

bandgap circuits. Wiley-Interscience, 2002.

[4] G. Tzanateas, C. Salama, and Y. P. Tsividis, “A CMOS bandgap voltage refe-

rence,” IEEE Journal of Solid-State Circuits, vol. 14, no. 3, pp. 655–657, 1979.

[5] A. P. Brokaw, “A simple three-terminal IC bandgap reference,” IEEE Journal

of Solid-State Circuits, vol. 9, no. 6, pp. 388–393, 1974.

[6] Y. Huang, C. Cheung, and L. Najafizadeh, “A multi-piecewise curvature-

corrected technique for bandgap reference circuits,” in Circuits and Systems

(MWSCAS), 2013 IEEE 56th International Midwest Symposium on, pp. 305–

308, IEEE, 2013.

[7] Q. Zhou, F. Cheng, H. Li, K. Yan, and W. Luo, “High-order curvature-

compensated CMOS bandgap voltage reference,” in 2017 IEEE 12th Interna-

tional Conference on ASIC (ASICON), pp. 525–528, Oct 2017.

[8] J. Zhao, X. H. Peng, L. G. Hou, Y. N. Zhang, and G. Q. Sun, “A 12.42 µA

0.192ppm/C high PSRR curvature-compensated CMOS bandgap voltage refe-

rence,” in 2017 2nd IEEE International Conference on Integrated Circuits and

Microsystems (ICICM), pp. 191–194, Nov 2017.

[9] L. Lu and C. Li, “Offset error reduction using gate-bulk-driven error correction

105

amplifier for low-voltage sub-bandgap reference,” Electronics Letters, vol. 49,

no. 11, pp. 694–696, 2013.

[10] J. M. Lee, Y. Ji, S. Choi, Y. Cho, S. Jang, J. Choi, B. Kim, H. Park, and

J. Sim, “A 29nW bandgap reference circuit,” in IEEE Int. Solid-State Circuits

Conf.(ISSCC) Dig. Tech. Papers, pp. 100–101, 2015.

[11] R. Vargas Bernal, Assessing the uniqueness and upper bound of the DC solu-

tions. PhD thesis, Instituto Nacional de Astrofısica, Optica y electronica, July

2000.

[12] M. A. Pertijs and J. Huijsing, Precision temperature sensors in CMOS techno-

logy. Springer Science & Business Media, 2006.

[13] V. Gupta and G. A. Rincon-Mora, “Inside the belly of the beast: A map for the

wary bandgap reference designer when confronting process variation,” Power

Management Design Line, Feb, pp. 503–508, 2005.

[14] J. A. Martınez Nieto, “Diseno de una Referencia de Voltaje Bandgap en Tec-

nologıa CMOS,” Master’s thesis, Instituto Nacional de Astrofısica, Optica y

Electronica, July 2013.

[15] B. Razavi, Design of analog CMOS integrated circuits. McGraw-Hill, 2001.

[16] A. Boni, “Op-amps and startup circuits for CMOS bandgap references with near

1-V supply,” IEEE Journal of Solid-State Circuits, vol. 37, no. 10, pp. 1339–

1343, 2002.

[17] K. Ueno, T. Hirose, T. Asai, and Y. Amemiya, “A 300 nW, 15 ppm/C, 20

ppm/V CMOS voltage reference circuit consisting of subthreshold mosfets,”

IEEE Journal of Solid-State Circuits, vol. 44, no. 7, pp. 2047–2054, 2009.

[18] M. Waltari and K. Halonen, “Reference voltage driver for low-voltage CMOS

A/D converters,” in Electronics, Circuits and Systems, 2000. ICECS 2000. The

7th IEEE International Conference on, vol. 1, pp. 28–31, IEEE, 2000.

[19] W. Chen, The Electrical Engineering Handbook. Elsevier Science, 2004.

[20] L. A. Sarmiento Reyes, Partition method for the determination of multiple DC

operating points. PhD thesis, TU Delft, May 1994.

106

[21] L. Trajkovic, “Homotopy methods for computing DC operating points,” Wiley

Encyclopedia of Electrical and Electronics Engineering, 1999.

[22] S. Pastore and A. Premoli, “Polyhedral elements: A new algorithm for capturing

all the equilibrium points of piecewise-linear circuits,” IEEE Transactions on

Circuits and Systems I: Fundamental Theory and Applications, vol. 40, no. 2,

pp. 124–132, 1993.

[23] S. Pastore, “Fast and efficient search for all DC solutions of PWL circuits by

means of oversized polyhedra,” IEEE Transactions on Circuits and Systems I:

Regular Papers, vol. 56, no. 10, pp. 2270–2279, 2009.

[24] Z. Garczarczyk, “Interval methods for analog circuits,” in Analog Circuits, In-

Tech, 2013.

[25] I. Sandberg and A. Willson, “Existence of solutions for the equations of

transistor-resistor-voltage source networks,” IEEE Transactions on Circuit

Theory, vol. 18, no. 6, pp. 619–625, 1971.

[26] A. N. Willson, “Some aspects of the theory of nonlinear networks,” Proceedings

of the IEEE, vol. 61, no. 8, pp. 1092–1113, 1973.

[27] R. Nielsen and A. Willson, “Topological criteria for establishing the uniqueness

of solutions to the DC equations of transistor networks,” IEEE Transactions

on Circuits and Systems, vol. 24, no. 7, pp. 349–362, 1977.

[28] R. Nielsen and A. Willson, “A fundamental result concerning the topology of

transistor circuits with multiple equilibria,” Proceedings of the IEEE, vol. 68,

no. 2, pp. 196–208, 1980.

[29] T. Nishi and L. Chua, “Topological criteria for nonlinear resistive circuits con-

taining controlled sources to have a unique solution,” IEEE transactions on

circuits and systems, vol. 31, no. 8, pp. 722–741, 1984.

[30] T. Nishi and L. O. Chua, “Non-linear op-amp circuits: Existence and uniqueness

of solution by inspection,” International journal of circuit theory and applica-

tions, vol. 12, no. 2, pp. 145–173, 1984.

[31] T. Nishi and L. O. Chua, “Topological conditions for a resistive circuit con-

taining negative non-linear resistors to have a unique solution,” International

journal of circuit theory and applications, vol. 15, no. 3, pp. 193–210, 1987.

107

[32] J. Kratochvil, A. Li, J. Fiala, and P. Kolman, Theory and Applications of Models

of Computation: 7th Annual Conference, TAMC 2010, Prague, Czech Republic,

June 7-11, 2010. Proceedings. Lecture Notes in Computer Science, Springer

Berlin Heidelberg, 2010.

[33] I. E. Getreu, Modeling the bipolar transistor. North-Holland, 1978.

[34] M. Tadeusiewicz, “Modeling and stability in MOS transistor circuits,” in Elec-

tronics, Circuiand Systems, 1998 IEEE International Conference on, vol. 1,

pp. 71–74, IEEE, 1998.

[35] C.-W. Ho, A. Ruehli, and P. Brennan, “The modified nodal approach to network

analysis,” IEEE Transactions on circuits and systems, vol. 22, no. 6, pp. 504–

509, 1975.

[36] A. Sarmiento Reyes, Network Theory: Part 1 (A preliminary version). TU

Delft, 1995.

[37] N. D. Arora, MOSFET models for VLSI circuit simulation: theory and practice.

Springer Science & Business Media, 2012.

[38] S. Herbst and A. Levitt, “Companion models for basic non-linear and transient

devices.” Available at http://dev.hypertriton.com/edacious/trunk/doc/

lec.pdf, 2008.

[39] M. H. Zaki, I. M. Mitchell, and M. R. Greenstreet, “DC operating point

analysis-a formal approach,” Proceedings of Formal Verification of Analog Cir-

cuits (FAC), 2009.

[40] L. O. Chua, J. Yu, and Y. Yu, “Negative resistance devices,” International

Journal of Circuit Theory and Applications, vol. 11, no. 2, pp. 161–186, 1983.

[41] L. Chua and A.-C. Deng, “Negative resistance devices: Part II,” International

journal of circuit theory and applications, vol. 12, no. 4, pp. 337–373, 1984.

[42] J. Wu, J.-S. He, and X.-Y. Du, “A two-transistor negative-resistance device

without feedback structure,” International journal of circuit theory and appli-

cations, vol. 18, no. 1, pp. 85–88, 1990.

[43] J. P. Uyemura, CMOS logic circuit design. Springer Science & Business Media,

1999.

108

http://dev.hypertriton.com/edacious/trunk/doc/lec.pdf

http://dev.hypertriton.com/edacious/trunk/doc/lec.pdf

[44] J. Ayala-Olivares, A. Sarmiento-Reyes, T. Sanz-Pascual, and G. Dıaz-Arango,

“Metodologıa para evitar multiples puntos de operacion en un circuito schmitt-

trigger,” in IBERCHIP XXIV workshop, 2018.

[45] G. Wang, CMOS bandgap references and temperature sensors and their appli-

cations. Optima Grafische Communicatie, 2005.

[46] K. E. Kuijk, “A precision reference voltage source,” IEEE Journal of Solid-State

Circuits, vol. 8, no. 3, pp. 222–226, 1973.

[47] P. K. Mok and K. N. Leung, “Design considerations of recent advanced

low-voltage low-temperature-coefficient CMOS bandgap voltage reference,” in

Custom Integrated Circuits Conference, 2004. Proceedings of the IEEE 2004,

pp. 635–642, IEEE, 2004.

[48] R. Wiegerink, Analysis and synthesis of MOS translinear circuits, vol. 246.

Springer Science & Business Media, 2012.

[49] A. Carlos and A. Lopez, “A novel two quadrant MOS translinear squarer-

divider cell,” in Electronics, Circuits and Systems, 2008. ICECS 2008. 15th

IEEE International Conference on, pp. 5–8, IEEE, 2008.

[50] A. Martinez-Nieto, M. Sanz-Pascual, P. Rosales-Quintero, and S. Celma, “A

bandgap voltage reference in 0.18 µm CMOS technology,” in Circuits and

Systems (MWSCAS), 2013 IEEE 56th International Midwest Symposium on,

pp. 97–100, IEEE, 2013.

[51] R. Wang, W. Lu, Y. Niu, Z. Liu, M. Zhao, Y. Zhang, and Z. Chen, “A 2.1-

ppm/C current-mode CMOS bandgap reference with piecewise curvature com-

pensation,” in 2017 IEEE International Symposium on Circuits and Systems

(ISCAS), pp. 1–4, May 2017.

[52] G. Zhao, M. Ye, Y. Zhao, K. Hu, and R. Xin, “A high order curvature-

compensated bandgap voltage reference with a novel error amplifier,” Journal

of Circuits, Systems and Computers, vol. 26, no. 09, p. 1750127, 2017.

[53] M. Hanhart, R. Wunderlich, and S. Heinen, “A 1.2 V bandgap reference with

an additional 29.6 ppm/C temperature stable output current,” in Ph. D. Re-

search in Microelectronics and Electronics (PRIME), 2017 13th Conference on,

pp. 269–272, IEEE, 2017.

109

Resumen - inaoe.repositorioinstitucional.mx › jspui › ... · Resumen En esta tesis se propone...

Documents

Transcript of Resumen - inaoe.repositorioinstitucional.mx › jspui › ... · Resumen En esta tesis se propone...