'RRIS MANO and<\11rights reserved.

4NO y MICHA ELerechos reservados.

o transmitirse, por.nico, fotoquímico,

ión del editor o de

les de abril de 2013:.A. de C. y.ría la RiberaMéxico, D. F.

T\(t<¡S8.~M~~ _2o+\s~---------------------------------------

Contenido

Prefacio ix

1

7368

7074782730

38

383840434657586066

v

1 Sistemas digitales y números binarios

1.1 Sistemas digitales1.2 Números binarios1.3 Conversiones de base numérica1.4 Números octales y hexadecimales1.5 Complementos de números1.6 Números binarios sin signo1.7 Códigos binarios1.8 Almacenamiento binario y registros1.9 Lógica binaria

2 Álgebra booleana y compuertas lógicas

2.12.22.32.42.52.62.72.82.9

IntroducciónDefiniciones básicasDefinición axiomática del álgebra booleanaTeoremas básicos y propiedades del álgebra booleanaFunciones booleanasFormas canónicas y estándarOtras operaciones lógicasCompuertas lógicas digitalesCircuitos integrados

vi Contenido

3 Minimización del nivel de compuertas 73 7 Mel

3.1 Introducción 73 7.13.2 Método del mapa 73 7.23.3 Mapa K de cuatro variables 80 7.33.4 Simplificación del producto de sumas 84 7.43.5 Condiciones "no importa" 88 7.53.6 Implementación NAND y NOR 90 7.63.7 Otras implementaciones de dos niveles 97 7.73.8 Función OR exclusiva (exclusive-OR) 703 7.83.9 Lenguaje de descripción de hardware 708

8 Dis4 lógica combinacional 125

8.14.1 Introducción 725

I8.2

4.2 Circuitos combinacionales 725 8.34.3 Procedimiento de análisis 726 I 8.44.4 Procedimiento de diseño 729 8.54.5 Sumador-restador binario 733 8.64.6 Sumador decimal 744 8.74.7 Multiplicador binario 746 8.84.8 Comparador de magnitud 748 8.94.9 Decodificadores 750 8.104.10 Codificadores 755 8.114.11 Multiplexores 758 8.124.12 Modelos HDL de circuitos combinacionales 764 8.13

5 lógica secuencial síncrona 190 9 EXF

IntroducciónI cor5.1 790

5.2 Circuitos secuenciales 790 9.15.3 Elementos de almacenamiento: latches 793 9.25.4 Elementos de almacenamiento: Hip-Flop 796 9.35.5 Análisis de circuitos secuencia les con reloj 204 9.45.6 Modelos HDL sintetizables de circuitos secuenciales 277 9.55.7 Reducción y asignación de estado 237 9.65.8 Procedimiento de diseño 236 9.7

6 Registros y contadores 255 9.8I 9.9

6.1 Registros 255 9.10I 9.116.2 Registros de desplazamiento 258 9.126.3 Contadores de rizo 266 9.136.4 Contadores síncronos 277

6.5 Otros contadores 278 9.146.6 HDL para registros y contadores 283 ! 9.15

7 Memoria y lógica programable

Contenido vii

2997.17.27.37.47.57.67.77.8

IntroducciónMemoria de acceso aleatorioDecodificación de la memoriaDetección y corrección de erroresMemoria de sólo lecturaMatriz de lógica programableLógica de matriz programableDispositivos programables secuenciales

299300307372375327325329

8 Diseño al nivel de transferencia de registro 351

8.1 Introducción 3578.2 Notación de nivel de transferencia de registro 3578.3 Nivel de transferencia de registro en HDL 3548.4 Máquinas de estados algorítmicas 3638.5 Ejemplo de diseño (diagrama de ASMD) 3718.6 Descripción HDL de un ejemplo de diseño 3878.7 Multiplicador secuencial binario 3978.8 Lógica de control 3968.9 Descripción HDL de un multiplicador binario 4028.10 Diseño con multiplexores 4778.11 Diseño libre de carrera (condiciones de carrera de software) 4228.12 Diseño sin latches (¿por qué desperdiciar silicio?) 4258.13 Otras características del lenguaje 426

9 Experimentos de laboratoriocon circuitos integrados estándar y FPGA 4389.19.29.39.49.59.69.79.89.99.109.119.129.139.149.15

Introducción a los experimentosExperimento 1: números binarios y decimalesExperimento 2: compuertas lógicas digitalesExperimento 3: simplificación de funciones booleanasExperimento 4: circuitos combinacionalesExperimento 5: convertidores de códigoExperimento 6: diseño con multiplexoresExperimento 7: sumadores y restadoresExperimento 8: los flip-flopExperimento 9: circuitos secuencialesExperimento 10: contadoresExperimento 11: registros de desplazamientoExperimento 12: suma en serieExperimento 13: unidad de memoriaExperimento 14: frontón de lámparas

438443446448450452453455457460467463466467469

viii Contenido

9.169.179.189.19

Experimento 15: generador de pulsos de relojExperimento 16: sumador paralelo y acumuladorExperimento 17: multiplicador binarioExperimentos de simulación HDL verilogy creación rápida de prototipos con FPGA

473475478

480

488488497493495497499502504

507

521

539

10 Símbolos gráficos estándar

10.1 Símbolos de forma rectangular10.2 Símbolos calificadores10.3 Notación de dependencia10.4 Símbolos para elementos combinacionales10.5 Símbolos para flip-flop10.6 Símbolos para registros10.7 Símbolos para contadores10.8 Símbolo para RAM

Apéndice

Respuestas a problemas seleccionados

índice

Pref

Desdetecnolteléfotivas fque pcambicon moportlanectales

Eslimensenta