Semana 1 - Lecciones.pdf

1 1 SISTEMAS DIGITALES1 .1Elena ValderramaUniversidad Autnoma de Barcelona

1. SISTEMA FSICO1 .1

Conjunto de objetos o elementos interconectados que realizan una cierta funcin

Un conjunto de seales de entrada, un conjunto de seales de salida

TIPO (tensin, fuerza, temperatura, posicin de un interruptor, etc.), un conjunto de seales de salida, p p , ),

RANGO

una relacin entre seales de entrada y de salida.

2

1.1 SISTEMA FSICO : Control de una caldera 1 .1

pos: posicin del selector;temp: temperatura medida por el sensor;

ff l bi i (d l ON OFF)

Seales de entrada y de

salida onoff: seal binaria (dos valores: ON or OFF)salida

3


Tipo y rango de las seales de p y gentrada y de salida

pos representa la posicin de un selector entre dos posiciones extremas (10 y 30). Puede pos representa la posicin de un selector entre dos posiciones extremas ( 0 y 30). Puedetomar cualquier valor dentro de dicho intervalo (rango)

pos10 pos pos30 ;

4


Tipo y rango de las seales de p y gentrada y de salida

temp representa la temperatura ambiente. Si el sensor es capaz de medir las temperaturas entre 0 y 50 grados, su valor (rango) puede ser cualquier temperatura dentro del intervalo 0-50C

temp0 temp temp50 ;

ff l ti d l ON ( did ) OFF ( d ) onoff slo tiene dos valores: ON (encendido) y OFF (apagado).

5


Relacin entre las entradas y salidas

loopif temp < pos - medio grado then onoff pos + medio_grado then onoff

1 .1

Las seales como pos y temp que pueden tomar cualquier valor dentro de un conjunto continuo (y por tanto infinito) de valores reciben el nombre de(y por tanto infinito) de valores reciben el nombre de

SEALES ANALGICAS

Las seales como onoff que solo pueden tomar un conjunto finito de valores (en este caso dos: ON, OFF), reciben el nombre de

SEALES DIGITALES O SEALES DISCRETAS

7

1 .11.2 SISTEMA FSICO : Cronmetro

reset start stop: posicin de tres pulsadores;

Seales de entrada y de

salida

reset, start, stop: posicin de tres pulsadores;ref: onda cuadrada con un perodo de 0,1 segundos (frec. 10Hz),

VL=0 volts, VH=1 volt;h: entero entre 0 y 23;

salida m y s: enteros entre 0 y 59;t: entero entre 0 y 9.

8


Relacin entre las entradas y ysalidas (lenguaje natural)

cuando se pulsa reset, h = m = s = t = 0; cuando se pulsa start, el cronmetro empieza a contar; h, m, s y t representan el tiempo

transcurrido en dcimas de segundos; cuando se pulsa stop, el cronmetro deja de contar; h, m, s y t representan el ltimo tiempo

transcurrido.

9

(quiz)1 .1

(quiz)Supongamos que el estado actual del cronmetro es:

17 horas, 22 minutes, 59 segundos, 9 dcimas, , g ,

Cul ser el estado del cronmetro tras la llegada de un nuevo pulso de reloj?

1. 17 horas, 23 minutos, 60 segundos, 10 dcimas;2. 18 horas, 22 minutos, 59 segundos, 9 dcimas;3. 17 horas, 23 minutos, 0 segundos, 0 dcimas;4. 17 horas, 22 minutos, 59 segundos, 8 dcimas;

10


Tipo y rango de las seales de p y gentrada y salida

reset, start, stop: seales binarias (ON, OFF); ref: seal binaria (0 volts, 1 volt); h : puede tomar 24 valores (0 1 2 23); h : puede tomar 24 valores (0, 1, 2, , 23); m and s : pueden tomar 60 valores (0, 1, 2, , 59); t : puede tomar 10 valores (0, 1, 2, , 9)

Todas las seales de entrada y de salida son digitales (o discretas)11

1 .1

Aquellos sistemas en los que todas las seales de entrada y salida son digitales reciben el nombre de

SISTEMAS DIGITALES

12

1 .1(Ejercicio)( j )

Describe de una manera formal (pseudo-cdigo) la relacin entre entradas y salidas del cronmetro.

Notas: Utiliza una variable ref_flanco_positivo que tome el valor TRUE (cierto) cuando se produce un flanco

positivo en la seal ref, e igual a FALSE (falso) en caso contrario. Previamente se ha definido un procedimiento update(h, m, s, t) que cada vez que se llama suma una

dcima de segundo al tiempo transcurrido. Podis utilizar pseudo-instrucciones del tipo:

If then else While then Loop

13

1 .1(Resolucin del ejercicio)( j )

loopif reset = ON then h

RESUMEN1 .1

Concepto de seales digitales y de sistema digital

Sistema como caja negra con entradas y salidas, y con una relacin entre entradas ySistema como caja negra con entradas y salidas, y con una relacin entre entradas y salidas que definen el comportamiento del mismo

Ejemplos en los que hemos descrito dicha relacin utilizando un pseudo-cdigo

15

1 .1

16

1 2 DESCRIPCIN DE LOS SISTEMAS DIGITALES

1 .2Elena ValderramaU i id d A t d B lUniversidad Autnoma de Barcelona

1. Descripcin funcional1 .2

pDescripcin de la relacin entre Entradas y Salidas, sin informacin acerca de la estructura interna.

1.1 Descripcin funcional explcita1.2 Descripcin funcional implcita: Descripcin algortmica

18

1.a. Descripcin funcional explcita1 .2

p p

Ejemplo: Controlado de caldera j p(simplificado)

Supongamos que

la temperatura deseada (pos) es de 20C; la temperatura medida (temp) se ha discretizado y slo puede tomar valores dentro del

conjunto {0 1 2 49 50}conjunto {0, 1, 2, , 49, 50}.

19

temp onoff

0 ON

1.a. Descripcin funcional explcita

1 .20 ON

1 ON

explcita

18 ON

19 ON

20 sin cambio

21 OFF

22 OFF22 OFF

49 OFF

50 OFF

20

1.b. Descripcin funcional implcita (algoritmo)1 .2

p p ( g )El ejemplo anterior puede ser descrito por el algoritmo siguiente:

temp onoffif temp < 20 then onoff 20 then onoff

1.b. Descripcin funcional implcita (algoritmo)1 .2

p p ( g )Un segundo ejemplo: Sumador de nmeros decimales de dos dgitos.

X = x1 x0 e Y = y1 y0 son nmeros decimales de dos dgitos; la suma Z=X+Y es un nmero Z = z2 z1 z0 de tres dgitos.

22

Algoritmo a mano:1 .2

acarreo

2. Descripcin estructural1 .2

p

Describe la estructura interna del sistema

Basada en el uso de subsistemas digitales previamente definidos, es decir, de COMPONENTES.

24

2. Descripcin estructural: Sumador de ns de 2 dgitos1 .2

p g

x y

Supongamos que se ha definido previamente un sumador de nmeros de 1 dgito (decimal) como el siguiente:

sumador 1 dgito acarreoINacarreoOUT

z

acarreoIN, acarreoOUT {0, 1},

x, y, z: dgitos decimales {0, 1, 2, , 9},

funcin: x + y + acarreoIN = acarreoOUT 10 + zfuncin: x + y + acarreoIN acarreoOUT.10 + z

25


p g

x0 y0x1 y1

Sumador 1 dgito

Sumador 1 dgito

Sumador 1 dgito

Sumador 1 dgito

0

z0z1z2

26


p g

El sistema siguiente es un sumador de 4 dgitos decimales compuesto por cuatro sumadores de 1 dgito:

Calcula: Z = X + Y

donde X = x3 x2 x1 x0 e Y = y3 y2 y1 y0 tienen 4 dgitos y Z = z4 z3 z2 z1 z0 tiene 5 dgitos,

z {0 1} yz4 {0,1} yz3 z2 z1 z0 {0,1,2,3,4,5,6,7,8,9}

27

3. Descripcin jerrquica1 .2

p j q

En el ejemplo anterior (sumador de nmeros de 4 dgitos decimales) se utilizan 4 sumadores de 1 dgito. Cada sumador de 1 dgito puede ser definido, a su vez, por su estructura o por su f ifuncin.

Ejemplo (funcin): x y

s 9 then z

Ejemplo de descripcin jerrquica de tres niveles

1 .2Ejemplo de descripcin jerrquica de tres niveles

El sistema siguiente (descripcin estructural) calcula

z = w + x + y d

x yw4 4 4

z = w + x + y

donde w, x e y son nmeros de 4 dgitos decimales y z tiene 5 dgitos (9999 + 9999 + 9999 = 29.997)

sumador 4 dgitos

5u

sumador 5 dgitos

5

z

5

1r NIVEL DE JERARQUA

29

1 .2

Sumador de 4 dgitos decimales

Sumador de 5 dgitos decimales

2 NIVEL DE JERARQUA

30

1 .2

Los sumadores de 4 y 5 dgitos se descomponen en sumadores de 1 dgito cuya descripcin funcional es:

s

3. Descripcin jerrquica1 .2

p j q

En resumen, una descripcin jerrquica:

E j t d bl i t t d Es un conjunto de bloques interconectados,

Donde cada bloque puede, a su vez, ser descrito por su funcin o por un nuevo conjunto de bloques interconectados, y as sucesivamente.

Los bloques finales corresponden a componentes electrnicos disponibles, definidos por su funcin.

32

(quiz)

Consideremos un nivel intermedio (cualquier nivel salvo el ltimo) de una descripcin jerrquica Marca las afirmaciones correctas:

(quiz)

jerrquica. Marca las afirmaciones correctas:

1. Todos los bloques DEBEN describirse estructuralmente

2. Algunos bloque PUEDEN describirse estructuralmente

3. Algunos bloque PUEDEN describirse funcionalmente

4 Todos los bloques DEBEN describirse funcionalmente4. Todos los bloques DEBEN describirse funcionalmente

33

RESUMEN1 .2

Descripcin funcional

Descripcin estructuralDescripcin estructural

Descripcin jerrquica

34

1 3 SISTEMAS ELECTRNICOS DIGITALES1 .3Elena ValderramaU i id d A t d B lUniversidad Autnoma de Barcelona

1. Algunas observaciones previas 1 .3

g p

Los sistemas digitales incluyen:

dispositivos de entrada (sensores, teclados, micrfonos, ),dispositivos de entrada (sensores, teclados, micrfonos, ), dispositivos de salida (altavoces, visualizadores, motores, ), conversores de entrada que traducen las informaciones generadas por los dispositivos de

entrada a seales elctricas discretasentrada a seales elctricas discretas, conversores de salida que traducen datos elctricos discretos a seales que controlan los

dispositivos de salida,i it l t i di it l ( l l d l i t ) l d t d lid un circuito electrnico digital (el ncleo del sistema) que genera los datos de salida en

funcin de los datos de entrada.

36

1 .3

ste es un curso sobre

Sistemas Electrnicos Digitales

37

1 .3

Las entradas y salidas de un Sistema Electrnico Digital son datos codificados en binario.

Ejemplos:

nmeros (cdigo binario),d lf ( d ) datos alfanumricos (cdigos ASCII),

otros

38

2. Componentes digitales1 .3

p g

Se definen dos ni eles de tensin V V

2.1 Codificacin binaria Se definen dos niveles de tensin VL y VH 0 es representado por VL, 1 es representado por VH

Ejemplo: VL = 0 voltios, VH = 1 voltio.

39

2.2 Transistores MOS1 .3

La mayora de los circuitos digitales estn compuestos de transistores MOS

Transistor MOS: dispositivo con 3 conexiones.

Dos tipos:

nMOS pMOS

40

2.3 Transistores MOS como interruptores1 .3

p

El circuitera digital, los transistores MOS se utilizan como interruptores

pero: El transistor MOS no es un interruptor bueno para

cualquier valor de VIN.

41

2.3.1 El transistor nMOS como interruptor1 .3

p

El transistor nMOS

transmite bien VL (0 V), pero no transmite tan bien VH (1 V).

42

2.3.2 El transistor pMOS como interruptor1 .3

p p

El transistor pMOS

transmite bien VH (1 V), pero no transmite tan bien VL (0 V).

43

2.4 El inversor CMOS1 .3

V = 0 V : pMOS transmite 1 V V = 1 V : nMOS transmite 0 VVIN = 0 V : pMOS transmite 1 V VIN = 1 V : nMOS transmite 0 V

44

2.4 El inversor CMOS1 .3

VIN VOUTVIN VOUT0 v. 1 v.1 v. 0 v.

INVINV

45

2.5 La puerta NAND1 .3

p

(VIN1 = 1V) AND (VIN2 = 1V): VOUT = 0V IN1 IN2 OUT(los dos interruptores nMOSconectados en serie transmiten 0V);

(V = 0V) OR (V = 0V): V = 1V (VIN1 = 0V) OR (VIN2 = 0V): VOUT = 1V (por lo menos uno de los interruptores pMOS conectados en paralelo transmite 1V)transmite 1V)

46

2.5 La puerta NAND1 .3

p

VIN1 VIN2 VOUT0 v 0 v 1 v0 v. 0 v. 1 v.0 v. 1 v. 1 v.1 v. 0 v. 1 v.1 v. 1 v. 0 v.

NAND_2

47

1 .3(quiz)

Qu valor o valores de VIN1 y VIN2 generan una salida VOUT = 1?

1. VIN1 = 0, VIN2 = 0,2 V 0 V 12. VIN1 = 0, VIN2 = 1,3. VIN1 = 1, VIN2 = 0,4. VIN1 = 1, VIN2 = 1.

48

1 .3(quiz)

Cul es la tabla que refleja el comportamiento del circuito de la figura?

VIN1 VIN2 VOUT0 0 0

0 1 1

VIN1 VIN2 VOUT

0 0 1

0 1 0

1. 2.

1 0 1

1 1 0

1 0 0

1 1 1

V V V V V V3 4VIN1 VIN2 VOUT 0 0 0

0 1 1

1 0 1

VIN1 VIN2 VOUT0 0 1

0 1 0

1 0 0

3. 4.

1 1 0 1 1 0

49

2.6 Otros componentes1 .3

p

NOR_2 VOUT = 0 ssi (si y slo si) VIN1 = 1 OR VIN2 = 1

NAND_3 VOUT = 0 ssi VIN1 = VIN2 = VIN3 = 1

AND_2 VOUT = 1 ssi VIN1 = VIN2 = 1

50


p

OR_2 VOUT = 1 ssi VIN1 = 1 OR VIN2 = 1

AND_3 VOUT = 1 ssi VIN1 = VIN2 = VIN3 = 1

51


p

BUFFER VOUT = VIN

3-STATE BUFFER

Vcontrol = 1 V: VOUT = VINVcontrol = 0 V: VOUT : circuito abiertocontrol OUT

52


pROM (Read Only Memory)

lneas de palabra

ecci

ones

0

palabra

lneas de bit

nes

0 1 1 0 0 10 1 0 0 0 0

Dec

odifi

cado

r de

dir 1

2

a1

a0

Bus d

e di

recc

ion 0 1 0 0 0 0

0 0 1 1 1 10 0 1 0 0 0

Circuitera de lectura

3

R

d0d1d2d3d4d5Bus de datos

53


pROM (Read Only Memory)

ROM de 22=4 palabras de 6 bits por palabraROM de 2 4 palabras de 6 bits por palabra

0 1 1 0 0 10 1 0 0 0 0

a1 a0 d5 d4 d3 d2 d1 d0

0 0 0 1 1 0 0 10 1 0 0 0 00 0 1 1 1 10 0 1 0 0 0

0 1 0 1 0 0 0 0

1 0 0 0 1 1 1 1

1 1 0 0 1 0 0 0

En general: ROM de 2n palabras m bits por palabra (direccin: n bits) a lo largo del curso definiremos otros componentes como los multiplexores, codificadores, decodificadores,

latches, flip flops, etc.

En general: ROM de 2 palabras, m bits por palabra (direccin: n bits)

54

1 .33 Sntesis de Sistemas Electrnicos Digitales

Especificacin de un sistema Catlogo de t

P.e.: Disear un circuito que se encargue de controlar la activacin y

electrnico digital componentes

activacin y desactivacin de la caldera dependiendo .

Generar una descripcin jerrquica cuyos bloques finales sean componentes del

catlogo

TEMA CENTRAL DE ESTE CURSOTEMA CENTRAL DE ESTE CURSO

55

RESUMEN1 .3

Qu entendemos por un sistema electrnico digital

Codificacin binaria (1s y 0s como valores altos y bajos de tensin)Codificacin binaria (1s y 0s como valores altos y bajos de tensin)

Catlogo de componentes

Objetivo de la sntesis de sistemas electrnicos digitales

56

Semana 1 - Lecciones.pdf

Documents

Transcript of Semana 1 - Lecciones.pdf