Separ 4 Sem Todo Digitales

ISTP Carlos Cueto Fernandini CIRCUITOS DIGITALES I I

Especialidad de Electrnica Industrial turno DIURNO SEPARATA TEORICA PROF. Luis A. Snchez

CIRCUITOS DE PULSOSLos circuitos estudiados hasta el momento en el turno de la maana del ISTP CCF para circuitos lgicos son ( codificadores, decodificadores, multiplexores, etc.) estos circuitos han sido configuraciones estticas en las cuales el estado de la salida depende exclusivamente de las combinaciones de 1s y 0s aplicadas a sus entradas. Las seales digitales estticas son producidas por interruptores, sensores, etc. Y para pasar de un estado a otro necesitan de una influencia externa, en tus laboratorios y aplicaciones has visto circuitos que generan seales digitales que cambian de nivel o estado con el tiempo, estas seales se denominan pulsos. Una seal de pulsos (ver figura 1) es una sucesin alternada de niveles altos y bajos de voltaje. FIGURA 1. Las seales de pulsos estn constantemente cambiando de estado, veremos los que generan o producen pulsos y los que requieren de seales de pulsos para operar. Un pulso (ver figura 2) es una seal que realiza una transicin de un estado al otro y regresa al estado inicial despus de un cierto tiempo, si estaba bajo pasa a alto y viceversa, en el primer caso se habla de pulsos positivos o activos en alto y en el segundo caso de pulsos negativos o activos en bajo.

FIGURA 2. Si estos cambios se producen en forma continua se tiene un tren de pulsos. Los puntos donde la seal cambia de estado se denominan bordes o flancos. El paso de 0 a1 es el flanco de subida de la seal y el paso de 1 a 0 es su flanco de bajada. Los pulsos explicados hasta ahora son ideales es decir cambian de un estado a otro en forma instantnea , pero la realidad es otra, un circuito digital a pesar de ser muy rpido tarda un determinado tiempo ( corto pero es tiempo) para cambiar de estado. Este tiempo se denomina retardo de propagacin ( propagation delay) y es el parmetro que define la velocidad de respuesta de los circuito digitales a sus seales de entrada, por ejemplo las familias TTL y CMOS tienen unas caractersticas de velocidad muy definidas. FIGURA 3



como conclusin la obtencin de pulsos ideales no es posible en la practica, en su gran mayora, los pulsos reales tienen el aspecto mostrado en la figura 3 y se caracterizan por tener tiempos de subida tS y de bajada tb finitos. por ejemplo ts = 15 us. tb = 10 us . Estrictamente hablando el tiempo de subida es el que tarda la seal en crecer desde el 10% hasta el 90% de su valor mximo y el de bajada el que demora en caer desde el 90% hasta el 10% del mismo, tcnicamente el tiempo de subida se designa generalmente como t r (rise time) y el de bajada como tf ( time fall) Los tipos de propagacin en la familia TTL son tpicamente del orden de los 2 a 30 nanosegundos. velocidad de operacin.- Los CI CMOS son tpicos, tanto que los circuitos TTL pueden operar a frecuencias hasta los 10MHZ y tienen tiempo de propagacin del orden de los 10 hasta los 50 nanosegundos por compuertas. Retardo de propagacin y frecuencia mxima de funcionamiento El diseo de un sistema digital de un rgimen de trabajo a alta velocidad debe incluir un tiempo de retardo de propagacin de compuertas bajo. Lgicamente, un menor retardo de propagacin se traduce en una mayor frecuencia mxima de funcionamiento. El tiempo de propagacin medio (tPD) se mide en ns y la mxima de frecuencia de funcionamiento en MHz. En la tabla 1 se muestran los tiempos de la familias lgicas TTL y CMOS. Disipacin de Potencia en Conmutacin En la familia CMOS, la disipacin de potencia se da prcticamente en rgimen de conmutacin. La mayor disipacin de potencia en rgimen esttico ocurre en la familia TTL. La tabla 1. muestra algunas caractersticas de las compuertas TTL y CMOS Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un bajo consumo y una alta velocidad. La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea. Cuadro Comparativo De Las Familias Tabla 1. Caractersticas de Compuertas TTL y CMOSPARAMETRO TTL estndar 10 ns 35 MHz 10 mW 1V 10 TTL 74L TTL Schottky de baja Potencia (LS) 5 ns 45 MHz 2 mW 0'8 V 20 Fairchild 4000B CMOS Vcc=5V 40 ns 8 MHz 10 nW 2V 50 (*) Fairchild 4000B CMOS Vcc=10V 20 ns 16 MHz 10 nW 4V 50 (*)

Tiempo de propagacin de puerta Frecuencia mxima de funcionamiento Potencia disipada por puerta Margen de ruido admisible Fan out

33 ns 3 MHz 1 mW 1V 10

(*) O lo que permita el tiempo de propagacin admisible

CIRCUITOS DE RELOJEn electrnica digital un reloj es un circuito que genera un tren de pulsos, generalmente cuadrados, se usan para sincronizar la operacin de sistemas digitales y realizan funciones de temporizacin. Onda cuadrada.- es una onda digital de sucesin continua de pulsos cuyo nivel pasa sucesivamente del estado bajo al alto y viceversa, en la figura 4 la onda es alta durante el tiempo T 1 llamado ancho del pulso y baja durante un tiempo T2 llamado intervalo del pulso. FIGURA 4



Cuando la seal permanece en bajo el mismo tiempo en alto es decir T 1 = T2 la seal se denomina onda simetrica o cuadrada , cuando estos tiempos son diferentes la seal es una onda asimtrica o pulso ver figura 5. Las ondas se caracterizan por tener una frecuencia, un periodo, un ciclo til (duty cycle) y una amplitud , esta es su mximo o nivel de voltaje del estado alto. FIGURA 5

que

La frecuencia ( f) se mide en Hertz (Hz) el periodo (T) se mide en segundos y es el tiempo que dura un ciclo de la onda, se define el periodo como la inversa de la frecuencia T= 1 / f El duty cycle o ciclo til (D) se expresa en porcentaje (%) y es la relacin entre el ancho del pulso T 1 y el periodo T se evala mediante la siguiente formula. Ciclo til(%) = D =( ( ancho del pulso ) / (Periodo) ) x 100 D= (T 1 / T) x 100 El duty cycle de una onda cuadrada es del 50 % , a menor ancho de pulso , menor es el ciclo til y viceversa, los circuitos generadores de pulsos se conocen como multivibradores, los principales tipos son: multivibradores semi-monoestables o one shot, los astables o relojes y los osciladores controlados por voltaje o VCO, algunos circuitos que funcionan a base de pulsos son los flip-flop o multivibradores biestables, los registros de almacenamiento y de desplazamiento, los contadores, las memorias, los conversores A/D y los microprocesadores.

EL CIRCUITO TIMMER LM 555

FIGURA 6

Ante la necesidad de obtener circuitos generadores de pulsos, multivibradores (temporizadores) se crearon circuitos basados en amplificadores operacionales en distintas aplicaciones, en 1972 la compaa Signetics introdujo en el mercado un nuevo componente, que no solo cumpla con estas necesidades el Timmer 555. Hoy en da el 555 sigue siendo un componente bsico en la construccin de circuitos multivibradores, generadores de pulsos, divisores de frecuencia .ETC. La principal ventaja del 555 radica en que consigue temporizaciones ms precisas. Adems, al ser un circuito integrado reduce el nmero de conexiones a la vez que el precio, factor que todo tcnico debe tener en cuenta a la hora del diseo. Descripcin El timmer 555 presenta varios encapsulado : 8 patillas en MINIDIP, Cpsula DIP de 14 patillas, Encapsulado metlico TO-99, en los laboratorios usaremos el DIP 8 patillas. Ver Figura 6 Funcionamiento del NE 555: La tensin de funcionamiento del 555 va de 5V a 18V. La patilla 8 + Vcc va conectado a un divisor de tensin mediante 3 resistencias. La patilla 6 TRH es una de las mas importantes, sale del comparador superior y cuando la tensin de referencia, en la patilla 6, sea mayor a dos tercios de Vcc, entonces este comienza a funcionar llegando al flip flop R-S y la salida Q del R-S saca un uno 1, donde llega a un transistor que en este momento acta como un interruptor cerrado y tambin llega a la salida invirtiendo esta seal que entra y transformndola en 0. La patilla 5 CNT es la entrada negativa del comparador superior. La patilla 2 TRG es la entrada negativa del comparador inferior, cuando este tiene una tensin de referencia inferior a un tercio de Vcc, entonces el comparador inferior empieza a funcionar, dando un impulso al flip flop saliendo de el un 0, entonces llega al transistor que al no llegar tensin a la base de este, funciona como interruptor cerrado, y llegando a la salida que invirtindolo saca un 1 sea vcc. La patilla 1 GND va directamente a masa. La patilla 7 DSC es la de descarga del condensador. La patilla 3 OUT es la salida. La patilla 4 RST es el reset.



Teoria de funcionamiento.- ( ver figura 7) Se observa que tiene dos comparadores de voltaje U1 y U2, un flip-flop U3, un amplificador de corriente o buffer U4, un transistor de descarga Q1, las resistencias Ra Rb Rc, de 5 K que son divisor de voltaje. El comparador superior U1 se denomina comparador de umbral o de threshold y el inferior U2 comparador de disparo o de trigger , cada comparador tiene dos entradas de voltaje , una inversora marcada con signo menos (-) y una no inversora con signo (+), el funcionamiento de cada comparador es sencillo, cuando en la entrada (+) se aplica un voltaje mayor que el de la entrada (-) , la salida del comparador es un nivel alto, si por el contrario en la entrada (+) se aplica un voltaje menor que el de la entrada (-) entonces la salida es un nivel bajo. Ver figura 8

FIGURA 8y V = 2 v. la + salida ser alta, en cambio si V = 2 v. y V = 4 v. la salida baja , internamente el voltaje aplicado a la entrada inversora (-) del comparador U1, es igual a las dos terceras partes (2/3) del voltaje de alimentacion Vcc, y el aplicado a la no inversora (+) de U2 a una tercera (1/3) parte del mismo. Los voltajes anteriores se llaman voltajes de referencia, la funcin de Ra Rb Rc es establecer estos voltajes de referencia. El voltaje externo aplicado a la entrada (+) de U1 es denominado voltaje umbral (TRH) y el aplicado a la entrada (-) de U2 voltaje de disparo ( trigger). La entrada no inversora (+) del comparador de umbral U1 es accesible externamente por el pin 6 (Treshold o TRH)y la entrada inversora (-) del comparador de disparo U2 por el pin 2 ( trigger o TRG) . El voltaje de referencia de ambos comparadores se puede variar mediante un voltaje externo en el pin5 ( control CNT) se usa para modular pulsos, es decir variar sus caractersticas de acuerdo a una seal de control, en condiciones normales se pone en el pin 5 un condensador de 0.01 uF y a tierra, la salida de U1 esta conectada internamente a la entrada R (reset) del flip-flop U3, y la salida del U2 a la entrada S (set) del mismo, la funcin de este circuito es memorizar un nivel alto o bajo de voltaje en la salida Q,+ por ejemplo si V = 4 v.



dependiendo de las entradas R y S. La operacin del Flip- Flop ( ver figura 9) es simple: cuando se aplica momentneamente un alto a la entrada S y la entrada R esta en bajo la salida Q se hace alta. En cambio si se aplica un alto a R y S esta en bajo, la salida Q se hace baja. En el primer caso se dice que le flip flop estas SET es decir con un 1 en su salida, y en el segundo que esta RESET es decir con un 0. Cuando las entradas R y S se hacen bajan el estado de salida se mantiene es decir queda memorizado, cuando R y S se hacen altas, el estado de la salida Q es ambiguo. Es decir el F-F R-S mantiene un estado lo memoriza hasta que entre otra combinacin apropiada que lo fuerze a cambiar su estado . FIGURA 9 El pin 4 ( RESET o RST) hace baja la salida Q cuando recibe un nivel bajo sin importar el estado de las entradas R y S, en condiciones normales este pin se debe poner a un estado alto o fuente para operar correctamente , no se recomienda dejarlo al aire. La salida Q del F-F alimenta el buffer o amplificador de corriente U4 y la salida Q negada a la base del transistor Q1, la salida del buffer se conecta al pin de salida 3 del chip. El transistor Q1 se usa como un interruptor controlado digitalmente cuando la salida Q negada es alta , Q1 conduce esta ON o SATURADO se cierra el interruptor, cuando Q es baja deja de conducir es decir se abre esta OFF o en CORTE ,

EL 555 EN MODO ASTABLE .- Vemos la conexin en la siguiente figura, es generador de pulsos, se le llama reloj vea que el pin 6 TRH se conecta al pin 2 TRG, externamente R1 R2 C1 controla el voltaje de entrada a los comparadores, C1 se carga a travs de R1 y R2, con esto el voltaje en C1 es cero, y comienza a cargarse, el comparador de umbral aplica un nivel bajo a la entrada R del F-F y el de disparo un nivel alto a la entrada S, ante esto la salida Q (pin 3)del Chip se pone a nivel alto, al mismo tiempo la salida Q negada del F-F esta en nivel bajo y el transistor esta OFF , C1 se sigue cargando a travs de R1 y R2, sigue hasta que se acerca a los 2/3 del voltaje de fuente, al superar ligeramente este valor el comparador de umbral aplica un nivel alto a la entrada R del F-F y el de disparo un nivel bajo a la entrada S del mismo, como resultado la salida en el pin 3 se hace bajo, la salida q negada del F-F se hace alta y el transistor interno se satura conduciendo y C1 comienza a descargarse a travs de R2, se sigue descargando hasta que su voltaje en C1 es ligeramente menor a 1/3 del valor de fuente, el comparador aplica un alto a la entrada S del F-F y el de umbral un bajo a la entrada R y la salida del chip en el pin 3 se hace nuevamente un nivel alto, repitindose el ciclo anterior y tenemos en forma repetitiva un tren de pulsos continuo.



Tc es el tiempo de carga de C1 entre los valores de 1/3 (voltaje de disparo) a 2/3 de Vcc (voltaje umbral), tiene la siguiente frmula: El tiempo que demora C1 en descargarse desde 2/3 hasta 1/3 de Vcc se llama tiempo de descarga Td y se calcula con la siguiente frmula: El tiempo de descarga es siempre ms rpido que el de carga, porque solo depende de R2 y C1. La suma de los dos tiempos de carga y descarga define el periodo T con la siguiente formula El inverso del periodo T es la frecuencia ( c/s)

Y el ciclo til o duty cycle D se define asi

La patilla 5 "control" permite variar los niveles de comparacin a valores distintos de los fijados por el divisor de tensin, lo que aumenta la versatilidad del circuito. En caso de no utilizar esta posibilidad es recomendable utilizar un condensador (valor tpico : 0.01 u F) que aumenta la inmunidad al ruido y disminuye el rizado de las tensiones de comparacin. Caractersticas generales --Elevada estabilidad trmica: variacin del orden de 0.005 por 100C. --El 555 se alimenta entre +Vcc y masa.-- El margen de tensiones se sita entre 4.5 y 18V, lo compatible con tecnologa digital TTL, CMOS. -- Corriente de salida de hasta 200 mA tanto entregada como absorbida, lo que en muchos casos hace necesario el uso de circuitos exteriores para excitar a la carga. --Impedancia de salida baja. Zout = 10 ohms .--Es un componente de rpida respuesta que puede trabajar a frecuencias mayores de 500 kHz. Con tiempo de subida y bajada del orden de 100 ns, independientemente de la tensin de salida. Para que el circuito oscile es necesario que se se cumplan ciertos rangos para los valores de las resistencias y el condensador, los cuales se relacionan a continuacin. R1 > 1 k R2 < 6.6 M C>500 pF.



Los Pulsos de reloj.En todo laboratorio de electrnica digital que se precie, debe disponer de un equipo generador de pulsos. No se puede realizar un trabajo metdico o un experimento con circuitos digitales, sin disponer de una referencia de tiempo precisa, dicha referencia de tiempo, forma la base para la circuitera digital secuencial. Un segundo es el incremento normal de tiempo usado por la ciencia y es fcilmente derivado de la lnea de red de CA domestica, la que alimenta al equipo. FIGURA 1 Un pulso, como el que se aprecia en la imagen anterior, est compuesto por una seal rectangular, la podemos definir como una tensin que parte de 0V sube hasta una tensin digamos de 5V, que se mantiene por un tiempo y de pronto cae a 0V de nuevo (no es muy cientfica la definicin, pero si explicita). La duracin de un pulso puede ser muy larga (incluso das) o muy corta (pico segundos o menos). En electrnica, cuando hablamos de trenes de pulsos, nos referimos a una serie de pulsos continuados por un intervalo de tiempo. Dos factores muy importantes en un tren de pulsos, por ser repetitivo, es la frecuencia de repeticin y su nivel. Con estos dos factores, se puede conocer su frecuencia. FIGURA 2 La Figura 2 de la izquierda, nos presenta una primera forma de onda de proporciones marcaespacio del 50:50 o como sabemos con un ciclo de trabajo del 50% que corresponde a lo que se llama una onda cuadrada. En la parte del medio esta proporcin aproximada es de 10:1 y por ltimo la proporcin es de 1:10 tambin aproximadamente. No obstante y a pesar del poco parecido, hay que notar que las tres formas de onda tienen la misma frecuencia, todos los pulsos empiezan en el mismo instante. En muchos circuitos digitales, nosotros necesitamos un tren continuo y regular de pulsos para controlar el momento adecuado de una secuencia y elegir entre varios circuitos. En algunos casos, necesitaremos dos trenes de pulso separados, uno inverso del otro, es decir uno que comience en 1 y otro que comienze al mismo instante pero en 0. En otros casos, podemos querer dos ondas cuadradas, trenes de pulso en cuadratura (desfasados 90). Con el LM555 se construye el multivibrador astable, la frecuencia de reloj y su ciclo de trabajo podrn ser cambiados, ajustando los valores del condensador y las resistencias externas. Hay una limitacin sin embargo a esto: la frecuencia en que opera slo es aproximada; no es muy exacta y est sujeto al envejecimiento de los componentes y a la dependencia del tiempo. Este no es un problema para muchas aplicaciones, pero si es un problema serio cuando, dos circuitos separados se comunican entre s, o cuando se requiere la exacta eleccin del momento adecuado. En casos as, necesitamos un reloj exacto cuya frecuencia sea conocida y estable. Muchos circuitos y equipos, sobre todo, si son alimentados por bateras, hacen uso de las caractersticas naturales de los cristales de cuarzo. Uno de estos circuitos, es un generador de pulsos. Bsicamente, se trata de utilizar un oscilador que genere una frecuencia, la cual dividiremos en diferente partes para finalmente lograr un pulso por segundo, de ah lo de pulsos de reloj. El modelo ms econmico, con una precisin del 0,02 %. Haremos uso de un sencillo circuito para derivar un par de seales complementarias de reloj, del bobinado secundario de su transformador de alimentacin, esto es conocido como reloj de lnea, porque se deriva de la lnea de tensin alterna (CA) domstica y opera a su frecuencia de lnea de 60 Hz. que es la usada en Comas city. La figura 3, muestra cmo extraer la seal de CLK y su inversa CLK, de la lnea de red, mediante esta forma de extraccin del



doble secundario, se mejora el retardo que se introducira si se empleara una puerta inversora a la salida de CLK, aunque, en algunas aplicaciones no se le de mucha importancia. As que, encontrar que este reloj de lnea, es bastante satisfactorio para practicas. FIGURA 3

DETECTORES DE FLANCOUna necesidad en el diseo de sistemas digitales es disponer de un elemento que genere un pulso en respuesta al flanco de subida o flanco de bajada de una seal de entrada, estos elementos son los detectores de flanco o semi-monoestables y los multivibradores monoestables, la eleccin entre uno y otro depende del grado de precision que queremos, cuando el ancho de pulso no es muy critico usaremos los detectores de flanco, pero para alta precisin requieres el monoestable. Un detector de flanco es un circuito que genera un pulso de salida de muy corta duracin, en respuesta a uno de los flancos (de subida o bajada) de una seal de disparo aplicada a la entrada, FIGURA 4 En la figura 4 tenemos el inversor CMOS A, fuente Vcc = 9 v. considere al inicio Condensador C1 descargado, un nivel alto ser de 9v. un nivel bajo de 0v. el diagrama de temporizacin describe el comportamiento del voltaje en algunos puntos de inters y es muy usado en el anlisis y diseo de circuitos digitales, la seal de disparo para provocar el pulso es V1, el voltaje sobre R1 es V2, la seal de salida es V3, Describiremos paso a paso la secuencia de sucesos, inicialmente la seal de disparo esta en bajo y la salida del inversor A es alta, esto es porque sin disparo R1 conecta la entrada del inversor a tierra osea nivel bajo por tanto la salida del inversor es alta, cuando la seal de disparo realiza la transicin de bajo a alto (flanco de subida) el inversor recibe a travs de C1 un nivel alto de 9 v. y su salida se va a nivel bajo, una vez que la seal de disparo esta en alto , C1 comienza a cargarse y el voltaje sobre R1 (V2) empieza a descender, cuando este se aproxima casi a 4.5 v. (la mitad del voltaje de alimentacin) la entrada del inversor lo interpreta como un nivel bajo y hace nivel alto su salida, este proceso se repetir cada vez que llega una seal de disparo, como resultado la salida del inversor a permanecido en nivel bajo durante un periodo T al cabo del cual retorna a su estado normal (alto) osea se ha generado un pulso activo en bajo en respuesta a la presencia del flanco de subida de la seal de disparo aplicada a su entrada. FIGURA 5



El ancho de duracin en segundos del pulso T depende de R1, C1 y es T=0.77xR1xC1 la R1 en ohmios, el C en faradios y T sale en segundos El circuito de la figura 4 detecta el flanco positivo o de subida de la seal de disparo y entrega un pulso de salida activo en bajo, para obtener disparos por flancos negativos o de bajada la R1 debe conectarse al positivo de la fuente +Vcc. Como esta en la figura 5 en este caso el pulso de salida es activo en alto, En la teora se puede usar cualquier inversor pero en la practica los detectores de flanco mas eficaces son con compuertas Schmitt trigger. El la Figura 6 se ven las configuracin mas comunes de estos ltimos.

FIGURA 6



APLICACIONES FIGURA 7 a)INTERRUPTOR LIBRE DE REBOTES.- aqu el circuito responde a flancos de bajada y la seal de disparo la produce un pulsador Normalmente Abierto NA , el pulso de salida es activo en alto y tiene un retardo T de 20 ms. Aprox. b)GENERADOR DE PULSOS DE INICIO O RESET.- la mayora de circuitos digitales necesitan de un pulso de determinada longitud para inicializar todos los circuitos digitales temporizados en el momento de encender la fuente de alimentacin, si esto no se hace se tendr comportamientos no controlados del sistema digital, para esto usar un generador de pulsos reset, cada inversor da un puso de reset de encendido de 700 ms. De duracin. FIGURA 8 c)RETARDADOR SECUENCIAL DE PULSOS .-hay situaciones en donde el efecto de una seal de disparo no se manifieste instantneamente sino un tiempo despus, la solucin es el retardador

de pulsos , el primer detector produce el pulso T1 al terminar este pulso se produce el pulso T2, los anchos de T se disean segun valores de RC correspondientes. FIGURA 9



MONOESTABLES Y TEMPORIZADORESUn multivibrador monoestable o one-shot lo mismo que un detector de flanco generan un pulso de salida de corta duracin, sin embargo los monoestables son circuitos especializados, precisos y verstiles. Un monoestable puede controlar el ancho de pulso exactamente y la seal de disparo no necesita estar por mas tiempo del necesario, los multivibradores se usan para eliminar ruido en seales digitales, estrechamiento o alargamiento de pulsos, temporizacin monitoreo de eventos, la duracin T de su pulso lo determina un circuito externo RC, si tiene un estado definido la salida se le llama monoestable, si la salida varia entre dos estados se le llama astable o reloj. Hay dos tipos de multivibradores monoestables los redisparables y los no redisparables, se diferencian en que el no redisparable genera el pulso de salida y durante ese tiempo que sale el pulso no atender ningn otro pulso de disparo, en cambio el redisparable acepta pulso de disparo y genera pulsos aun sin haber terminado el anterior. Tenemos ejemplos de monoestables FIGURA 10 FIGURA 11

FIGURA 12



CIRCUITOS INTEGRADOS MONOESTABLES TTL Se han desarrollado gran variedad y que adems de su funcin bsica la mayoria de estos dispositivos tienen funciones auxiliares como tener dos unidades en el mismo encapsulado, opcin de elegir redisparable o no redisparables, entradas de reset, entradas Schmitt-trigger, disparo por flancos de subida o bajada, salidas complementarias, etc. En todos los casos el ancho de pulso se programa por RC externos y son independientes del ancho del pulso de disparo, tenemos una tabla. El Circuito 74 LS 221 Este circuito integrado tiene dos monoestables no redisparables independientes, capsula de 16 pines, cada monoestable posee dos entradas de disparo A y B, dos salidas complementarias Q y Qnegado una entrada de RESET o CLEAR CLR, se puede disparar por flanco de subida o bajada, el ancho de pulso Tw, se programa con R y C externa, el valor de R debe estar entre 1.4 K ohms y 100 K ohms y el de C no debe ser superior a 1000 uF. La formula usada es Tw =0.693 R C . Tenemos la distribucin de pines , su tabla de funcin y diagrama interno de conexin. Una vez disparado el monoestable la salida Q se hace alta e ignora cualquier pulso de disparo aplicado durante ese tiempo, para aplicaciones de tiempos muy cortos usar condensadores de tantalio o de aluminio especial, si se quiere pulsos variables usar un potencimetro. FIGURA 13

El

circuito 74 LS 123



Contiene dos monoestables redisparables, la R debe estar entre 5 K a 50 K, C no tiene restriccin, pero no debe ser muy grande

FIGURA 14 b5

Su frmula para dar el ancho de pulso deseado es: TW=0.37 R C Si dentro de este tiempo el Ci se dispara de nuevo el pulso de salida que est saliendo se cancela y se inicia un nuevo pulso de salida, no se puede reemplazar un CI disparable por otro redisparable, tienen comportamientos diferentes. FIGURA 15

El CI 4528B Es otro monoestable, (ver figura 16)internamente tiene dos monoestables redisparables, cada uno tiene dos entradas de disparo A y B con una entrada de borrado CLEAR y dos salidas complementarias Q y Q negado, el disparo puede ser por flanco de subida o bajada, para dispararlo por flanco de subida (ver figura 17 A) la entrada B debe estar en alto, y la seal de disparo debe aplicarse a la entrada A, la entrada CLEAR debe estar a nivel alto, un nivel bajo en CLEAR inhibe o ya no sale el disparo y hace bajo la salida Q, el ancho del pulso de salida TW lo determina los valores R y C con la formula TW= K R C como regla general K debe ser mayor a 5 K pero menor a 1M y con condensadores mayores a 0.001 uF se puede asumir K = 0.5



FIGURA 16

FIGURA 17

TEMPORIZADOR DE INTERVALO LARGO EL CI XR-2240 Es un temporizador programable de 16 pines da tiempos precisos de desde microsegundos hasta varias horas, opera de 4v a 15 v. En la figura 18 vemos como usarlo, las salidas son desde 1T hsata 128 T, estn conectadas a fuente a travs de un interruptor individual y a una resistencia RL comn, RT y CT establecen el periodo de oscilacin interno, la salida general Q se obtiene del punto comn de unin de todas las salidas a esta conexin se le llama AND alambrada y solo es posible con salidas en open collector, C1 es un filtro para ruido, C2 opcional pero se usara cuando CT es menor a 0.1 uF y la fuente es superior a 7v. la temporizacin se inicia al apretar S9 entra un pulso positivo al trigger pin 11, al hacer esto todas las salidas se hacen nivel bajo, la formula de programacin es: TkT = k T = k RT CT K es un valor segun cada salida, T = RT CT es el period de oscilacion, para la salida 1T K=1 para 2T es K=2 y asi, RT debe estar entre 1 K y 10 M, CT de 0.01 uF a 1000 uF. FIGURA 18



Si todas las salidas estn conectadas el mximo periodo de temporizacin posible ser con la formula:

Si RT= 100K CT = 100 uF Tmax=255x100x10 x100x10 Tmax=2550 seg.3

-6

CIRCUITOS SECUENCIALESSon configuraciones lgicas de compuertas dotadas de memorias, el estado de la salida depende de las combinaciones de sus entradas y de estados anteriores en el tiempo, la clula bsica del circuito secuencial se llama FLIP-FLOP, el dispositivo ms simple es el latch o flip-flop R-S (reset-set) el circuito puede almacenar un bit, sea un 0 o un 1 lgico, se dice que el lacth est en estado SET si su salida Q esta en nivel alto, y en estado RESET si su salida est en estado bajo, y as permanece hasta que otros estados de entrada varen las salidas,

sea ha memorizado un dato esta informacin permanecer solo si esta con alimentacin , las salidas Q y Q negado son siempre complementarias es decir opuestas, los LACTH se implementan con compuertas NAND, NOR y NOT, las computadoras tienen miles de millones de Flip-Flops para guardar y procesar informacin, el termino biestable es porque tienen dos estados Q y Q negado, hay biestables sincrnicos y



asincrnicos, los sincrnicos usan un reloj que sincroniza el cambio de sus estados, la lgica sincrnica es la ms usada porque impone un proceso ordenado y transfiere informacin bajo el control de un reloj, la mayora responde a los flancos de subida o bajada de la seal del reloj , los Flip-Flop son los bloques constructivos bsicos de las memorias, microprocesadores, registros, contadores.

El latch con NAND

FIGURA 19

Este FF tiene un estado ambiguo y sucede cuando sus dos entradas R y S son 0s ah no se comporta como un F-F. Al aplicar un nivel bajo a la entrara SET la salida se pone en Q se hace alta, y la Q negada es baja, por tanto memorizo un 1 logico. Al aplicar un nivel bajo a la entrada RESET la salida Q se hace baja y la Q negada se hace alta, por tanto se memorizo un cero 0, al aplicar a ambas entradas un nivel alto 1, la salida q no cambia permitiendo mantener la informacin que ya se tenia guardada, en la figura 19 su tabal carcateristica y un diagrama de tiempo, Q0 es el estado presente, Q+ es el estado siguiente que sucede despus de poner las entradas R y S al valor de la tabla, el * indica un avlor ambiguo no definido y debe de evitarse.

El latch con NOR

FIGURA 20El mas simple es el F-F R-S asincrnico ya visto y poco usado pero es la base para construir los dems, en la figura 21 tenemos su smbolo y versin con las dos compuertas.

FIGURA 21Una de las aplicaciones de los LACTH es como sistema de antirrebote de los interruptores mecanicos. Los Flip-Flop asincrnicos tienen muchos problemas por eso se usan mas los Flip- Flop sincronicos. FIGURA 22

Los Flip-Flop sincrnicos ms comunes son el R-S ( RESET- SET) , el M-S (Master-Eslave), el T (Toggle), el D (data o delay) y el JK. En la Figura 22 tenemos el smbolo del F sincrnico representativo, posee una entrada de reloj CLK una entrada de datos D, dos salidas complementarias Q y Q negado , dos entradas asincrnicas PRESET y CLEAR que son independientes del reloj y se usan para inicializar las salidas Q y Qnegada en estados opuestos determinados, especficamente la entrada PRESET inicializa la salida Q en 1, y la entrada CLEAR la inicializa en cero 0 , el estado de la entrada D ( 0 o 1) se transfiere a la salida Q cuando se aplica un pulso a la entrada de reloj, dependiendo del diseo estas dos lneas PRESET y CLEAR pueden ser activas en alto o en bajo y el disparo puede efectuarse por nivel o por flancos. La mayora de Flip-Flops sincronicos se disean para responder a uno de los flancos de la seal del reloj, es decir los cambios estado a la salida del F-F ocurre despus que este flanco haya entrado por el reloj.



EL FLIP-FLOP MASTER SLAVE (M/S) es una version mejorada del F-F R-S sincronico, operan y almacena informacin durante uno de los flancos del reloj y mantienen la informacin durante los periodos estables, este F-F tiene conectado dos F-F R-S en cascada , el primero FF1 es el Maestro y el FF2 es el esclavo, LA Figura 23 muestra un F-F M/S disparado por flancos de bajada.

FIGURA 23Figura 24 A

FLIP- FLOP TIPO T DIVISORES DE FRECUENCIA El Flip-Flop tipo T ( del ingles toggle) que significa ondulante, cambia su salida cada vez que recibe un pulso de reloj CLK como se ve en la FIGURA 24 B, la frecuencia de la seal de salida es la mitad de la frecuencia de entrada del reloj, esto es muy til para usarlo en contadores y divisores de frecuencia, en la figura 24 A se tiene un F-F R-S convertido a F-F T al cruzar sus entradas S y R a las salidas Q y Q negada, en el F-F tipo T no hay estados prohibidos. FIGURA 24 B

En la figura 24 B observe que las salidas Q cambian de estado cuando el reloj realiza una transicin negativa es decir paso de alto a bajo, es decir la frecuencia de salida es la mitad de la frecuencia de entrada, se pueden conectar varios Flip-Flop T en cascada y se obtienen divisores de frecuencia de varias etapas divisoras, en la figura 25 se tiene un circuito divisor por 2,4,8 usa tres F-F T , donde la salida de cafa F-F T actua como reloj para el siguiente F-F. FIGURA 25 En la figura 26 tenemos varios diagramas funcionales de CI con F-F T divisores de frecuencia, todos responden a flancos de bajada, el 4020B es de 14 etapas, el 4024B es de 7 etapas, el 4040B es de 12 etapas, un alto en la lnea de RESET hace baja todas las salidas.



FIGURA 26

El FLIP-FLOP FIGURA 27

TIPO

D

Su nombre deriva del ingles DATOS, el dato presente en la entrada D se transfiere a la salida Q cuando se activa la seal de reloj, Ver figura 27, muy usado en memorias, registro de datos y de desplazamiento, no tiene estados prohibidos, en la figura 28 se ve los cuatro modos de disparo del F-F D , y en la figura 29 la configuracin del tipo D como tipo T

FIGURA 28



FIGURA 29 Tenemos la configuracin del 7474 tiene dos F-F D con PRESET y CLEAR activas en bajo, las salidas q estn sincronizadas con el flanco positivo del reloj CLK. Otros son el 4013B tiene 2 FF D con PRESET(SET) y CLEAR (RESET) activas en alto los

cambios se dan en el flanco positivo del reloj. 74 173 tiene 4 F-F D tristate con CLEAR lnea comun de reloj, dos lneas de habilitacin. El 175 es igual al anterior, el 74174 tiene 6 F-F con clear, lnea comn de reloj. El 74 273 tiene 8 F-F D con clear , lnea comn de reloj. Otro el 74374 con 8 F F D triestate, reloj comn. EL FLIP-FLOP TIPO J K FIGURA 30

El 74 D

En la

figura 30 vemos el smbolo de un F-F JK sincronico con dos lneas de entrada de datos ( J y K) una entrada de reloj CLK ,dos entradas asincrnicas PRESET y CLEAR , dos salidas complementarias Q y Qnegada, las entradas J y K se pueden manipular para producir cualquier condicin de salida predecible, Un F-F J-K puede operar tambin como uno T o D y es el mas usado.

En la figura 31 se muestra el circuito equivalente del F-F JK que se obtiene a partir de un F F R-S M/S acoplando con compuertas A y B, las entradas libres de la compuerta se convierten en las lneas de datos J y K. FIGURA 31El F F JK puede ser operado del modo sincronico o asincrnico , en la tabla mostrada en la figura 32 se resume la operacin en el modo asincrnico se supone que la entrada del reloj esta inactiva, las entradas



PRESET y CLEAR pueden ser activas en alto o en bajo, por lo general en CMOS son activas en alto y en TTL son en bajo.

FIGURA 32

En la tabla de la figura 33 se resume en el modo sincronico, las entradas PRESET y CLEAR deben estar inactivas, puede estar sincronizado por flancos de subida o de bajada del reloj.

FIGURA 33



FIGURA 34 FIGURA 35En la figura 34 tenemos la operacin del F F J-K en modo sincronico, en este caso se supone que responde a flancos de bajada del reloj y las entradas PRESET y CLEAR estn inactivas, este F F J K puede adaptarse para operar como tipo T ( Ver figura 35) o tipo D ( ver figura 36), en la figura 35 se diagrama como obtener un F F tipo T a partir de un F F - J K , donde las entradas J K se ponen a nivel alto manteniendo las entradas PRESET y CLEAR inactivas , osea conectadas a fuente, el estado de la salida q cambia cada vez que la seal de reloj CLK realiza una transicin de alto a bajo, este circuito de la figura 35 es en si un divisor de frecuencia entre dos y conectando cadena de divisores se tiene mayor divisin de la frecuencia.

FIGURA 36En la figura 36 se usa un inversor para convertir el J K en tipo D, y las entradas PRESET y CLEAR deben estar inactivas, y la salida Q adopta el estado de la entrada J cada vez que la seal de reloj realiza una transicin de bajo a alto.

FIGURA 37



En la Figura 37 tenemos el CI 7473 tiene dos F-F J-K con CLEAR y salidas complementarias, el clear es activa a nivel bajo, y transfiere informacin en los flancos de bajada del reloj CLK.

FIGURA 38 FIGURA 39 En la figura 38 el CI 7476 tiene tambin dos F F J-K pero cada uno tiene PRESET y CLEAR activas en nivel bajo, usan el flanco de bajada del reloj para transferir datos. En la figura 39 el CI 4095B tiene un F F J-K gatillado con PRESET(SET) y CLEAR(RESET) activas en nivel alto, usan el flanco de subida del reloj para transferir datos. FIGURA 40

N Conectando N flip-flop T en cascada se obtiene una divisin de 2 la frecuencia de entrada en la figura 41 vemos este caso se logra salidas F/2, F/4, F/8 y F/16 , siendo F la frecuencia de entrada, se dice que los ultimos F F son asincrnicos, porque el reloj solo llega al primero de los F F, el reloj se acopla de una salida a otro reloj siguiente y asi, como se ve cada F F se convierte en un toggle T , donde las entradas J K estn en nivel alto permanente, y el reloj responde a los flancos de bajada o transicion negativa su diagrama de tiempo tambin se muestra.



FIGURA 41



La conexin de F F en cascada permite generar divisores de frecuencia y/o contadores de eventos, debido a que la seal maestra de reloj no activa al mismo tiempo todas las entradas del reloj de los FF si no solo al FF asociado al bit menos significativo se dice que estos dispositivos estn acoplados asincrnicamente o conectados en rizado, la figura 42

FIGURA 42Su aplicacin la vemos en este grafico de la figura 43 donde hay un sistema de control para una banda transportadora de cajas, donde por cada 8 cajas se debe abrir una compuerta que dirija la octava caja hacia un area de control de calidad. FIGURA 43 El

detector de objetos usa un sensor fotoelctrico LDR, cada vez que la caja interrumpe la luz el detector emite un pulso, los cuales van a un contador, el contador usa 3 F-F JK conectados en T, porque con tres 3 tenemos 2 =8 eventos a contar desde 000 a 111, al pasar la primera caja la cuenta que estaba en 000 pasa a 001, y asi hasta la octava 111, cuando pasa la octava caja el 111 pasa a 000 al llegar al 000 ser activa la compuerta OR y enciende el transistor activando el relay por tanto la caja novena esta justo cuando se



activa el relay y se separa de la banda, C1 R5 D2, dan un pulso momentneo de clear para inicializar en 000 los FF al conectar la fuente de alimentacion. REGISTROS DE ALMACENAMIENTO Un registro es un grupo de flip-flops usados para memorizar datos temporalmente, bsicamente existen dos tipos de registros: los registros de almacenamiento (storage registers) y los registros de desplazamiento (shift registers), generalmente se configuran usando F F tipo D. Los registrosse usan en contadores , dispositivos que almacena datos, generadores de patrones, de secuencias, microprocesadores, los de almacenamiento son utiles para interceptar datos provenientes de alguna fuente retenerlos por un tiempo para algn proceso como muestreo digital, retener cdigos, conversiones de serie a paralelo, etc. Un registro de almacenamiento es un grupo de FF capaz de almacenar un cdigo o palabra binaria de determinada longitud, la longitud es el numero de bits, como 4, 8, 16, 32 bits, integrados de almacenamiento son: 4042B (4 bits), el 40174B (6 bits), el 74LS75 (4 bits), el 74C174 (6 bits), el 74373 (8 bits), la mayora posee una lnea de borrado o clear CLR que pone a cero los FF internos, REGISTROS DIRECCIONALES Hay registros que reciben la informacin en serie (bit por bit) y la entregan en paralelo, estos se llaman registros direccionales, en la figura 43 se ve el diagrama en bloques de un registro direccionable de 8 bits, tiene una sola entrada de datos D, 8 salidas (Q0 a Q7) tres lneas de control o direccionamiento (A2A1A0) una lnea de habilitacin E negado una lnea de borrado CLR, los bits de recibidos se almacenan en las ocho salidas, esta salida es seleccionada por un cdigo de tres bits aplicados a las entradas de control A2A1A0, la transferencia de informacin se realiza aplicando un nivel bajo a la lnea de habilitacin E negado y manteniendo inactiva (nivel bajo) la lnea de borrado. FIGURA 45 REGISTROS DE ALMACENAMIENTO INTEGRADOS FIGURA 46 Tenemos 74LS75 ver figura 46 puede usarse como dos registros de dos bits o como uno solo de 4 bits, esto se logra conectando entre si las lneas de habilitacin E0-1(pin13) y E2-3(pin 4), la lnea E0-1 controla los dos primeros FF y la lnea E2-3 los otros dos, los datos se transfieren de la entrada a la salida cuando cuando la habilitacin E es alta y queda almacenada cuando la lnea es baja , en las salidas aparece la informacin invertida en nivel .



Tenemos un cuadro con varios integrados ver figura 47

El CI74LS374 es un registro de 8 bits, con salidas triestate , son disparables por flanco de subida, cuando la lnea de habilitacin OE (Output Enable) negada es alta todas las salidas adoptan el estado de alta impedancia, pero si esta lnea es baja el CI trabaja como registro de 8 datos. FIGURA 48

REGISTROS DE DESPLAZAMIENTO (shift registers)Es una cadena de F F Master Slave M/S interconectados de tal modo que la informacin almacenada en ellos



experimenta un corrimiento hacia la izquierda o hacia la derecha con cada pulso de reloj, en la figura 49 se muestra el ciruito lgico de un registro de desplazamiento de 5 etapas, tiene una entrada serie D1 , una salida serie Q5, cinco salidas en paralelo (Q1-Q5) una entrada de RESET y una entrada de desplazamiento (shift), esta ultima se obtiene conectando entre si las entradas de reloj CLK en todos los F F , la lnea D1 recibe la informacin de entrada, la salida Q de cada F F actua como entrada de datos del F F siguiente, los datos se desplazan de izquierda a derecha con cada pulso de reloj, cuando ocurre el primer pulso el dato situado en la entrada D1 se transfiere a la salida Q1, el dato previa de la salida Q1 se transfiere a la salida Q2, el de la salida Q2 a la salida Q3, y asi sucesivamente. FIGURA 49 TIPOS DE REGISTROS DE DESPLAZAMIENTO Se clasifican segn la forma como entra y sale informacin hacia o desde el mismo, son cuatro SISO, SIPO, PISO, PIPO, por sus siglas en ingles. REGISTROS SISO (Serial In /Serial Out) ver figura 50 la informacin entra en serie y sale en serie, no se tiene acceso a las salidas individuales de cada etapa en la figura 50 vemos un circuito lgico de cuatro etapas , cada pulso de reloj desplaza el dato de entrada una posiciona la derecha, la lnea SET carga todas son 1s y la lnea CLEAR las carga con 0s. Es un registro de los mas usados se puede usar como memoria secuencial o de retardo, el primer bit en entrar es el primero en salir. FIGURA 50 FIGURA 51

REGISTROS SIPO (Serial In /Parallel Out) tiene la misma estructura que un SISO pero las salidas son accesibles externamente, ver figura 51 donde esta uno de cuatro etapas, este registro es mas flexible que el SISO porque su contenido siempre esta disponible, si por ejemplo se introduce una palabra de 8 bits bit por bit a este registro , al cabo de 8 pulsos de reloj esta palabra estar disponible en las lneas de salida. REGISTROS PISO (Parallel In / Serial Out)Se carga en paralelo la informacin y la desplaza en serie con cada pulso de reloj, en la figura 52 se muestra un PISO de cuatro etapas ,el dato a cargar es P1P2P3P4, la carga se habilita aplicando un 1 a la lnea LOAD.



REGISTROS PIPO (Parallel In / Parallel Out) Es especie de registro universal, puede operar registro convencional o como registro de desplazamiento SISO SIPO o PISO, la figura 53 muestra un registro PIPO de 4 etapas. Observe se parece a un registro PISO pero las salidas cada etapa son accesibles.

una como

que de

FIGURA 52 FIGURA 53



CI que contienen Registros

REGISTROS BIDIRECCIONALESLos registros vistos hasta ahora son unidireccionales pues desplazan la informacin en un solo sentido con cada pulso de reloj, tambin los hay registros bidireccionales los cuales aceptan informacin de entrada en un orden determinado y la suministran en ese mismo orden o en el opuesto. FIGURA 54

REGISTROS UNIVERSALESEs bsicamente un registro PIPO con caractersticas especiales como entrada y salida de datos en serie, desplazamiento en ambas direcciones, borrado o clear maestro, inhibicin de reloj (hold) como el 74194. VER FIGURA 54 En la figura 54 se muestra el bloque de un registro universal de 4 bits. En la figura 55 tenemos un registro universal bidireccional de 4 bits de entrada con cuatro entradas de cargas en paralelo D0D1D2D3, cuatro salidas de datos Q0Q1Q2Q3 dos entradas serie DSR y DSL una entrada de borrado MR y dos entradas de control de modo de operacin S1 S0.



LOS CONTADORES DIGITALES Un contador (counter en ingls) es un circuito secuencial construido a partir de biestables y puertas lgicas capaz de realizar el conteo de los impulsos que recibe en su entrada, almacenar datos o actuar como divisor de frecuencia. Habitualmente, el conteo se realiza en un cdigo binario, que con frecuencia ser el binario natural o en el BCD. Dependiendo de la aplicacin los contadores se pueden usar para medir frecuencias, tiempo, temperatura, velocidad. Etc. Los contadores se usan tambin para secuenciar eventos, dividir frecuencias, almacenar datos, manipular nmeros, direccionar dispositivos, como multiplexores, demultiplexores, registros, memorias. Clasificacin de los contadores.- Segn la forma en que cambian, son contadores sncronos (todos cambian a la vez, con una seal de reloj comn) o asncronos (el reloj no es comn y cambian uno tras otro). Segn el sentido de la cuenta, son ascendentes, descendentes y UP-DOWN (ascendentes o descendentes segn la seal de control). Segn la cantidad de nmeros que pueden contar, se puede n hablar de contadores binarios de n bits (cuentan todos los nmeros posibles de n bits, desde 0 hasta 2 1), contadores BCD (cuentan del 0 al 9) y contadores Mdulo N. El nmero mximo de estados por los que n pasa un contador se denomina mdulo del contador. Este nmero viene determinado por la expresin 2 donde n indica el nmero de bits del contador. Ejemplo, un contador de mdulo 4 pasa por 4 estados, y n contara del 0 al 3. Si necesitamos un contador con un mdulo distinto de 2 , lo que haremos es aadir un circuito combinacional. Un contador MOD N es un contador que realiza una secuencia a travs de N 8 estados diferentes, por ejemplo un contador binario de 8 etapas puede contar hasta 2 = 256 pulsos osea 256 estados diferentes desde el 00000000 el cero (0) hasta el 11111111 (255) por tanto es un contador MOD 256 . Segn la cuenta en otros cdigos tenemos los contadores de anillos o Jhonson que son registros de desplazamiento recirculantes . Los contadores pueden tener entradas de control para regresar la cuenta a 0's, iniciar la cuenta en cualquier valor deseado, o para indicar los momentos en los cuales el contador trabajara. Estos terminales son los habilitadores, o ENABLE. Debido a que los contadores almacenan la cuenta acumulada hasta que llegue el prximo pulso clock, ellos pueden ser considerados STORAGE REGISTERS. Un contador es bsicamente una cadena de Flip-Flops conectados de tal modo que una salida de un F-F maneja la entrada del siguiente F-F produciendo cambios de estado en una secuencia determinada cada vez que se aplica un pulso a la entrada del circuito, sus tipos de conexiones determinan las caractersticas del contador. En la figura 1 vemos un esquema en bloques y su diagrama de temporizacion, en la figura 2 vemos su circuito lgico y la secuencia de conteo, es un contador binario de cuatro etapas realizado en 4 flip-flops JK disparables por flanco de bajada, este modo de disparo es tpico de los TTL, los CMOS usan flancos de subida. FIGURA 1



Cada flip-flop opera en el modo toggle, con las entradas JK a nivel alto, los pulsos de reloj se aplican a la entrada del primer reloj, la salida Q de primer F-F se aplica a l reloj del siguiente F-F, cada vez que la entrada del reloj de un F-F pasa de nivel alto a bajo, su salida cambia de estado, las lneas PR(PRESET) y CLR(CLEAR) son de control y se usan para inicializar las salidas del contador en 0000 y en 1111 respectivamente. En el esquema primero se aplica un nivel bajo el CLR para borrar el contador, pero despus de esto estas lneas deben estar en nivel alto para funcionamiento normal, por tanto ante del primer pulso de reloj la cuenta esta en DCBA=0000. FIGURA 2

Cuando ocurre el primer pulso del Reloj el F-F 1 cambia de estado la salida A pasa de 0 a 1 y la cuenta binaria de salida es DCBA = 0001, al ocurrir otro pulso en el reloj la salida A pasa de 1 a 0, y el F-F 2 cambia de estado y la salida B pasa de 0 a 1 dando la cuenta DCBA = 0010 y asi sucesivamente con los dems F-F hasta llegar a la cuenta DCBA = 1111, donde al ocurrir el siguiente pulso la cuenta retorna a 0000, en otras palabras se produjo un pulso en A por cada dos pulsos de reloj, un pulso en B por cada cuatro pulsos de reloj, un pulso en C por cada ocho pulsos de reloj, y un pulso en D por cada diez y seis pulsos del reloj , se comporta como un divisor de frecuencia, si la frecuencia del reloj es F, la salida A es F/2, salida B es F/4, salida C es F/8 y la salida D es F/16. Debido a que cada F-F afecta al siguiente y se propaga como una cadena de eventos se le llama contador asincrnico o serie, pero cuando todas las etapas son disparadas por un reloj comn se llama sincronico, el tiempo en que demora esto se llama retardo de propagacin y puede ser como 100 ns. Durante este tiempo el estado de las salidas es invalido y se generan pulsos estrechos, espureos llamados glitches de 20 a 30 ns. De ancho que pueden llegar a ser molestos, por eso los

contadores sincronicos son mas adecuados por estar libres de retardos, el circuito anterior adems de ser



un contador asincrnico o de rizado (ripple) tambin es un contador hexadecimal y un contador de modulo 16 ( MOD 16). Se llama hexadecimal porque sigue la cuenta hexadecimal y por tener 16 estados diferentes, si N=3 es un contador MOD 8. Si N=14 es un contador MOD 16384. El MOD de un contador se incrementa agregando mas F-F , conectando varios modulos en cascada y el contador resultante es el producto de los modulos individuales, por ejemplo conecto el contador MOD 8 con el MOD 16 el contador resultante es MOD 128 (=8x16) el cual tiene 128 estados diferentes y da conteos de siete bits desde el 0000000 ( el 0) hasta el 1111111 ( el 127). Es posible alterar la secuencia de conteo con la adicion de compuertas exteriores, por ejemplo la figura 3 tiene un contador MOD 16 convertido a un contador BCD de MOD 10 es decir la cuenta es de 0000 (el 0) a 1001 ( el 9), tambin al de la figura 3 se le llama contador ponderado, la salida de cada F-F tiene asignado 3 un peso o valor dependiendo de su posicin en la cadena, la salida D tiene un peso 2 = 8, la salida C 2 1 0 tiene un peso 2 = 4, la salida B tiene un peso 2 = 2, la salida A tiene un peso 2 =1, la posicin D corresponde al bit mas significativo MSB de la cuenta, y la de A el menos significativo LSB. El numero m de pulsos se obtiene convirtiendo la cuenta binaria a decimal, por ejemplo DCBA = 1101 equivale a 13 decimal. Osea 13 pulsos han pasado desde que se inicio en la cuenta 0000 FIGURA 3 El esquema de la figura 2 es tambin un contador ascendente UP porque sus salidas se incrementan de uno en uno por cada pulso de reloj, tambin hay contadores descendentes DOWN, y los contadores de ambas clase UP/DOWN, los contadores descendentes cuentan en orden inverso osea al llegar a su valor minimo 0000 sigue al valor 1111y continua descendiendo, en los contadores UP/DOWN la direccin de conteo se decide usando la lnea de control del integrado U/D ousando dos entradas de reloj por separado, en la figura 4 se tiene la tabla de verdad , el circuito lgico, y el diagrama de temporizacin de un contador binario asincrnico ascendente de cuatro etapas, vea que se usan las salidas q negadas para dar reloj a las siguientes etapas, la lnea de control PRE inicializa el estado DCBA = 1111 cuando recibe un nivel bajo, todos los F-F responden a los flancos de subida, tambin se le llama contador lineal, tambin hay contadores realimentados donde el estado de un FF depende del estado del FF precedente como de los que les anteceden en la cadena. FIGURA 4

Existen gran variedad de TTL y CMOS con contadores tenemos la siguiente tabla



7490A Dcadas, divisor por 12 y contador binario BCD hasta 10 (de 0 9) 7492A Dcadas, divisor por 12 y contador binario hasta 12 ( de 0 11) 7493A Dcadas, divisor por 12 y contador binario hasta 16 ( de 0 15) 74190 Contador sincrnico Up/Down, BCD, programable ( de 0 9) 74191 Contador binario de 4 bits, sincrnico, Up/Down 74192 Contador sincrnico Up/Down BCD, programable (de 0 9) 74193 Contador sincrnico de 4 bits binarios, programable, Up/Down FIGURA 5 El 74LS93 es un contador binario de cuatro etapas, cada etapa tiene F-F JK M/S conectados como toggle y disparables por flancos de bajada, tiene cuatro salidas QD QC QB QA , dos entradas de reloj A y B. Dos entradas de RESET R01 , R02 si estos reseteos se ponen a nivel alto las salidas son ceros y no cuenta, cuando cualquiera de ellas o ambas se ponen a nivel bajo el contador cuenta. Ver Figura 5 donde esta la distribucin de pines, en la figura 6 esta su tabla de funcin para reseteo y cuenta normal FIGURA 6

FIGURA 7



En la figura 7 se ve su tabla de conteo mximo, en este caso es hasta el estado diez y seis. FIGURA 8 Internamente este contador (Ver figura 8) tiene dos bloques, el primer bloque es de MOD-2 o divisor por 2, el segundo bloque es contador MOD 8 o divisor por 8, unindolos tenemos un contador MOD 16 (8x2) o divisor por 16, en este caso la seal de reloj se aplica por el pin 14 (A).

El circuito cuenta ciclicamente desde 0000 (0 decimal) a 1111 (15 decimal), conectando adecuadamente las entradas R0(1) y R(0)2 a las salidas Qa QB QC QD se pueden obtener otros modulos de conteo, como vemos en la figura 9 A y 9 B. Por ejemplo conectando R0(1) a QB, y R0(2) con QD el circuito funciona como un contador BCD o modulo 10 Es decir cuenta cclicamente desde 0000(0) a 1001(9). Este contador puede trabajar hasta con un reloj de 42 MHz. Su tiempo de propagacin es 70 ns. Es decir los datos demoran en aparecer a su salida 42 ns. (retraso) FIGURA 9 A



FIGURA 9 B CONTADORES BINARIOS SINCRONICOS La desventaja de los asincrnicos como su velocidad, retraso, glitches, se eliminan con los contadores sincrnicos , donde todos los contadores se manejan por una lnea maestra de reloj y todas las salidas cambian en el mismo momento, no hay efectos de propagacin, en la figura 10 tenemos un contador sincrnico binario de cuatro etapas construido con FF JK M/S vea dos compuertas AND G1 y G2, la compuerta G1 garantiza que el FF3 cambie de estado solo cuando la salida QA y QB sean altas, del mismo modo G2garantiza que el FF 4cambie solo cuando QA QB QC sean altas, en general los contadores sincrnicos son mas rpidos, ms costosos, ms complejos y consumen ms potencia, que los sincrnicos pero los sincrnicos son la mejor eleccin a altas frecuencias. FIGURA 10



El contador binario sincronico mostrado en la figura 11 es ascendente, el cual se puede implementar controlando las entradas J y K con las salidas complementarias. FIGURA 11

En la siguiente tabla se ve contadores sincronicos

CONTADORES BCD En muchas ocasiones es necesario tener una presentacin decimal, para esto se han desarrollado cdigos binarios especiales que facilitan la comunicacin hombre-maquina el mas popular es el cdigo BCD (BinaryCoded-decimal = decimal codificado en binario) es un cdigo donde los digitos decimales del 0 al 9 se representan en patrones de 4 bits, realmente son contadores de cuatro bits donde la secuencia natural de conteo se ha alterado con compuertas para dar solo diez estados desde el 000 (es el 0) al 1001 ( es el nueve) cuando la cuenta llega a nueve retornara a cero en el siguiente pulso osea son de MOD 10, los hay sincronicos y asincrnicos, ascendentes , descendente, lineales, realimentados, etc. En la figura 12 tenemos un contador BCD asincrnico usando FF JK disparables por flanco de bajada, vea que los tres primeros FF estn en cascada.



Pero el ultimo FF tiene su entrada de reloj conectada a la salida Q del primero, note tambin que la seal que controla la entrada J del FF4 la suministra una compuerta NAND la cual monitorea las salidas de los FF2 y FF3 , observe tambin que la salida negada Q del FF4 se realimenta a la entrada J del FF2, todo da como resultado que el circuito tenga diez estados en lugar de 16 de un contador binario, como ve en el diagrama de temporizacin el circuito cuenta desde 0000 a 1001 siguiendo la cuenta normal, al recibir el decimo pulso se recicla a cero y repite la secuencia. FIGURA 12

Para conteos superiores a un digito se usan contadores BCD en cascada, el primer contador sea al primero que le llega el reloj llevara la cuenta hasta 9, el segundo a 99 sea decenas, el tercero a 999 sea centenas y as sucesivamente. Para leer el contenido de la cuenta de tres dgitos por ejemplo tenemos las salidas de centenas decenas y unidades as 0111 0001 1001 esto es en cdigo BCD convertido a decimal es 715 pulsos desde el inicio del conteo. Tambin se tiene contadores BCD integrados, como en la siguiente tabla.



Tenemos en las siguiente figuras contadores BCD en sus diagramas funcionales

FIGURAS 13

CONTADOR CON SALIDAS BCD MULTIPLEXADAS

FIGURA 14 El 4553B es un contador BCD de tres dcadas que incorpora en una misma capsula toda la circuitera para dar conteo de pulsos desde 000 hasta 999 , la figura 14 muestra los pines y sus funciones, tiene tres contadores en cascada cada uno con un registro de almacenamiento de 4 bits, la salida de los tres



registros van a un bloque selector de datos direccionado por un contador binario de MOD 3, tambin tiene una compuerta de habilitacin, un decodificador y un oscilador. La entrada de Reloj es por pin 12, el conteo se habilita con un nivel bajo en DIS disable pin 11, la informacin se transfiere a los registros cuando lacth enable LE es alta y la lnea de sobre flujo OF es alta cuando la cuenta supera el 999, los datos se transfieren segn la velocidad del oscilador interno, la frecuencia del oscilador lo controla un condensador externo entre los pines C1A y C1B, pines 4 y 3. Si la frecuencia del oscilador es 1.2 KHz. Cada uno de estos dgitos ser presentado como 400 veces por segundo que es suficiente para iluminar un display de tres dgitos y ver todos los nmeros presentes, esto se llama multiplexado por divisin en el tiempo, un nivel alto en reset MR pin 13 inicializa los contadores en 0s, inhibe el oscilador y el contador internos y hace baja las salidas DCBA, si la lnea LE est a nivel alto tambin borra el contenido de los registros, la mxima frecuencia de conteo depende de la alimentacin, es Con 5v es 1.5 MHz 5 MHz. con 10 v. 7 MHz. con 15 v. Cuando aparece estos cdigos a la salida del contador, el decodificador lo convierte a una representacin a siete segmentos para un display, los transistores determinan que display se prendera en cada instante FIGURA 15 Desde sus orgenes , la tec





MEMORIASLos sistemas requieren del almacenamiento temporal o permanente de los estados lgicos. Las Memorias son dispositivos electrnicos que retienen datos durante algn intervalo de tiempo, est constituida de semiconductores y circuitos, se almacenan en un conjunto de casilleros numerados. Las memoria estn conformados por un conjunto de cerrojos o condensadores agrupados de tal forma que almacenan varias palabras binarias de n bits. Cada una de ellas tienen la capacidad de almacenar un bit de informacin (1 o 0), y se conocen con el nombre de celdas de memoria. Las celdas o bits de memoria se ubican mediante la fila y la columna en la que se encuentra. Tiempo de Acceso Es el tiempo que transcurre desde el instante en que se lanza la operacin de lectura en la memoria y el instante en que se dispone de la primera informacin buscada, y es, independiente de la direccin en la que se encuentre la informacin a la cual queremos acceder. Capacidad Se mide en mltiplos de 1 byte (8 bits): kilobytes KB (1,024 bytes), Megabytes MB (1,024 kilobytes), GigaBytes GB (1024 Megabytes) , Tera Bytes TB (1024 Gigabytes), Peta Bytes PB (1024 TB). ARQUITECTURA DE LA MEMORIA (RAM) La memoria RAM consta de varios registros, cada uno de los cuales almacena una sola palabra de datos y tiene una direccin nica. Las RAM comnmente vienen con capacidades de palabras de 1K, 4K, 8K, 16K, 64K, 128K, 256K, y 1024K, y tamaos de palabras de 1, 4, u 8 bits. a)Operacin de lectura. - El cdigo de direccin (direccionamiento) selecciona un registro del circuito de memoria para leer o escribir. A fin de leer el contenido de registro seleccionado, la entrada lectura/escritura (R/-W) (read/-write) debe ser un 1. Adems, la entrada CS (seleccin de CI) debe ser activada. La combinacin de R/-W es igual a 1 y CS es igual a 0 habilita los buffers de salida de manera que el contenido de registro seleccionado aparecer en las cuatro salidas de datos. b)Operacin de escritura. - Para escribir una nueva palabra de cuatro bits en el registro seleccionado se requiere que R/-W sea 0 y CS igual 0. esta combinacin habilita los buffers de entrada de manera que la palabra de cuatro bits aplicada a las entradas de datos se cargara en el registro seccionado. R/-W igual a 0 tambin deshabilita los buffers de salida que son de tristate, de manera que las salidas de datos se encuentran en el estado de alta-impedancia, durante una operacin de escritura. La operacin de escritura, destruye la palabra que antes estaba almacenada en la direccin. c)Seleccin de CI.- Las memorias tienen una o mas entradas CS que se usan para habilitar o deshabilitar el circuito en su totalidad. En el modo deshabilitado todas las salidas y entradas de datos se deshabilitan (altaz) de manera que no puede tener lugar la operacin de lectura ni de escritura. Otro nombre es CE (chip enable habilitacin de circuito). Cuando las entradas CS (chip select) o CE se encuentran en un estado activo, se dice que el CI de memoria a sido seleccionado. d)Terminales comunes de entrada/salida.- A fin de conservar terminales en un encapsulado de CI, los fabricantes a menudo combinan los funciones de entradas y salida de datos utilizando terminales comunes de entrada/salida. La entrada R/-W controla la funcin de estas terminales E/S. Durante una operacin de lectura, las terminales de entrada y salida actan como salida de datos que reproducen el contenido de la localidad de direccin seleccionada. Durante una operacin de escritura, las terminales de S/E actan como entrada de datos. Las operaciones bsicas de una memoria consisten en leer y almacenar informacin mediante el uso del bus de datos y direcciones. Estas operaciones ocurren en un orden lgico, el cual se indica a continuacin: 1. Apuntar a la direccin de memoria que se desea leer o escribir mediante el uso del bus de direcciones 2. Seleccin del tipo de operacin: Lectura o escritura. 3. Cargar los datos a almacenar (en el caso de una operacin de escritura) 4. Retener los datos de la memoria (en el caso de una operacin de lectura) 5. Habilitar o deshabilitar la memoria para una nueva operacin.



En la figura 1 la entrada de direcciones (A0 a A9), define la posicin a escribir o leer dentro de la memoria, las entradas y salidas de datos definen los datos a escribir y leer respectivamente, la entrada WE controla el tipo de operacin que la memoria debe hacer y la entrada OE corresponde a la seal de habilitacin de la memoria, la cual habilita o deshabilita la memoria para responder a las dems entradas, CS es seleccion de chip. D0 a D3 es entrada de datos, las entradas y salidas estn controlados por compuertas triestate

Figura 1 . Esquema descriptivo de una Memoria

Memorias de Acceso Aleatorio RAMde sigla en ingls Random Access Memory. Son de lectura/escritura y contienen un conjunto de variables de direccin que permiten seleccionar cualquier direccin de memoria de forma directa e independiente de la posicin en la que se encuentre. son voltiles, se pierde la informacin cuando no hay energa y son dos categoras: la RAM esttica y la RAM dinmica. Memoria RAM esttica o SRAM (Static Random Access Memory) se compone de celdas conformadas por flip-flops construidos generalmente con transistores MOSFET.

TIPOS DE MEMORIAS RAMSRAM Sincrnica tiene una entrada de reloj, opera en sincrona. Esto simplifica enormemente el diseo de sistemas, ya que una nica seal controla todos los dispositivos. La ventaja es su funcionamiento automtico, por reloj, por no ser necesario de generar las seales de control. SRAM de Rfaga (burst) son sincrnicas y se caracterizan por incluir un contador que permite que la memoria genere internamente la direccin a la que debe acceder, consiguiendo de esta forma accesos hasta cuatro posiciones de memoria con una sola direccin de referencia. SRAM Pipeline Con los dos tipos de memorias anteriores se consigue el acceso a posiciones consecutivas de forma rpida. Para mantener esta velocidad cuando se cambia de secuencia, las memorias pipeline incluyen un buffer para almacenar la direccin y los datos actuales proporcionados por la memoria. De esta forma, se puede enviar la nueva direccin antes de terminar la lectura, consiguiendo as que la CPU no espere la finalizacin del acceso a una posicin de memoria para generar la nueva direccin. Memoria RAM dinmica DRAM (Dinamic Random Access Memory) se compone de celdas de memoria construidas con condensadores. son de fabricacin ms sencillas en comparacin a las celdas a base de transistores, permite construir memorias de gran capacidad. La operacin de la celda es similar a la de un interruptor, cuando el estado en la fila se encuentra en alto, el transistor entra en saturacin y el dato presente en el bus interno de la memoria (columna) se almacena en el condensador, durante una operacin de escritura y se extrae en una operacin de lectura. El inconveniente que tiene consiste en que hay que recargar la informacin almacenada en las celdas, por lo cual estas celdas requieren de circuitera adicional para cumplir esta funcin



Memoria Ventajas SRAM La velocidad de acceso es alta. Para retener los datos solo necesita estar energizada. Son mas fciles de disear. Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia.

Desventajas Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit. Mayor consumo de Potencia. La velocidad de acceso es bajar. Necesita recargar de la informacin. almacenada para retenerla. Diseo complejo.

DRAM

Las memorias generalmente se fabrican con capacidades de orden de Kilobytes o Megabytes mltiplos de 8, por ejemplo 8k, 16k, 32k, 64k, 128k, o 8M, 16M, 32M, etc. En la figura 2 se observa un esquema descriptivo de los pines que generalmente se encuentran en una memoria. explicacin de cada uno de estos pines: A0...An (Bus de direcciones): son las entradas para seleccionar la posicin de memoria a escribir o leer y su cantidad define la capacidad de palabras que puede almacenar, dada por la expresin 2n, donde n es el nmero de pines. D0...Di (Bus de Datos): Corresponde a los pines de entrada y salida de datos. En el mercado hay de buses 1, 4, 8 y 16 bits y lo ms usual es chips de 8 entradas de datos. CS (Chip Select): Este pin se utiliza para seleccionar el chip de memoria que se desea acceder. Esto en el caso del usar dos o ms memorias similares. OE (Output Enable): Utilizado para habilitar la salida de datos. Cuando se encuentra en estado activo las salidas tiene alta impedancia o actan como entradas. R/W (Read/Write): Entrada utilizada para seleccionar la operacin de lectura o escritura VCC y GND (Alimentacin): Algunas tienen disponible tres pines para este propsito, pero por lo general son dos y el valor de la tensin depende de la tecnologa de fabricacin.

MEMORIA SRAM MCM6264CEsta memoria fabricada por Motorola y desarrollada con tecnologa CMOS tiene una capacidad de 8K x 8. Los tiempos de lectura y escritura del integrado son de aproximadamente 12 ns y tiene un consumo de potencia aproximado de 100 mW. En la Figura se observa la disposicin de los pines del integrado de esta memoria y sus las caractersticas tcnicas bsicas. Capacidad (bits) 8192X8 Encapsulado DIL-28 Tiempos de Acceso SRAM 12/15/20/25/35 ns MEMORIA DRAM 4116 El CI 4116 es una memoria DRAM de 16K x 1. Se encuentra constituida por un arreglo de 128 filas y 128 columnas donde cada uno



de los bits se ubican con una direccin de 14 bits. En la figura se muestra la disposicin de los pines. Observe que la entrada de direcciones es de 7 bits (A0...A6). La razn de poseer 7 pines y no 14, se debe a que estos tienen funcin doble, por ejemplo la entrada A0 se utiliza para establecer los valores de los bits A0/A7 de la direccin de memoria que se quiere acceder, tiene salidas Triestate tipo DIL-16 pines Capacidad (bits) 16384 X 1 Tiempos de Acceso 100/120/150/200 ns TIPOS DE MEMORIA RAM DRAM (Dynamic RAM) VRAM (Vdeo RAM) SRAM (Static RAM) FPM (Fast Page Mode) EDO (Extended Data Output) BEDO (Burst EDO) SDRAM (Synchronous DRAM) DDR SDRAM SDRAM II (Double Data Rate SDRAM) PB SRAM (Pipeline Burst SRAM) ENCAPSULADOS SIMM (Single In line Memory Module) DIMM (Dual In line Memory Module) VRAM : Siglas de Vdeo RAM, una memoria usada por los adaptadores de vdeo, puede ser accedida por dos diferentes dispositivos de forma simultnea. SIMM : Siglas de Single In line Memory Module, un tipo de encapsulado consistente en una pequea placa de circuito impreso que almacena chips de memoria, y que se inserta en un zcalo SIMM en la placa de memoria, ya estn en desuso por otras mas rapidas y de mas capacidad. DIMM : Siglas de Dual In line Memory Module, un tipo de encapsulado, consistente en una pequea placa de circuito impreso que almacena chips de memoria, que se inserta en un zcalo DIMM en la placa madre y usa generalmente un conector de 168 contactos. DIP: Siglas de Dual In line Package, un tipo de encapsulado consistente en almacenar un chip de memoria en una caja rectangular con dos filas de pines de conexin en cada lado RAM Disk : Se refiere a la RAM que ha sido configurada para simular un disco duro. Se puede acceder a los ficheros de un RAM disk de la misma forma en la que se acceden a los de un disco duro. Sin embargo, los RAM disk son aproximadamente miles de veces ms rpidos que los discos duros, los RAM disk pierden su contenido una vez que la computadora es apagada. Memoria Cach RAM Cach:Un cach es un sistema especial de alta velocidad. Hay dos tipos de cach, la memoria cach y cach de disco. Una memoria cach, llamada tambin a veces almacenamiento cach RAM cach, es una parte de memoria RAM esttica de alta velocidad (SRAM) ms que la lenta y barata RAM dinmica (DRAM) usada como memoria principal. La memoria cach es efectiva dado que los programas acceden una y otra vez a los mismos datos o instrucciones. Guardando esta informacin en SRAM, la computadora evita acceder a la lenta DRAM. Cuando un dato es encontrado en el cach, se dice que se ha producido un impacto (hit), siendo un cach juzgado por su tasa de impactos (hit rate). Algunas memorias cach estn construidas en la arquitectura de los microprocesadores. El cach de disco trabaja sobre los mismos principios que la memoria cach, pero en lugar de usar SRAM de alta velocidad, usa la convencional memoria principal. Los datos ms recientes del disco duro a los que se ha accedido (as como los sectores adyacentes) se almacenan en un buffer de memoria. Cuando el programa necesita acceder a datos del disco, lo primero que comprueba es la cach del disco para ver si los datos ya estan ah. La cach de disco puede mejorar drsticamente el rendimiento de las aplicaciones, dado que acceder a un byte de datos en RAM puede ser miles de veces ms rpido que acceder a un byte del disco duro. SRAM Siglas de Static Random Access Memory, es un tipo de memoria que es ms rpida y fiable que la ms comn DRAM (Dynamic RAM). El trmino esttica viene derivado del hecho que necesita ser refrescada menos veces que la RAM dinmica. tienen tiempos de acceso del orden de 10 a 30 nanosegundos, las RAM dinmicas estn por encima de 30, y las memorias bipolares y ECL se encuentran por debajo de 10 nanosegundos. no precisan de circuiteria de refresco como sucede con las RAMs dinmicas, pero precisan ms espacio y usan mas energa. La SRAM, debido a su alta velocidad, es usada como memoria cach. DRAM Siglas de Dynamic RAM, memoria que precisa ser refrescada (re-energizada) o perdera su contenido. Generalmente usa un transistor y un condensador para representar un bit Los condensadores debe de ser energizados cientos de veces por segundo para mantener las cargas, las dos principales variaciones de RAM (dinmica y esttica) pierden contenido si se desconectan de la alimentacin. Tambien el trmino RAM es utilizado para referirse a la DRAM y distinguirla de la RAM esttica (SRAM) que es ms rpida y ms estable que la RAM dinmica, pero que requiere ms energa y es ms cara . El principio es sencillo: una carga se almacena en el condensador significando un 1 y sin carga un 0. El transistor funciona como un interruptor que conecta y desconecta al condensador. Las celdas en cualquier sistema de



memoria, se organizan en la forma de matrices de dos dimensiones, a las cuales se accede por medio de las filas y las columnas. En la DRAM estas estructuras contienen millones de celdas y se fabrican sobre la superficie de la pastilla de silicio formando reas que son visibles a simple vista.

Memoria ROMMemoria de slo lectura (Read Only Memory). Los datos almacenados en la ROM no se puede modificar -al menos no de manera rpida o fcil- que se utiliza principalmente para contener el firmware (software que est estrechamente ligada a hardware especfico, y es poco probable que requieren actualizaciones frecuentes). En su sentido ms estricto, se refiere slo a ROM mscara ROM -en ingls MROM- (el ms antiguo tipo de estado slido ROM), que se fabrica con los datos almacenados en forma permanente, y por lo tanto, nunca puede ser modificada. Sin embargo, las ms modernas, como EPROM y Flash EEPROM se puede borrar y volver a programar varias veces, an siendo descritos como "memoria de slo lectura (ROM), porque el proceso de reprogramacin en general es poco frecuente, relativamente lento y, a menudo, no se permite la escritura en lugares aleatorios de la memoria. ARQUITECTURA DE LA MEMORIA ROM Existen tres partes bsicas: decodificador de direcciones-- arreglo de registros --buffer de salida. a)Arreglo de registros.- El arreglo de registros almacena los datos que han sido programados en la ROM. Cada registro contiene un numero de celdas de memoria que es igual al tamao de la palabra. Los registros se disponen en un arreglo de matriz cuadrada. Podemos especificar la posicin de cada registro como una ubicada en un reglon y una columna especficos b)Decodificadores de direcciones.- El cdigo de direccin aplicado A3, A2, A1, A0, determina que registro ser habilitado para colocar su palabra de datos en 8 bits en el canal. Los bits de direccin A1, A0, se alimentan de un decodificador uno de 4 que activa una lnea de seleccin de rengln, y los bits de direccin A3, A2, se alimentan de un segundo decodificador uno de cuatro que activa una lnea de seleccin de columna. c)Buffer de salida.- El registro habilitado por las entradas de seleccin coloca el dato que tiene sobre el canal de datos. Estos datos entraran en los buffers de salida mismos que se encargan de trasmitirlos hacia las salidas externas siempre y cuando CS este en bajo. Si CS esta en alto, los buffers de salida se encuentran en el estado de alta impedancia, con lo que D7 asta D0 estarn flotando. Por lo tanto, la BIOS, o el sistema de arranque oportuno de la computadora normalmente se encuentran en una memoria ROM. La memoria RAM normalmente es ms rpida para lectura que la mayora de las memorias ROM, por lo tanto el contenido ROM se suele traspasar normalmente a la memoria RAM cuando se utiliza. Memoria PROM PROM es el acrnimo de Programmable Read-Only Memory (ROM programable). Es una memoria digital donde el valor de cada bit depende del estado de un fusible (o antifusible), que puede ser quemado una sola vez. Por esto la memoria puede ser programada (pueden ser escritos los datos) una sola vez a travs de un dispositivo especial, un programador PROM. Estas memorias son utilizadas para grabar datos permanentes en cantidades menores a las ROMs, o cuando los datos deben cambiar en muchos o todos los casos. Pequeas PROM han venido utilizndose como generadores de funciones, normalmente en conjuncin con un multiplexor. A veces se preferan a las ROM porque son bipolares, habitualmente Schottky, consiguiendo mayores velocidades. Programacin Una PROM comn se encuentra con todos los bits en valor 1 como valor por defecto de fbrica; el quemado de cada fusible, cambia el valor del correspondiente bit a 0. La programacin se realiza aplicando pulsos de altos voltajes que no se encuentran durante operaciones normales (12 a 21 voltios). El trmino Read-only (slo lectura) se refiere a que, a diferencia de otras memorias, los datos no pueden ser cambiados (al menos por el usuario final). Memoria EPROM siglas de Erasable Programmable Read-Only Memory (ROM programable borrable de slo lectura). Es una memoria ROM no voltil. Est formada por celdas Se programan mediante un dispositivo electrnico que proporciona voltajes superiores a los normalmente utilizados en los circuitos electrnicos. Las celdas que reciben carga se leen entonces como un 1.Una vez programada, una EPROM se puede borrar solamente mediante exposicin a una fuerte luz ultravioleta. Esto es debido a que los fotones de la luz excitan a los electrones de las celdas provocando que se descarguen. Las EPROMs se reconocen fcilmente por una ventana transparente en la parte alta del encapsulado, a travs de la cual se puede ver



el chip de silicio y que admite la luz ultravioleta durante el borrado. Como el cuarzo de la ventana es caro de fabricar, se introdujeron los chips OTP (One-Time Programmable, programables una sola vez). La nica diferencia con la EPROM es la ausencia de la ventana de cuarzo, por lo que no puede ser borrada. Las versiones OTP se fabrican para sustituir tanto a las EPROMs normales como a las EPROMs incluidas en algunos microcontroladores. Estas ltimas fueron siendo sustituidas progresivamente por EEPROMs (para fabricacin de pequeas cantidades donde el coste no es lo importante) y por memoria flash (en las de mayor utilizacin). Una EPROM programada retiene sus datos durante diez o veinte aos, y se puede leer un nmero ilimitado de veces. Para evitar el borrado accidental por la luz del sol, la ventana de borrado debe permanecer cubierta. Los antiguos BIOS de los ordenadores personales eran frecuentemente EPROMs y la ventana de borrado estaba habitualmente cubierta por una etiqueta que contena el nombre del productor del BIOS, su revisin y una advertencia de copyright. para la familia 2700 se pueden encontrar: Tipo de EPROM 2764, 27C64 27128, 27C128 27256, 27C256 27512, 27C512 27C010, 27C100 27C020 27C040 27C080 Tamao bits Tamao Bytes 64 Kbits 128 Kbits 256 Kbits 512 Kbits 1 Mbits 2 Mbits 4 Mbits 8 Mbits 8 KBytes 16 KBytes 32 KBytes 64 KBytes 128 KBytes 256 KBytes 512 KBytes 1 MBytes Longitud (hex) 2000 4000 8000 10000 20000 40000 80000 100000 ltima direccin (hex) 01FFF 03FFF 07FFF 0FFFF 1FFFF 3FFFF 7FFFF FFFFF

Memorias de solo lectura (Read Only Memory o ROM) porque el Microprocesador no puede escribirla nuevamente, o sea no se puede escribir como la RAM, solo puede leer lo que ya existe en ella, y que guarda la informacin almacenada en ella incluso despus de apagar el equipo. Tambin se puede acceder a este tipo de memoria de forma aleatoria. Se usan generalmente para almacenar datos y cdigos de programas que no deben variar, como es por ejemplo el autodiagnstico que hacen las PC's y el programa que carga el sistema operativo del disco. La configuracin de la BIOS de la placa base, as como la configuracin de los distintos dispositivos instalados en el equipo se guarda en memoria ROM. A la informacin de los dispositivos escrita en la memoria ROM de cada uno de ellos se llama FIRMWARE. La ROM estndar se escribe durante el proceso de fabricacin de un componente y nunca puede cambiarse. Segn la tecnologa empleada en su fabricacin de dividen en: ROM (Read Only Memory). PROM (Programmable Read Only Memory). EPROM (Erasable Programmable Read Only Memory). EEPROM (Electrically Erasable Programmable Read Only Memory). FLASH ROM .

EEPROM (Electrically Erasable Programmable Read Only Memory)Este tipo de circuito en vez de necesitar una fuente muy fuerte de luz ultravioleta, utiliza un voltaje (y corriente) mucho mayor que el normal para borrar su contenido. Este tipo de borrado brinda un importante beneficio: las EEPROM pueden ser borradas y reprogramadas sin sacarlas de sus bases. Las EEPROM brindan a las computadoras y sus perifricos un medio de almacenar los datos sin necesidad de una fuente constante de electricidad. Generalmente utilizadas en aquellas tarjetas que guardan su configuracin. Este tipo de memoria tiene un solo inconveniente y es que tienen limitado el nmero de veces que pueden ser borradas y reprogramadas (normalmente decenas o cientos de miles de ciclos de borrado-escritura). Al contrario de las memorias RAM en las cuales se puede alterar el contenido de un bit cualquiera, borrar una EEPROM significa eliminar todo su contenido y programar cada bit nuevamente.



FLASH ROM Es un tipo de EEPROM, que no requiere de voltajes altos ni especiales para borrarlas. LasFLASH ROM pueden ser borradas y reprogramadas utilizando los voltajes normales dentro de la PC, lo cual la hace muy fcil de usar por los diseadores de estos sistemas. Desdichadamente tienen la misma limitacin que las E

Separ 4 Sem Todo Digitales

Documents

Transcript of Separ 4 Sem Todo Digitales