Tema 6

ETAPAS DE SALIDA

Tema 6: Introducción

2/20

Motivos

En general, los amplificadores de salida en tensión con una ganancia muy alta tienen una impedancia de salida muy alta.

Se producen efectos de carga.

¿Como puede solucionarse el problema?

Se pueden construir etapas, llamadas de salida, que tienen una impedancia de entrada alta, de salida muy baja y pueden proporcionar corrientes muy elevadas.

Constituyen una interfaz adaptadora entre el amplificador propiamente dicho y la carga.

Tema 6: Seguidor de emisor

3/20

Notas

Ya se vio en el tema 4 como estructura creada con resistencias.

No suelen usarse PNPs por su menor ganancia en corriente.

Pueden utilizarse pares Darlington (Amplificadores de potencia).

Tema 6: Seguidor de emisor

4/20

Estudio en DC¿Tensión de salida?

¡Solo funciona correctamente para corrientes de salida positivas! (Amplificador clase A)

¿Corriente máxima de salida?

Si IIN,MAX

es la máxima corriente que puede proporcionar la etapa amplificadora, la máxima corriente que proporciona la etapa de salida es, más o menos:

I S ·exp (V I N−V O

N ·V T )≈ IQ+ V ORLV O≈V I N−V γ , si V I N> V γ

V O≈−I Q ·RL si V I N< V γ

I O,MAX≈(1+ hFE )· I I N , MAX

I O,MAX≈(1+ hFE )2· I I N ,MAX (Darlington)

Tema 6: Seguidor de emisor

5/20

Estudio en AC ¿Ganancia en pequeña señal?

Puede demostrarse que:

¿Impedancia de entrada?

En principio, la etapa de ganancia solo debe proporcionar en DC una corriente de valor...

Siendo la impedancia de entrada en AC:

I I N≈

V O

RL+ I Q

1+ hFE≈

V O(1+ h fe)· RL

AV=vOvI N

=1

1+hie

(h fe+ 1)·(RL / /RQ / /hoe−1)

≈1

Z I N=hie

1−AV≈(h fe+ 1)· (RL / /RQ/ /hoe

−1)

Tema 6: Seguidor de emisor

6/20

Estudio en AC

¿Impedancia de salida AC?

Puede demostrarse que:

¿Influencia de capacidades?

La capacidad C no tiene importancia al estar entre dos

nudos de tierra. Sin embargo, C continúa existiendo por

lo que:

ZOUT (s)=(Z OUT , LF / /1Cπ · s

)≈(N ·V TI E

/ /1Cπ · s

)

ZOUT=(RQ/ /hie

1+ h fe/ / hoe

−1)≈

hie1+ h fe

≈N ·V TI E

Tema 6: Seguidor de fuente

7/20

Notas

Equivalente CMOS del seguidor de emisor.

Impedancia de entrada infinita

No admite la configuración Darlington.

Suelen utilizarse transistores NMOS

Modo DC

Supongamos VIN

< VCC

– VT (Evitar zona óhmica)

Si RL → ∞

Si RL → 0

β·(V I N−V O−V T )2=V O

RL+ I Q> 0→V O>−RL · I Q (Transistor en saturación, no en corte)

V O≈V I N−(V T+ √ I Qβ )−IQ< I O< I O ,MAX∼β ·V CC

2¿Y EL EFECTO SUSTRATO?

Tema 6: Seguidor de fuente

8/20

Efecto substrato

v gs=vI N−vO

PÉRDIDA DE GANANCIA: DEBE COMPENSARSE CON ETAPA ANTERIOR

vbs=−vs=−vO

Z I N →∞

vO=−(gm · v gs+ gmb · vbs ) · (gO−1

/ / RL / / RQ ) → AV=vOv I N

=gm

gm+ gmb+ gO+ RL−1+ RQ

−1≈1

1+gmbgm

Tema 6: Seguidor de emisor/fuente

9/20

¿Y si se desea drenar corriente?

PROBLEMA: hfe EN PNP, g

m EN PMOS MENOR

Tema 6: Seguidor de emisor/fuente

10/20

Equivalentes a PNP con otros elementos

● A: par Darlington → IC = (1 + h

FE,P)2·I

B

● B: Falso PNP puramente bipolar → IC = h

FE,P·(1+h

FE,N)·I

B

● C: Falso NPN con JFET → IC = (1+h

FE,N)··(V

B – V

E - V

P)2

¿En tecnología CMOS?

→ ¡Basta con hacer WP = 3·W

N!

SIN EMBARGO, PERSISTE EL PROBLEMA: O FUENTE, O SUMIDERO

AB

C

Tema 6: Pares complementarios

11/20

Ejemplo: Par complementario “push-pull” clase B

● En BJT, los transistores pueden reemplazarse por Darlington u otros.● En BJT, si V

IN > V, QA conduce y QB pasa a corte, siendo V

O = V

IN – V.

● En BJT, si VIN

< -V, QB conduce y QA pasa a corte, siendo VO = V

IN + V.

● En BJT, hay una zona muerta en - V,< VIN

< V,● Si no hay carga, ¡¡¡el consumo es nulo!!!

EN CMOS, ROLES DESEMPEÑADOS POR VTN

> 0 Y VTP

< 0

Tema 6: Pares complementarios

12/20

Ejemplo: Par complementario “push-pull” clase B

¿COMO PUEDE COMPUTARSE LA DISTORSIÓN?

SIMULACIÓN EN SPICE

● Cuanto mayor sea la amplitud, menor es el efecto de la distorsión● A menor resistencia de carga, mayor distorsión● Mayor distorsión cuanto más cerca esté de 0 el punto de operación.

● ¡Mucho peor en CMOS por efecto sustrato!

Tema 6: DistorsiónDistosión armónica total (THD)

● Este parámetro se define como:

● Aunque, por comodidad...

Siendo k el primer armónico de importancia.

● Debe calcularse a partir de series de Fourier o bien a partir de desarrollo de funciones, utilizando las propiedades:

THD=√a2

2+ a3

2+ ...

a1

f (t)=a0+ a1 · sen (ω· t)+ a2 · sen (2·ω · t−φ 2)+ a3 · sen (3 ·ω · t−φ 3)+ ...

THD≈∣ak∣

a1

sen2 ( x )=

1−cos (2 · x )

2cos

2 ( x )=1+ cos (2· x )

2

MUY TRABAJOSO INCLUSO UTILIZANDO MATHEMATICAOPCIÓN: FFT o FOURIER EN SPICE

Tema 6: DistorsiónPar complementario clase B:

● Supongamos que, en este sistema, aplicamos una señal sinusoidal en la entrada:

En este caso, puede demostrarse que la salida se expresa en series de Fourier como una función de simetría de ¼ onda (armónicos impares solo).

Ejemplo, si A = 2V, SPICE predice que

V I N=A · sen (ω ·t )

A DIFERENCIA DE SEGUIDORES, MUY DISTORSIONADO

V OUT=0 si ∣A · sen (ω · t )∣< V γ

A · sen (ω · t )−V γ si A · sen (ω ·t )> V γ

A · sen (ω · t )+ V γ si A · sen (ω · t )<−V γ

V OUT (t )=1,196 · sen (ω ·t )−0,215 · sen (3 ·ω · t)−0,091· sen (5 ·ω· t)−0,037 · sen (7·ω · t)+ ...

THD=√a2

2+ a3

2+ ...

a1

=√0,2152

+ 0,0912+ 0,0372

+ ...1,196

=0,2361,196

=0,198

Tema 6: Pares complementarios

15/20

Eliminación de distorsión con realimentación

● 1/K es una simple red resistiva● Se entiende que G es muy grande

V OUT=f (V A)→V A=f −1(V OUT )

V A=G ·(V I N−V OUT

K )f −1

(V OUT )=G·(V I N−V OUT

K )

V OUT+K · f −1

(V OUT )

G=K ·V I N

Las no idealidades contenidas en f(VA)

desaparecen al estar divididas por G/K.

Tema 6: Etapa Push-Pull mejorada

16/20

Etapa push-pull (Clase AB) mejorada

● La fuente IQ polariza el par de diodos haciendo

que VB2

=VIN

y que VB1

= VIN

+ 1,4V.

● Se siga el camino que se siga, VOUT

= VIN

+0,7V

independientemente del transistor que transmite.

● Los transistores siempre están en ZAD

● Consumo mayor que par de clase B, pero menor que el del seguidor de emisor.

ESTRUCTURA MUY POPULAR EN OP AMPS

Tema 6: Etapa Push-Pull mejorada

17/20

Etapa push-pull (Clase AB) mejorada

NOTAS SOBRE LA ESTRUCTURA

● Q1 Y Q2 podrían ser pares Darlington. En ese caso, habría que duplicar el número de diodos.

● En algunos casos, la diferencia de tensión de 1,4V (o 2,8 V) se consigue con resistencias.

● IQ puede compartirse con la etapa de ganancia

del amplificador (P.e., si es un inversor CC-CE cargado con una fuente).

ESTRUCTURA MUY POPULAR EN OP AMPS

Tema 6: Etapa Push-Pull mejorada

18/20

Etapa push-pull (Clase AB) mejorada en tecnología CMOS

NOTAS SOBRE LA ESTRUCTURA

● Basta con ajustar R e IQ para que

● Puede reemplazarse la resistencia con transistores con drenador y puerta en corto.

●Problemas:● Sigue siendo sensible al efecto sustrato:

Distorsión.● Como las tensiones umbral varían, R·I

Q no

está siempre afinado

PUEDEN USARSE ESTRUCTURAS ALTERNATIVAS

R · IQ=V THN+ ∣V THP∣

Tema 6: Etapa Push-Pull mejorada

19/20

Etapa push-pull (Clase AB) mejorada en tecnología CMOS

● Útil por lo baratos que son los amplificadores diferenciales en tecnología CMOS.

● ¡Basta un par diferencial sencillo!

● VIN

= VOUT

por op amps. La salida de los

amplificadores se adapta para abrir o cerrar los MOS según el sentido y valor de la corriente de salida..

● Además, no hay que tener en cuenta el efecto sustrato al estar los transistores en fuente común.

BASE DE ESTRUCTURAS MÁS COMPLEJAS

Tema 6: Protección de corriente

20/20

Sobrecorrientes

● A veces, interesa evitar que la corriente de salida no sea excesivamente alta para proteger la resistencia de carga...

EN CMOS, BASTA MODIFICAR LA ANCHURA DEL CANAL

Aumento artificial de la resistencia

de salida

∣IOUT∣<V CC

RS

Problema: La corriente produce calor!!!

Control de la corriente de base

Típica de op amps bipolares