Post on 18-Jan-2016
description
F
A
C
C
I
E
N
C
I
A
S
U
C
V
Organización y Estructura del Computador II
Tema 2
GDOEC- I I
Semest re I -2012
ARQUITECTURA DE LOS SUBSISTEMAS DE BUSES Y ENTRADA/SALIDA
AGENDA
2
Subsistema de Buses
Definición y conceptos básicos. Líneas del Bus
Modelo y Estructura de Interconexión
Funcionamiento.
Dispositivos Maestro/Esclavo
Ancho de Banda
Tipos de Buses
Arbitraje: Proceso General de Arbitraje de Buses. Técnicas de Arbitraje
Interconexión Bus SISTEMA-E/S
NECESIDAD DE UN SUBSISTEMA DE BUSES
3
SUBSISTEMA DE BUSES: DEFINICIÓN
4
SUBSISTEMA DE BUSES: CONCEPTOS BÁSICOS
5
SUBSISTEMA DE BUSES: LÍNEAS DEL BUS
6
Bus de Datos
Comino a través del cual se realiza la transferencia de datos entre dos componentes de un Computador. Su anchura suele ser una potencia de dos.
Bus de Direcciones
Designa la dirección de transferencia de los datos, y determinan la capacidad de direccionamiento.
Bus de Control
Transfieren las señales de las operaciones a realizar.
SUBSISTEMA DE BUSES: MODELO DE INTERCONEXIÓN
7
SUBSISTEMA DE BUSES: ESTRUCTURA DE INTERCONEXIÓN
8
+
Bus de Control
Bus de Datos
Bus de Dirección
Arbitro del Bus
SUBSISTEMA DE BUSES: FUNCIONAMIENTO
9
Ciclo del Bus
Conjunto de etapas requeridas de parte de un componente para utilizar el bus del sistema.
SUBSISTEMA DE BUSES: FUNCIONAMIENTO
10
Operaciones Básicas
Solicitud de un Dato (Inicio de Transferencia)
Obtener el uso del bus
Transferir la petición al otro módulo mediante las líneas de control y dirección apropiadas.
Esperar a que el segundo módulo envíe el dato.
SUBSISTEMA DE BUSES: FUNCIONAMIENTO
11
Operaciones Básicas
Responder a una solicitud (Si un módulo desea enviar un dato a otro módulo)
Obtener el uso del bus
Transferir el dato a través del bus
SUBSISTEMA DE BUSES: DISPOSITIVOS MAESTROS Y ESCLAVOS
12
Maestros del Bus
o Son dispositivos que inician las solicitudes de uso del Bus del Sistema.
o Son elementos activos.
Esclavos del Bus
o Son dispositivos no inician solicitudes de uso del bus.
o Son elementos pasivos que aguardan por las solicitudes que haga el maestro del bus.
SUBSISTEMA DE BUSES: DISPOSITIVOS MAESTROS Y ESCLAVOS
13
Ejemplo de Dispositivos Maestros y Esclavos
SUBSISTEMA DE BUSES: CONEXIONES ENTRE MAESTROS Y ESCLAVOS
14
Controlador del Bus
Dispositivo Maestro 1: Procesador
Dispositivo Maestro 2: Procesador
Receptor del Bus
Bus del Sistema
Memoria Disco Duro Tarjeta de
Video Impresora
Dispositivos Esclavos
SUBSISTEMA DE BUSES: ANCHO DE BANDA
15
Líneas del Bus de Dirección
Cantidad máxima de memoria que se puede direccionar.
Cuantas más líneas de dirección tenga un bus, más memoria podrá direccionar el CPU.
Si un bus tiene n líneas de dirección, el CPU podrá usarlo para direccionar 2n localidades de memoria distintas.
SUBSISTEMA DE BUSES: ANCHO DE BANDA
16
Líneas del Bus de Datos
Existen dos formas de incrementar el ancho de banda del bus de datos:
1. Reducir el tiempo de ciclo de bus
Las señales de las diferentes líneas viajan a velocidades ligeramente distintas, problema que se conoce como sesgo de bus.
A medida que se hace el bus más rápido, este se vuelve incompatible con la tecnología existente.
SUBSISTEMA DE BUSES: ANCHO DE BANDA
17
2. Incrementar la capacidad del bus de datos
Esta opción no produce un diseño claro al final.
Por ejemplo: La PC IBM y sus sucesoras, pasaron de 8 líneas de datos a 16 y luego a 32, con practicamente el mismo bus.
SUBSISTEMA DE BUSES
18
Tipos de Buses
SUBSISTEMA DE BUSES: TIPOS
19
SUBSISTEMA DE BUSES:TIPOS
20
Bus Dedicado
Una línea de bus dedicada está permanentemente asignada a una función o subconjunto físico de componentes del computador.
La dedicación física se refiere al uso de múltiples buses, cada uno de los cuales conecta solo un subconjunto de módulos.
Ventajas: Elevado rendimiento
Desventajas: Incremento costos y tamaño del sistema
SUBSISTEMA DE BUSES:TIPOS
21
Bus Multiplexado
Una línea de bus multiplexada utiliza las mismas líneas para funciones diferentes en distintos instantes de tiempo.
Ventajas: Ahorro de espacio y costos
Desventajas: Es requerida una circuitería más compleja en los módulos de los dispositivos. Eventos que comparten las mismas líneas no pueden ocurrir en paralelo
SUBSISTEMA DE BUSES: TIPOS
22
SUBSISTEMA DE BUSES: TIPOS
23
Bus Común
+
BC BDat BDir
Arbitro del Bus
DC: Bus de Control
BDat: Bus de Datos
BDir: Bus de Dirección
SUBSISTEMA DE BUSES: TIPOS
24
Inconvenientes
Mayor retardo de propagación de las señales entre dispositivos.
Diferencias en las prestaciones de cada dispositivo.
Cuello de Botella
SUBSISTEMA DE BUSES: TIPOS
25
Bus Jerárquico
SUBSISTEMA DE BUSES: TIPOS
27
Ventajas
Es posible mejorar el ancho de banda y por ende el rendimiento del bus.
Compatibilidad entre buses
SUBSISTEMA DE BUSES: TIPOS
28
SUBSISTEMA DE BUSES: TIPOS
29
Bus Procesador-Memoria
Los componentes interconectados son por lo general elementos sincrónicos.
Este bus es corto, de alta velocidad y gran ancho de banda.
Bus E/S
Se obliga a que el bus se adapte a un amplio rango de dispositivos sincrónicos y asincrónicos con velocidades de operación diferentes.
Es por lo general largo, versátil y con amplio ancho de banda
SUBSISTEMA DE BUSES: TIPOS
30
Bus Backplane
Permite equilibrar las demandas de comunicación procesador-memoria con las demandas de comunicación de los dispositivos de E/S- memoria.
SUBSISTEMA DE BUSES: TIPOS
31
SUBSISTEMA DE BUSES: TIPOS
32
SUBSISTEMA DE BUSES: TIPOS
33
Protocolo de Transmisión Síncrono
Fácil de implementar
Con poca flexibilidad
Buses cortos
Mayor ancho de banda
Protocolo de Transmisión Asíncrono
Permite adaptar la transferencia a la velocidad del dispositivo.
Compagina dispositivos lentos y rápidos.
SUBSISTEMA DE BUSES: TIPOS
34
Bus Sincróno
Tienen una línea alimentada por un reloj maestro.
La señal de esta línea consiste en una onda cuadrada cuya frecuencia generalmente está entre 5 MHz y 100 MHz.
Todas las actividades del bus tardan un número entero de estos ciclos llamados ciclo de bus.
SUBSISTEMA DE BUSES: TIPOS
35
Ejemplo: Funcionamiento de un bus sincrónico, usando diagramas de Tiempo
Suponga que se requiere realizar una lectura a memoria, y que se tienen las siguientes especificaciones:
Ciclo de bus: 25 ns.
Lectura a memoria: 40 ns, (desde el momento que la dirección es estable).
Tenemos tres señales: Dirección (para la dirección), Datos (para los datos), y Esperar (hacer esperar al CPU), las cuales se activan con flanco positivo.
Existen dos señales más: PETM (Petición de Memoria, indica que se trabajará con la memoria y no con otro dispositivo), Leer (Lectura). Estas señales se activan con flanco negativo.
TE: Tiempo de estabilización de los datos en el bus.
SUBSISTEMA DE BUSES: TIPOS
36
Funcionamiento de Bus Síncrono
SUBSISTEMA DE BUSES: TIPOS
37
Ventajas
Es fácil trabajar con este tipo de buses
Desventajas
Todo funciona en múltiplo del reloj del bus.
Es difícil aprovechar mejoras futuras en la tecnología.
Se ve afectado por las diferencias de velocidad de los dispositivos conectados a él.
SUBSISTEMA DE BUSES: TIPOS
38
Bus Asíncrono
No se rige en base a un reloj maestro.
Utilizan un protocolo de presentación (handshaking).
1. Habilitar una señal especial de sincronización de maestro (MSYN, master synchronization).
2. Habilitar una señal especial de sincronización de esclavo (SSYN, slave synchronization)
3. Deshabilitar MSYN como respuesta a (SSYN).
4. Deshabilitar SSYN como respuesta a la invalidación de MSYN.
SUBSISTEMA DE BUSES: TIPOS
39
Funcionamiento de un bus asincrónico, usando diagramas de Tiempo
(Cada uno de los círculos representan cada paso del protocolo de
presentación)
40
SUBSISTEMA DE BUSES: TIPOS
41
SUBSISTEMA DE BUSES: TIPOS
42
SUBSISTEMA DE BUSES: TIPOS
SUBSISTEMA DE BUSES
43
Arbitraje
SUBSISTEMA DE BUSES: ARBITRAJE
44
Arbitraje del Bus
Si existen varios dispositivos maestros en un bus:
¿Cuál de ellos puede utilizar el bus en caso de peticiones simultáneas?
¿Cómo se gestionan las
prioridades de acceso?
SUBSISTEMA DE BUSES: ARBITRAJE
45
Arbitro del Bus
Es el componente lógico encargado de resolver, en base a alguna política determinada, las necesidades, comunicación y conflictos de accesos de los dispositivos al subsistema de buses.
SUBSISTEMA DE BUSES: ARBITRAJE
46
SUBSISTEMA DE BUSES: ARBITRAJE
47
Arbitraje del Bus
Es el protocolo utilizado para la correcta utilización del bus
SUBSISTEMA DE BUSES: ARBITRAJE
48
Técnicas (Políticas) de Arbitraje de Buses
SUBSISTEMA DE BUSES: ARBITRAJE
49
Árbitros “Daisy Chain” (cadena de margarita)
La asignación del recurso se realiza mediante una señal que recorre o atraviesa una cadena serial de procesadores.
Implementación
Centralizado Distribuido
SUBSISTEMA DE BUSES: ARBITRAJE
50
Centralizado con Prioridad Fija
SUBSISTEMA DE BUSES: ARBITRAJE
51
Distribuído con Prioridad Rotativa
SUBSISTEMA DE BUSES: ARBITRAJE
52
Árbitros Polling
La asignación del recurso se realiza mediante una
señal que recorre o atraviesa una cadena serial de
procesadores.
Centralizado Semidistribuido
Implementación
SUBSISTEMA DE BUSES: ARBITRAJE
53
Polling Centralizado
SUBSISTEMA DE BUSES: ARBITRAJE
54
Polling Semidistribuido
SUBSISTEMA DE BUSES: ARBITRAJE
55
Árbitros de solicitudes independientes
Cada dispositivo aun posee las señales de: “Solicitud de bus”, “Bus ocupado” y “Bus asignado”, pero las recibe por separado y simultáneamente (en paralelo).
Centralizado Semidistribuido
Implementación
56
Centralizado
SUBSISTEMA DE BUSES: ARBITRAJE
SUBSISTEMA DE BUSES: ARBITRAJE
57
Distríbuido
SUBSISTEMA DE BUSES: ARBITRAJE
58
Interconexión de los Buses Sistema-E/S
SUBSISTEMA DE BUSES: INTERCONEXIÓN DE LOS BUSES SISTEMA-E/S
59
Tipos de Buses Genéricos: • Bus del Sistema: es el encargado de unir la CPU con la memoria RAM y otros elementos del sistema.
• Bus de Entrada/Salida: comunica la tarjeta madre con otros adaptadores y tarjetas (discos duros, tarjetas de video, etc.)
¿Qué es el Chipset?
60
El Puente Norte y Puente Sur comparten la función de controlar el tráfico de los datos en la tarjeta madre.
El chip “Puente Sur, South Bridge” agrupa los dispositivos más lentos y el chip “Puente Norte, North Bridge” los más rápidos.
Chipset
SUBSISTEMA DE BUSES: INTERCONEXIÓN DE LOS BUSES SISTEMA-E/S
61
SUBSISTEMA DE BUSES: INTERCONEXIÓN DE LOS BUSES SISTEMA-E/S
REFLEXIONES
62
o Un bus es un camino físico que permite la comunicación e interconexión entre los distintos dispositivos de un sistema de Computo.
o Esta conformado por un conjunto de líneas diferentes: Control, Datos y Dirección.
o La topología de Interconexión más común es la Jerárquica.
REFLEXIONES
63
o Existe un dispositivo que se encarga de controlar las actividades en el bus denominado árbitro.
o Las técnicas de árbitraje son: Daisy Chain, Polling y Solicitudes Independientes.
o Existe un Chip especial en la tarjeta madre conocido como ChipSet, que soporta y conecta los elementos básicos de un Computador.
BIBLIOGRAFÍA
64
1. Stallings, William. "Organización y Arquitectura de Computadores". 7ma. Edición, Prentice-Hall. 2008.
2. Tanenbaum, Andrew. “Organización de Computadoras: Un enfoque estructurado”. 4ta edición. Prentice-Hall. 2000.